JPS5861642A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は半導体装置及びその製造方法に係り、特ＣＭ
υ８Ｌ８１（Ｍｅｔａｌ　０ｘｉｄｅ　８膜ｍｉｃｏｎ
ｄｕｃｔｏｒＬａｒｇｅ　８ｃａｌｅ　Ｉｎｔｅｇｒａ
ｔｅｄ　Ｃ１ｒｃｕｉｔ）の集子間分離技術を改良した
半導体装置及びその製造方法に関するものである。

従来、半導体装置、特にＭＬ＞８ＬＳＩ　　の製造工程
での素子間分離方法としては、選択酸化法が一般的に用
いられている。この方法ｖｎ・−チャンネルＭＬ１８　
Ｌ８１を例にして以下に説明する。

まず、第１図（１）に示す如（（１００）の結晶向をも
つｐ型８Ｉ基板ｌ上ｓ：ｓ　ｓ　Ｑ　２膜２を熱酸化に
より成長させ、更にこの８ｉ０２膜２上に８１．Ｎ４膜
３を堆積する。つづいて、写真蝕刻法により素子形成部
にレジスト膜４ｖ形成し、これをマスクとして素子形成
部以外の８ｉ、Ｎ４膜をエツチング除去して８４．Ｎ４
パターン３′を形成する。その後、例えばボロンのイオ
ン注入を行なってフィールド部にチャンネルストッパ領
域としてのｐ増域６１に：形成する（第１図（ｂ）図示
）。レジスト膜４を除去後、　５ｔ３Ｎ４パターン３′
をマスクとしてウェット酸化を施し選択的に厚いフィー
ルド酸化膜６を成長させる（第１図（Ｃ）図示）。ひき
つづき、８！、Ｎ４パターン３′及びｓ＋ｕｚｆ４苓ノ
をエツチング除去、してフィールド酸化膜６で分離され
た素子形成領域７を形成する（ｗＩ１１図（ｄ）図示）
。

次いで、第１＠（→に示す如く素子形成領域７にゲート
酸化膜８を介して多結晶シリコンからなるゲート電極９
を形成した後、例えば砒素を拡散してソース、ドレイン
としてのｎ１域１ｏｈ７　ｔ　ｖ形成する。最後に層間
絶縁膜としてのＣＶＤ−Ｂｉｔ）２’ｉｔ　ｌ　Ｊを堆
積し、ｎ−域１０＠１１及びゲート電極９に対応するＣ
ＶＤ−１０，膜１２部分にコンタクトホール１１・・・
を開孔した後、Ａｔ配線１４・・・を形成してｎチャン
ネルＮＩＬ）ＳＬ８Ｉを製造する（第１図（Ｏ図示）。

しかしながら、上述した従来の選択酸化法を用いてＭＯ
８Ｌ８Ｉを製造する方法にあっては次に示すような種々
の欠点があった。

第２図は前記第１図（Ｃ）に示Ｔ８１ｍＫパターンＳ′
をマスクにしてフィールド酸化膜６を形成した時の断面
構造を詳しく描いたものである。一般に選択酸化法では
フィールド酸化膜６が８１、Ｎ、パターン３′の下の領
域に喰い込んで成長することが知られている（同ＩＪ１
２図のＦ領域）。

これはフィールド酸化中に酸化剤が８ｉ、Ｎ、パターン
Ｓ′下の簿い８ｉ０．膜２を通して拡散していくために
酸化膜が形成される部分り、いわゆるバードビークとフ
ィールド酸化Ｍ６の厚い部分が横方向にも回り込んだ部
分Ｅとからなる。Ｆの長さはたとえば８１．Ｎ、パター
ンｌの厚さが１０００　Ｘ　、’ｆ：　（１）　下（７
）　８１０ｔ　ａ　Ｊ　カ１００　ＯＡ　ノ条件テ１μ
ｍの膜厚のフィールド酸化膜６ｔ／成長させた場合、約
１μｍに達する。このため、フィールド領域の巾Ｃは８
ｉ、Ｎ４パタ一ン３′間の距離人を２μとすると、Ｙが
１μｍであるから４μｍ以下に小さくできずＬ８Ｉの集
積化にとって大きな妨げとなる。このようなことから、
最近、８１８Ｎ。

パターン３′を厚くし、この下の８１０．膜２を薄くし
てバードビーク（図中のＤ部分）を抑制する方法やフィ
ールド酸化ＭＩ６の成長膜厚を薄くしフィールド酸化膜
の喰い込み（乃を抑制する方法が試みられている。しか
し、前者ではフィールド端部におけるストレスが大きく
なり、欠陥が生じ易くなり、後者ではフィールド反転電
圧低下などの問題があり１選択酸化法による高集積化に
は限界がある。

また、チャンネルストッパー！設けた場合はチャンネル
ストッパー用（ニイオ〉′注入したポロンがフィールド
酸化中に横方向に再拡散して、第３図（ａ）に示す如く
素子形成領域２の一部がｐ＋領域５となり、実効的な素
子領域がＧの幅からＨの幅まで狭くなってしまう、この
結果、トランジスタの電流が減少したり、しきい値電圧
が上がってしまうなどのナロウチャンネル効果が生じ、
素子の微細化と共に問題となる。しかも、ｐ”ｆｉＩ域
が横方向に広がることにより、第３図（ｂ）の如く素子
形成領域１におけるｎ＋領域１１（ｚ　ｏ）とＰ＋領域
５の接合部が広くなり、ｎ＋領域１０６１１と基板１間
の浮遊キャパシタが大きくなる。この浮遊キャパシタは
素子が小さくなるに従い無視できなくなる。

以上のように選択酸化法を用いるとＬＩ８の集積化にと
って種々の問題が生ずることとなるが。

さらは次に上げるような問題がある。これを第４因を寥
照して説明する。

完成したＬＳＩのペレットをパッケージするには基板ｌ
をパッケージのベッド！Ｓにマウントする。　Ｌ１８の
動作状態では、ソース、ドレインなどの各素子領域１６
．〜１６．の電位は回路動作により任意に変動する。こ
の場合基板ｌには素子領域１６１〜１６．の電位の変動
に応じた変位電流が流れることシ：なる。たとえば素子
／領域１６．に対する変位電流はベッド１５が導電性で
、基板ｌとベッド１５が電気的に接続されている場合は
、たとえば奔が１曝１（，１−屯戦町゛Ｒ沙譬Ｊβ）１
忙各−島阜啄−１１６Ｌ−中１姶ｊ騙−べ☆ト】−ΔＮ
ｆツ糖１覧ｔ、→唸喝し’ｔ’ｓ−ペッド１５・・・な
どのパスを通って流れ、この電圧降下分だけ素子領域１
６．近傍の基板ｌの電位が変動することになる。このよ
うな基板電位の変動は回路動作上好しくない、特に素子
領域１ｇ、の電圧が変動し、素子領域１６．は変動しな
い場合は素子領域１６ｓと１６．間近傍の基板ｌの電位
も異ることになってしまい、ペレット上の場所によって
素子特性が異なってくるというような不都合が生ずる。

これな改善するには基板中の抵抗を減らせばよいが、抵
抗Ｒ。

〜ＲｚＬ・−Ｒ１１などは素子特性がら級定される基板
の濃度一基板をベッドに接続するときの基板の膜厚でと
まってしまい、一般的には１００Ω〜数１００ｇ程度の
値となっており、これを極端に下げることは難しい。抵
抗Ｒ１〜Ｒ，はフィールド領域６なので本来は素子特性
には関係なく下げれるべきものである。しかしながら前
述した方詠の濃度を上げることができず抵１抗は非常に
高い。例えばフィールドイオン注入１１　Ｘ　１０＊　
ｓ　／程度でｐち々のシート抵抗は約１０にル０以上で
ある。

本発明は上記問題点を解消するためになされたもので、
新規な素子分離方式の確立により高集積化と高性能化を
達成した半導体装置及びその製造方法を提供しようとす
るものである。

以下、本発明の詳細な説明する。

本案第１の発明である半導体装置は半導体基板に埋込ま
れたフィールド領域下部に）　ｍ　−５０Ω／口以下の
基板と同導電型の不純物領域を設けた構造になっている
。ここで、不純物領域の抵抗値を限定°した理由は完備
したＬＳＩ等のペレットをパッケージのベッドにマウン
トした場合。

フィールド領域下の基板抵抗を十分下げられず。

基板に設けられた各素子間に大きな電位差が生じ回路動
作に悪影響を及ぼすからである。

次に、本願第２の発明の詳細な説明する。

まず、半導体基板上に溝部形成予定部が除去されたマス
ク材１例えばレジストパターンな形成した後、該マスク
材から露出する基板部分を所望深さ選択エツチングして
溝部を設ける。この場合、エツチング手段として反応性
イオンエツチング又はリアクティブイオンエツチングを
用いれば、側面が略垂直な溝部を設けることが可能とな
る。但し、その他のエツチング手段で逆テーパ状の側面
を有する溝部を設けてもよい。

溝部の数は、基板中に１つ或いは２つ以上設けてもよく
、溝部の深さを変えてもよい。

次いでレジストパターンなどのマスク材をマスクとし溝
部に基板と同導電型の不純物（たとえ廖基板がｐ型の場
合はボロン等、ｆｉ型の場合は燐、砒素など）をｌＸｌ
０”／、９を上のポーズ量でイオン注入、あるいは拡散
法などにより注入又は拡散して不純物領域を形成する。

この場合不純物のドーピングは溝部すべてに行なうので
はなくさらに写真蝕刻法などにより溝部の一部あるいは
他のいくつかの溝部を墓ぎ、いくつかの溝部あるいは溝
部の一部にのみ行なってもよい。また【のドーピングは
イオン注入を斜めに行なうか、又は横方向への拡散など
により溝の側面に行なってもよい。

つづいて、マスク材の除去後、溝部を含む半導体基板全
面に絶縁材料を少なくとも１つの溝部の開口部の短い幅
の半分以上の厚さとなるように堆積して少なくとも１つ
の溝部の開口部まで絶縁材料で埋める。かかる絶縁材料
としては、例えば８４（Ｊ、　、Ｂｉｇ　Ｎ６或いはＡ
ｔ、０．等を挙げることができ、場合によってはリン硅
化ガラス、ポロン硅化ガラス等の低温溶融性絶縁材料を
用いてもよい、この絶縁材料の堆積手段よ１しく眩し’
ＶＤ決孕１翠−ｐ＜ツ・り法などのｌ’ＶＤ法等を挙げ
ることができる。、また、この堆積時に３いて、絶縁材
料を溝部の開口部の短い巾の半分より小さい厚さで堆積
すると、溝部内に埋め込まれた絶縁材料に開口部上連通
する凹状穴が形成され、エツチングに際し、凹状穴を介
し【溝部内の恵膚材料がエツチングされるという不都合
さを生じる。

なお、絶縁材料の堆積に先立って溝部を有する半導体基
板上体、もしくは溝部の少なくとも一度の酸化膜又は窒
化膜を成長されてもよい。このとき不純物のドーピング
は鹸化又は窒化の前でもよいしあとでもよい。このよう
な方法を併用することによって、得られたフィールド領
域は溝部の基板に接した緻密性の優れた酸化膜又は窒化
膜と堆積により形成された絶縁材料とから構成され、絶
縁材料のみからなるものに比べて素子分離性能を著しく
向上できる。更に絶縁材料の堆積後、その絶縁膜の全体
もしくは一部の表層舊：低温溶融化物質、例えばボロン
、リン。

砒素等をドーピングし、熱処理して該絶縁膜のドーピン
グ層を浴融するか、或いは前記絶縁膜の全体もしくは一
部の上に低温溶融性絶縁材料、例えばボロン硅化ガラス
（Ｂ１０）、リン硅化ガラス（Ｐａ　Ｇ入或いは砒素硅
化ガラス（Ａｓ８Ｇ）４％を堆積し、この低温溶融性絶
縁膜１に溶融するか、いずれかの処理を施してもよい。

このような手段を採用することによって、絶縁材料の堆
積条件によって溝部Ｃ＝対応する部分が凹状となった場
合、その凹状部を埋めて平担化でき、その結果全面エツ
チングに際して溝部に残存した絶縁材料がその開口部の
レベルより下になるという不都合さを防止できる等の効
果を有Ｔる。

次いで、半導体基板上に堆積した絶縁膜をマスク材を用
いずに溝部以外の半導体基板部が露出するまでエツチン
グ除去して溝部内に絶縁材料を残置させたフィールド領
域を形成する。この工程におけるエツチング手段として
は１例えばエツチング液或いはプラズマエッチャントを
用いた全面エツチング法さらにはりアクティブイオンエ
ツチング法などが採用し得る。その後。

フィールド領域で分離された素子形成領域にＭ２Ｓ、バ
イポーラ等の能動素子を形成して半導体装ｔｉｔを製造
する。

しかして１本願第１の発明によれば半導体基板に溝部を
設け、この溝部の一部に基板と同導電型の不純物を所定
のドーズ量でドーピングし。

該溝部な含む基板全面に絶縁材料を少なくとも□１つの
溝部の開口部の短い巾の半分以上の厚さとなるように堆
積した後、絶縁膜ｌ溝部以外の基板部分が露出するまで
エツチングすることによって、マスク合せ余裕度をと−
ることなく溝部に対してセルファラインで埋込み拡散層
を設け、その上に絶縁材料な残置でき、これによりフィ
ールド領域を形成できるため、以下１：示すような種々
の効果を有する半導体装置を提供できる。

（１）　　フィールド領域の面積は基板に予め設けた溝
部の面積で決まるため、溝部の面積を縮小化することに
よって容易に所期目的の微細なフィールド領域を形成で
き、高集積度の半導体装置を得ることができる。

（り　フィールド領域の深さは面積に関係なく基板に設
けた溝部の深さで決まるため、その深さを任意に選択す
ることが可能であると共に、素子間の電流リーク等をフ
ィールド領域で確実に阻止でき高性能の半導体装置を得
ることができる。

Ｇ）　溝部を設け１反転防止用の不純物を溝部に選択的
にドーピングした後においては、従来の撰択酸化法のよ
うな高温、長時間の熱酸化工程をとらないため、該不純
物領域が再拡散して素子形成領域の表面まで延びて実効
的なフィールド領域の縮小化を防止できる。さらに不純
物がアウトディフュージョンして基板表面に不純物がド
ーピングされることも防止できる。この場合、不純物の
ドーピングケイオン注入により行なえばその不純物イオ
ン注入層を溝部の底部に形成することができ、そのイオ
ン注入層が再拡散しても素子形成領域の表Ｍ（素子形成
部）にまで延びることがないため、実効的なフィールド
領域の縮小を防止できる。

（４）　　（３）の結果として不純物ドーピングの濃度
を高くすることができ、不純物領域の抵抗を下げ、基板
電位の変動、チップ上の場所によって基板電位が異なる
という不都合さを改善できる。

（５）　　溝部の全てに絶縁材料を残置させてフィール
ド領域を形成した場合、基板は平担化されるため、その
後の電極軸の形成に際して段切れを生じるのを防止でき
る。

次に１本願第３、発明の詳細な説明する。

前記した本願第２の発明と同様な工程を経て不純物を溝
部に所定のドーズ量でドーピングした後、半導体基板上
に絶縁材料を少なくともその基板に設けられた１つの溝
部の開口部の短い幅の半分以上の厚さとなるように堆積
する。次いで、少なくとも絶縁材料により開口部まで埋
め込まれた溝部上の一部を含む絶縁膜の領域もしくは溝
部以外のフィールド領域となるべき絶縁膜の領域のうち
の少なくともいずれかをマスク材、例えばレジストパタ
ーン等で覆う。つづいて、マスク材及び溝部以外の基板
部分が露出するまでエツチングし、溝部内に絶縁材料を
残置させてフィールド領域を、溝部以外の基板上にもフ
ィールド領域を形成する。この場合、溝部以外の基板上
に形成されたフィールド領域は該溝部のフィールド領域
と一体化されたものをも含む。その後、フィールド領域
で分離された素子形成領域に−８、バイポーラ等の能動
素子を形成して半導体装置を製造する。

しかして、本願第３の発明によれば％前述した種々の効
果を有する他に、半導体基板内に埋込まれたフィールド
領域と、溝部以外の半導体基板上に該フィールド領域と
一体的もしくは分離された異種形態のフィールド領域と
を備えた半導体装置を得ることができる。

次に、本願Ｉ８４の発明を説明する。

まず、半導体基板上に少なくとも近接した２つ以上の溝
部形成予定部が除去されたマスク材例えばレジストパタ
ーンを形成した後、該マスク材から露出する基板部分を
前記と同様な手段で所望深さ選択エツチングして少なく
とも近接した第１の溝部を設ける。この場合、Ｗｌｌｌ
の溝部は近接した２つ以上の溝部群の他に、この溝部群
と離れた基板部分に１つ以上の溝部を設ける構成にして
もよい。

つづいてマスク材を用いて基板と同導電型の不純物を弗
ｌの溝部に所定のドーズ量でドーピングする。ひきつづ
き、マスク材の除去後、第１の溝部を含む半導体基板全
曲に絶縁材料な少なくとも近接した２つ以上の溝部の開
口部の短い幅の半分以上の厚さとなるように堆積してそ
れら溝部の開口部まで絶縁材料で埋める。かかる絶縁材
料としては、例えば８１（Ｊ、　、Ｓｔ、　Ｎ、或いは
Ａｔ、０．等を挙げることができ、場合によって材料を
用いてもよい。このような絶縁材の堆積手段としては、
例えばＣＶＤ法、スパッタ法などのＰＶＤ法等を挙げる
ことができる。なお、絶縁材料の堆積に先端って第１の
溝部内の一部に基板と同導電型の不純物を選択的にドー
ピングして基板にチャンネルストッパ領域を形成しても
よい。また、絶縁材料の堆積に先端って第１の溝部を有
する半導体基板全体、もしくは溝部の少なくとも一部を
酸化又は窒化処理して溝部が塞がれない程度の酸化膜又
は蓋化膜な成長されてもよい、更に、前述したのと同様
絶縁材料の堆積後、低温溶融性絶縁材料を形成してもよ
い。

次いで、半導体基板上に堆積した絶縁膜なマスフ材を用
いずに第１の溝部以外の半導体基板部分が露出するまで
エツチング除去して少なくとも近接した２つの溝部内に
絶縁材料を残置させる。この工程におけるエツチング手
段としては、例えばエツチング液或いはプラズマエッチ
ャントさらにはりアクティブイオンエツチングを用いた
全面エツチング法が採用し得る。

次いで、絶縁材料が残置し、近接した２つ以上の溝部間
の半導体基板部分を選択エツチングして近接した第１の
溝部間に第２の溝部を設ける。この場合、第１の溝部に
は絶縁材料で埋め込まれ、エツチングすべき溝部間の半
導体基板は該絶縁材料に対し選択エツチング性を有する
ため、近接した２つ以上の第１の溝部が一部露出した状
態でエツチングしても第１の溝部に対しセルファライン
で第２の溝部を形成できる。

つづいて、第２の溝部に必要に応じて基板と同導電型の
不純物をドーピングした後、半導体基板全面に絶縁材料
１に１第２の溝部の開口部の短かい幅の半分以上の厚さ
となるように堆積する。

２こに用いる絶縁材料は前述したのと同様のものでよい
。ひきつづき、絶縁膜を半導体基板主面が露出するまで
エツチングして第２の溝部に絶縁材料を残置させ、この
溝部の両側の第１の溝部に残置した絶縁材料と一体化さ
せることにより広幅のフィールド領域を形成する。その
後、フィールド領域で分離された素子形成領域にＭ（Ｊ
８バイポーラ等の能動素子を形１成して半導体装置を製
造する。

しかして、本発明によれば既述した（１）〜（５）の優
れた効果を有するとともに、段差を有さない任意の広幅
のフィールド領域を形成でき、ひいては高集積化、高性
能化及び高信頼性を達成した半導体装１１ｔｖ得ること
ができる。

次に、本願率５の発明の詳細な説明する。

まず、半導体基板上に溝部形成予定部が除去されたマス
ク材、例えばレジストパターンを形成した後、該マスク
材から露出する基板部分を１記と同様な手段で所望深さ
選択エツチングして第１の溝部を設ける。

つづいて、マスク材を用いて基板と同導電型の不純物を
第１の溝部のうちの少なくとも一部にＩ　ＸＩ　Ｏ”／
−以上のドーズ量でドーピングする。ひきつづき、マス
ク材の除去後、第１の溝部を含む半導体基板全面に前述
したのと同様で絶縁材料を堆積してそれら溝部を埋める
。

次いで、半導体基板上の絶縁膜をマスク材を用いずにエ
ツチング除去して第１の溝部内に絶は材料を残置させる
。つづいて、絶縁膜が残置した半導体基板主面に直接も
しくは絶縁層を介して耐酸化性膜を選択的に形成する。

かかる耐酸化性膜としては８ｉ１Ｎ、膜、ＡＬＵ、膜等
を挙げることができる。ひきつづき、耐酸化性膜をマス
クとして第１の溝部間を選択エツチングして第２の溝部
を形成する。その後、この耐酸化性膜をマスクとしてフ
ィールド酸化を行ない第１の溝部間を酸化膜で埋め、前
記第１の溝部に残置した絶縁膜と一体化させること（二
より広幅のフィールド領域を形成する、 次に、本発明’２ｎチャンネルＭＯ−８ＬＳ　Ｉの製造
に適用した例について図面を参照して説明する。

実施例１ 〔１〕　　まず、（１００）の結晶面をもつｐ型シリコ
ン基板１０１上に光蝕刻法により溝部形成予定部が除去
されたレジストパターン１０２を形成した（第５図（１
）図示）。つづいて、レジストパターンｔｏｙをマスク
としてシリコン基板１０１’％：リアクティブイオンエ
ツチングによりエツチングした。この時、第５図（ｂ）
に示す如く垂直に近い側面ｔもち、幅１戸、深さ２戸の
格子状の溝部１０Ｂが形成された。ひさつづき、同レジ
ストパターン１０２をマスクとして基板１０１と同導電
型の不純物であるボロンを加速電圧５０　ｋｅＶ、ドー
ズ量１×１０１′肩の条件でイオン注入した後、熱処理
を施して溝部ｉｏｓ底部に飄縄也涜としての２１域１０
４を形成した（第５図（Ｃ）図示）。

〔１３次いでレジストパターンｔａＸを除去した後、旧
０．をＣＶ琺により溝部１０３の開口部のＩｇ（８）の
半分（０，５μｍ）以上の厚さく０．６μｍ）となるよ
うに堆積した。この時、Ｓ　ｒ　Ｏ＠は基板１０１及び
溝部ｔＯＳ内面に徐々に堆積され。

第１図（ｄ）に示す如く溝部ＪＯＢの開口部まで十分埋
め込まれたＣＶＤ−８１０１膜ｔＯＳが形成された。

なお、この堆積時においては選択酸化法の如く高温、長
時間の熱酸化処理が解消されることにより、ｐ領域４０
４の再拡散は殆んど起きなかった。

（ｌｉ＋　）次いで、ＣＶＤ−８７０，膜１０５を弗化
アンモンで、溝部１０Ｂ以外のシリコン基板１０１部分
が露出するまで全面エツチングした。この時基板ｌＯ１
上のＣＶＤ−８１０，膜部分の膜部分だけ除去され、第
５図（ｅ）に示す如く溝部ｔＯＳ内にのみＣＶＤ−８１
０，が残置し、これによって基板１１０１内書＝埋め込
まれたフィールド領域ｔｏｅが形成された。その後、常
法６：従ってフィールド酸化１０６で分離された島状の
素子形成領域にゲート酸化膜ｔｏｙを介して多結晶シリ
コンからなるゲート電極１ｏｔｔを形成し、砒素拡散を
行なってソース、ドレインとしてのｎ　領域１０９．１
１０を形成した。更に、　ＣＶＤ−８１０゜からなる層
間絶縁膜１１１を堆積し、ゲート電極１ｏｔｔ及びｔ領
域１０９．１１０に対応する層間絶縁膜１１１部分にコ
ンタクトボール１１２・・・（ゲート電−のコンタクト
ホールは図示せず）を開孔した後、全面にＭ甥ｌ蒸着し
電極分離を施してソース取出しＡｍ極ＩＩＢ、ドレイン
取出し幻電極１１４及びゲート取出しＡｔ電極（図示せ
ず）を形成してｎチャンネルＭＯ８Ｌ８１を製造した（
第５図（ｆ）図示）。

本実施例１で得られたＭＯ８ＬＳＩはフィールド領域１
０ｇが溝部１０３の幅で決定されることにより、幅が１
μｍという極めて微細な面積にでき、ＬａＩ中に占める
フィールド領域の面積の縮小化、ひいては高集積化を達
成できた。また、従来の選択酸化法で第６図の如く狭い
幅のフィールド酸化膜６を形成すると、埋込みｐ＋層と
表面の１１”７１間の距離Ｍ、、Ｍ、が短くなり、？層
間１リーク電流が流れ易くなる傾向にあった。これに対
し１本実施例１のフィールド領域１０６は第７図に示す
如く幅が狭くとも、深さ°が例えば２μｍと十分源いた
めに　、＋層間の距離を十分長くでき、ｎ＋層間にリー
ク電流が流れるのを防止できた。

更に、フィールド領域１０６形成後のシリコン基板１０
１は前記工程の第５図（ｅ）に示す如くフィールド領域
と素子形成領域の間に段差がなく平担であるため、Ａｔ
＠極１１３．ｌｉｄを形成した場合、フィールド領域と
素子形成領域間で段切れを起こすのを防止できた。

更にまた、選択酸化法のようなフィールド酸化がないた
めに、フィールド酸化膜が８１．Ｎ、膜下に喰い込むと
きに生じるストレス（コ伴なうシリコン基板の欠陥発生
を防止できる。更に、ｐ＋領域１０４は高濃度化でき、
低抵抗（シート抵抗で１０〜２０鼻／口）にすることが
可能なため、基板電位のゆれ、及び場所による基板電位
のゆれが異なるという不都合さを改善できる。

なお、上記実施例１ではシリコン基板ｔｏｉに直接レジ
ストパターン１０２を形成した後、このレジストパター
ンをマスクとして基板１０１に溝部１１１１１を設けた
が、第８図０）に示す如く。

シリコン基板１０１に絶縁膜１１５を堆積した後、この
上にレジストパターン１０２を形成し。

これをマスクとしてリアクティブイオンエツチングによ
り絶縁Ｈｔ　ｔ　ｓをエツチングして開孔１１６を設け
、更にその下の基板１ｏｚ（：８部１０１ｆ設ける。（
第８図（ｂ）図示）工程によって行なってもよい、この
場合、第９図（荀の如くシリコン基板１０１の絶縁膜１
１Ｓｆバターニングした後、この絶縁膜をマスクとして
リアクティブイオンエツチングを行ない溝部１０３を形
成してもよい（第９図（ｂ）図示）。

実施例２ 【１〕まず、５４１０図（旬に示す如く、ｐ型シリコン
基板１０１にリアクティブイオンエツチングを用いた写
真蝕刻法により開口部の巾が８１　。

８１＊８ｇと異なる３種の溝部７　Ｑ　、？　、　１０
　Ｂ’。

１０３′”ｌ設けた。【飢開口部幅の大小は８Ｍ＜ｓ、
＜ｓｉの関係とする。次に実施例１と同様にして溝部に
不純物（ボロン）をたとえば１ＸＩＯ”／ｊのドーズ量
でドーピングしｐ＋領領域形成した。このとき溝部Ｓ１
は写真蝕刻法などを用いてレジストで覆い不純物のドー
ピングは行なわなかった。つづいて、８ｉ０．をＣＶＤ
法により溝部ｔ　ｏ　ｓ’の開口部の幅（８，）ａ〕”
　／２より若干厚くなるように堆積した。この時、第１
０図（ｂ）に示す如く溝部ｔ　ＯＪ　、　ｔ　ｏ　ｓ’
ｒ：ｃｖＤ−ｓｈｏ、膜１０５がその開口部まで十分埋
まるが、該溝部１０３．１０３’より開口部幅の大さい
溝部１０３１７にはＣＶＤ−８ｉ０．膜１０Ｍがその内
周面にしか堆積されず凹状の窪み部ｔｔｙが形成された
。

〔１３次いで、基板１０１上のｅＶＤ−８ｉＯ，膜ｔＯ
Ｓの厚さ分（略Ｓｍ／２）だけ弗化アンモジでエツチン
グしたところ、第１０図（Ｃ）に示す如く開口部の幅が
Ｓ、、Ｓ、の溝部１０　ｊ　Ｉ　１０　ｊ’シニはＣＶ
Ｄ−８ＩＯ，が残置され所定のフィールド領域７０６　
ｍ　１０　ｇ’が形成されたが、溝部１６　Ｂ１１内の
ＣＶＤ−８ｉｎ、は全て除去され凹状部となった。

こうした凹状部はその後の工程でＶＭυ８１１ｉ域等と
して利用でき、フィールド領域形成後に再度凹部な作る
ための写真蝕刻工程を略くことができた。

実施例３ まず、第１１１１４（ｉ）に示す如くｐ型シリコン基板
ｌＯ１にリアクティブイオンエツチングを用いた写真蝕
刻法により開口部の幅が８１ｍ８ｇｍ８、．８．と断続
的に変化する溝部ｔｏｅ’を設けた。なお、溝部１０　
Ｊ”における開口部幅の大小は８　＊　＜ｓｍ　＜Ｓｍ
の関係となる０次いでボロンをｌＸｌ０ＩＩ／；≧−の
ドーズ量でドーピングし、８４喝をＣＶＤ法により開口
部の幅（８，）の１７２より若干厚くなるように堆積し
て溝部１０　Ｂ”の開口部幅がｓ、、ｓ、の部分にｅＶ
Ｄ−８ｉ嶋膜な十分埋め込み開口部幅が８．の部分（：
は内周面に堆積した後基板１０１上のＣＶＤ−８１０，
膜の厚さ分だけ弗化アンモンでエツチングしたところ、
第１１図（ｂ）の如く開口部幅が８ｉ、８．にＣＶＤ−
８ｉＵ。

膜１０６が残置され、同幅Ｓ、の部分が除去され開口し
たフィールド領域７０６”が得られた。

実施例４ （１）まず、第１２図（ａ）に示す如くｐ型Ｖリコン基
板１０１に互に連結する夫々回申の複数の溝部ｔｏｓｌ
　　、ｉｏｓ會・１０１＠ｍ１０１県　を設けた後ｐ型
不純物たとえばボロンｋ　１　×１０”４でドーピング
しｐ＋領域１０４を設けｓｔｏ、をＣＶＤ法により各溝
部１０１１−・・１０Ｂ、の開口部の幅の半分以上の厚
さとなるように堆積してＣＶＤ−８１０゜膜１０５ｆ：
形成した（第１２図（ｂ）図示）。

〔橿〕次いで、基板１０１から溝部１０Ｍ、の一部にか
かるＣＶＤ−８１Ｕ禦膜１０５部分、溝部１０１、の一
部から溝部ｔＯＳ、の一部に渡るＣＶＤ−８ｉＵ、［ｊ
　０５部分及び基板１０１上のｃＶＤ−８１０ｍ換１０
５部分に夫々写真蝕刻法によりレジスト膜１１纏１ａｌ
ｌｌ１ｇｍ１１Ｂ易で覆った（４１２図（ｅ）図示）。

その後、レジスト膜１１８＠・・・Ｊ　Ｊ　Ｂ、及び溝
部１０３．・・・１０１．以外の基板１０１部分が露出
するまで弗化アンモンでエツチングしたところ第１２図
（ｄ）に示す如く溝部１０１゜内にＣＶＤ−８ｉＬＪ、
が残置したフィールド領域Ｊ０６゜溝部ｔａＸ、内に残
置したＣＶＤ−８１ｔ）、と基板ｔｏｔ上に残置したＣ
ＶＤ−８１０，が一体化されて構成されたフィールド領
域４０６．　、溝部ｉ　ｔｔｒｓ４及びｔｏｚ６に残置
しりＣＶＤ−８ｉｏ、と基板１０１上に残置したＣＶＤ
−８１（Ｊ、が一体化されて構成されたフィールド領域
１０６．、並びに基板１０１止に残置されたＣＶＤ−旧
Ｕ！からなる広幅のフィールド領域ｔ　ｏ　６′ｌｌが
形成された。こうしたシリコン基板１０１に常法に従っ
てＭｏ２　）ランジスタを複数設ける際、基板ｔｏｉ上
のＣＶＤ−旧Ｏ１が残置した形態のフィールド領域１０
Ｂ、、１０６．・１０ｇ””ｌ利用して金属配線を形成
することができた。な８実施例４でｐ＋領域１０４ｖ設
けた直後に写真蝕刻法などで形成されたレジストパター
ンＪ　Ｊ　＃’をマスクとしてボロンのドーピングな行
なってその後の工程で形成されるフィールド領域１０６
１＊１０６Ｈ下にｐ＋領域１０４′を形成してもよい（
第１３図（１）　、　（ｂ）　１ｍ示）、またｐ１域ｌ
σ４′の一部を必要であればｎ＋領領域して１配線、騰
１３してもよい。

実施例５ 〔ｌ）まず、ｐ型シリコン基板１０１にリアクティブイ
オンエツチングを用いた写真蝕刻法により夫々開口部幅
が同等の３つの溝部１０１．。

１０ｇ、、ｌ　Ｏ３，Ｙ設けた後、ボロンなどをイオン
注入して（Ｉ　Ｘ　１０”／、Ｉ）　９”　ｆｉｌｌ域
ｔａｇを設は光蝕刻法により溝部１０　Ｊ、　　・ｔａ
Ｘ。

間の基板１０１部分が除去されたレジストパターン１１
９を形成した（第１４図（１）図示）、つづいてレジス
トパターンｌｌ９ｆマスクとして溝部１　（７１，，７
１１１１ｓ間の基板１０１部分の表面をエツチングして
除去部１２０を形成した後、レジストパターン１１９を
除去したＣＩＨｚ１４図（ｂ）図示）。なおｐ＋＠域１
０４はこの後に形成してもよい。

〔−〕次いで、ｓｔｏ、ｔＣＶＤ法により各溝部ｉｏｓ
、・・・Ｉ　Ｏｊｍの幅の半分より若干厚くなるように
堆積した。この時、ｆｓ１４図（Ｃ）に示す如く溝部１
０３．・・・１７３ｍの開口部までＣＶＤ−８１Ｃ％膜
１０５で十分埋められると共に、除去部１２０に対応す
るＣＶＤ−１鳴Ｍ１１０　ｇ’膜部分他の領域より陥没
した。

〔崗〕次いで、第１４図（ｄ）に示す如く光蝕刻法によ
り陥没したＣＶＤ−８１０，膜１０５’部分ｔレジスト
膜１２１で覆った後、レジスト膜１２１及び溝部１０１
．・・・１０３．以外の基板１０１部分が露出するまで
弗化アンモンでエツチングしたところ、溝部ｔｏｓ１・
・・ｉｏｓ、内にＣ’ＶＤ−８ｉへが残置したフィール
ド領域１０６．・・・１０６．及び溝部１０１ｇｍ１０
３ＢのＣＶＤ−８−〇□と一体化され、上面が基板ＩＩ
Ｉのレベルとなる広幅のＣＶＤ−８０４からなるフィー
ルド領域ｔ　ｏ　５１１１１が形成された（第１４図（
−図示）、こうしたＶリコン基板１０１に常法に従って
Ｍ（Ｊ８　）ランジスタを複数設ける際、基板ｉｏｓ上
のＣＶＤ−８１０，からなる広幅のフィールド領域１０
　＆””’に：利用して金属配線等を形成できると共に
、該フィールド領域ｔ　、　６１１１１は基板１０１と
同レベルであるため配線の段切れも防止できた。

な：ＦＩｆ、第１５図に示す如くｌＱｔ″′下の基板領
域に拡散配線層としての口＋ＩＪ・・領域ＩＱ４ｍを形
成してもよい。

実施例６ （１）まず、（１００）の結晶面をもつｐ型シリコン基
板２０１上に光蝕刻法により溝部形成予定部が除去され
たレジストパターン２０２を形成した（第１６図（−）
図示）。つづいて、レジストパターン２０２をマスクと
してシリコン基板２０１をリアクティブイオンエツチン
グによりエツチングした。この時、％１６図（ｂ）に示
す如く、垂＠に近い側面をもつ複数の！Ａｘの溝部ｚｏ
ｓｌ〜ｇｏｓＩが形成された。なお、溝部２０１＠は幅
１．５μｍ、深さ２μｍの寸法をなし、他の溝部とは十
分離れて設けた。一方溝部２０１雪〜２１７３、は夫々
幅１　ｐｍ　、深さ２μｍの寸法ｔなし。

互にｌ　ｐｍの間隔をあけて近接して設けた。ひきつづ
き、同しジストパターンｘｏｚ’ｔｌマスクとして基板
ｇｏｔと同導電型の不純物であるポロｙｖ加速電圧５０
　ＫｅＶ、ドーズｌ　１　ｘ　１（ｐｓ　７゜の条件で
イオン注入した後、熱処理を施して溝部２０１１〜２０
３Ｉ底部に反転防止層としてのｐ＋領域２０４−・・な
形成した（第１６図（Ｃ）図示）。

〔１３次いで、レジストパターン２０２を除去した後、
８１０．をＣｖ琺により溝部２０Ｓ１の開口部幅の半分
（０，７５μｍ）以上の厚さく１，０μｍ）となるよう
に堆積した。この時、旧０．は基板２０１上及び溝部２
０３１〜２０３１内面に徐々に堆積され、第１６図（ｄ
）に示す如く溝部２０３１〜２σ１．の開口部まで十分
埋め込まれたＣＶＤ−１％ｌｌＪｍ会膜２０Ｂが形成さ
れた。なｇ、この堆積時においては選択酸化法の如く高
温、長時間の熱処理が解消されることにより、ｐ＋領域
２０４・・・の再拡散は鋤んど起きなかった。

〔−〕次いで、ＣＶＤ−８４０，膜２０４を弗化アンモ
ンでシリコン基板２０１主面が露出するまで全面エツチ
ングした。この時、基板ｒｏｔ上の（：ＶＤ−８１０，
膜部分の膜部分だけ除去され、ｔｌｉ＆１６図（ｅ）に
示す如く第１の溝部２０３１〜２０３１内にのみＣＶＤ
−８１０，２０５’・・・が残置した。

〔〜〕次いで、互に近接して設けられた第１の溝部２０
Ｂ、　〜２０３．の両端の溝部１０Ｍ。

〜Ｚ　Ｏｊ、　（７）残存ＣＶＤ−８ＩＯ，ｆｆｉ　０
５’上の一部から該溝部間の領域以外をレジスト膜２０
１Ｆで覆った後、リアクティブイオンエツチングを施し
た。この時、第１６図（ｆ）に示す如く、レジスト膜２
０６から露出した溝部？０３．〜２０３１間のシリコン
基板２０１部分が選択的に除去され垂直に近い側面をも
ち、幅１μｍ、深さ２μｍの３つのＩｉ　、２Ｘの溝部
２０２１〜２０２．が形成された。

ひきつづき、同レジスト膜２０６をマスクして基板２０
１と同導電型の不純物であるボロンを加速電圧５０　Ｋ
ｅＶ　、ドーズ量ｌＸｌ０’り一の条件でイオン注大し
た後、熱処理を施して前記第２の溝部２０７．〜２０２
．の底部にｍとしてのｐ＋頭境域２ｏ４′形成した（第
１６図（−図示）。

（Ｖ）次いで、レジスト膜１０６’４１除去した後、旧
υ１をＣＶＤ法により溝部２０１．〜２０１烏の開口部
幅の半分（０，５μ）以上の厚さく０．８μｍ）となる
ように堆積した。この時、８１Ｌ）、は基板１０１上及
び第２の溝部２Ｑ１．〜２０１．内面に徐々に堆積され
％第１６図（坤に示す如＜Ｗ＆２の溝部２０Ｆ１〜２０
１鄭の開口部まで十分埋め込まれたｃｖｐ−ｓｔｏ、膜
２０８が形成された。なｇ、このＣＸ廂程で第１の溝部
２０３．〜２０１１底部のダ領域２０４・・・と第２の
溝部２０２１〜２０ｒ、底部のｐ＋＋域２０４′・・・
が一体化されて広幅のｐ増域、＠　ｏ　ａ”ｔｔｘ形成
された。

〔−３次いで、ＣＶＤ−８１０，膜２０Ｂを弗化アンモ
ンで、シリコン基板２０１主面が露出するまで全面エツ
チングした。この時、第１６図（１）に示す如く墓板ｚ
ｏｔ上のＣＶＤ−８１０，膜部分の膜部分だけ除去され
、第２の溝部２０７１〜２０２■ＣＣＶＤ−８１Ｌ）、
　ｊ　Ｏ＃’−・・が残置し、この溝部２０１１〜２０
２□両側の第１の溝部２０８雪〜ｊ　０３１に残置した
ＣＶＤ−８１０，２０８’と一体化されることにより広
幅（７、ａｍ　）のフィールド領域２０９が形成された
。なお、第１の溝部２０３．に残置しりＣＶＤ−８１０
，ｚ　ｏ　ｓ’は幅１．５　ｆｉｍのフィールド領域２
０９′として利用される。その後、狭いフィールド領域
２０９′と広幅のフィールド領域２０９で分離された島
状の素子形成領域にゲート酸化膜２１０を介して多結晶
シリコンからなるゲート電極２１１を形成し、砒素拡散
を行なって、ソース、ドレインとしてのｎ＋＋域２１２
゜２１３を形成した。更に、ＣＶＤ−８１鳴からなる層
間絶縁膜２１４を堆積し、ゲート電極２１１及びｎ＋＋
域２１２ｍ２１　Ｂに対応する層間絶縁膜２１４部分に
コンタクトホール２１５・・ｌ（ゲート電極のコンタク
トホールは図示せず）を開孔した後、全面にＡｔ膜を真
空蒸着し、電極分離を施してソース取出しＡＡ電極２１
６、ドレイン取出しＡＡ電極２１７及びゲート取出しＡ
ｔ電極（図示せず）を形成してｎチャンネルＭ０８−Ｌ
ＳＩを製造した（第１６図（ｊ）図示）。

本実施例６で得たＭＯ８Ｌ８Ｉは狭い幅のフィールド領
域２０９′と広幅のフィールド領域２０９１に有すると
共に、フィールド領域７０９　、２０９’形成後のシリ
コン基板２０１は前記工程の第１θ図（ｉ）に示す如く
、フィールド領域と素子形成領域の間に段差がなく平担
であるため、Ａｔ電極２１６８２１１％：形成した場合
、フィールド領域と素子形成領域間で段切れなどに対し
有利な構造となっている。また、埋め込み拡散領域とし
てのｐ＋＋域２０１　、２０４″は溝部２０３Ｈｍ２０
３雪〜２０３審、２０１１〜２０１．底部に存在するた
め、素子形成領域まで拡散することなく、ＬＳＩの集積
化に大いに骨献した。

さて、本実施例では２０５′下と２０８′下の両者の部
分にｐ“１域を設けたが、少なくともどちらか一方だけ
ｐ１域であればよい（第１７図（１）。

（ｂ）図示）、さらに２０５′下又は２０８′下の全領
域でなくごく一部の領域がｐ＋領領域あってもよい、ま
た２０５′の下と２０８′の下のどちらか一方だけがｐ
１＠域であってもよいしさらに２０５′と２０８′に関
係なく写真蝕刻法などを用いることにより、ｐ１域とｎ
＋ｆｆｉ域（配線層）が混在していてもよい、特４＝＄
１３図に示すようにフィールドの端の部分はｐ”Ｈｒｚ
ｏａ、フィールドの中央部はｎ層２０４＆とすればフィ
ールドの反転防止に対しても余裕ができる。又本実施例
６にどいて半導体基板に第１の溝部又は第２の溝部を設
けたａｃｅ導体基板全面もしくは少なくとも溝部の一部
を酸化膜又は窒化膜を成長させてもよい。この場合不純
物のドーピングは酸化膜又は式化膜の形成前に行なって
もよいし形成後に行なってもよい。

本実施例６にお“いて少なくとも＠１の溝部を設けた半
導体基板に絶縁材を堆積後、又は第２の溝部を設けた半
導体基板に絶縁材料を堆積後。

絶縁膜の全体もしくは一部の表層に低温溶融化物質をド
ーピングし、しかる後に絶縁膜のドーピング層を解融さ
せてもよい。

さらに本実施例６に８いて少なくとも第１の溝部を設け
た半導体基板に絶縁材料を堆積後又は第２の溝部を設け
た同基板に絶縁材料を堆積後、絶縁膜の全体もしくは一
部の上に低温溶融性絶縁Ｍを堆積し、しかる後これを溶
融化せしめてもよい。

実施例７ （１）まず、シリコン基板（ｐ型、結晶方位＝（Ｚｏｏ
））Ｊ　ｏ　ｚに写真蝕刻法などを用いてレジスト膜３
０２のパダ；−ニングを行なう（第１９図（”）　図示
）　＊レジストパターン３０２をマスクとして、エツチ
ングを行ない、垂直又は垂直に近い側面をもった幅の狭
い溝部３０３を形成する。この溝部３０３の深さは例え
ば２μ帖する。

また、エツチングの方法は、イオンエツチングやりアク
ティブイオンエツチングであってもよい（第１９図（ｂ
）図示）。

（１）　次に、レジストパターン３０２ｖマスクとして
例えばボロンを加速電圧５０　ｋｅＶ、ドーズ量Ｉ　Ｘ
　１０”／、１１の条件でイオン注入し、溝部１０１の
底部にｐ＋領領域反転防止層）３ｏ４を形成する（第１
９図（ｅ）図示）。レジストパターン３０７を剥離した
後、溝部ｓｏｎの幅の半分以上の膜厚（例えば溝部ＳＯ
Ｓの幅が１．０戸のときは０．５戸以上の膜厚として例
えば０．６戸ｍ　）　０）絶縁膜（例えば（、’ＶＤ−
８１０．膜又ハ８１．Ｎ。

膜）ＳＯＳを堆積し溝部３０１ｖ埋める（第１１９図（
ｄ）図示）、絶縁膜ＳＯＳをシリコン基板３０１が露出
するまでエツチングする。これにより溝部３０３部にの
み埋め込みフィールド絶縁膜ｓ３ｇ＃＠ｓｏｓ、　、ｓ
ｏｓ、が残る（第１９図（ｅ）図示）。

Ｃｌ１１３次に、シリコン基板ＳＯｔ上に薄い絶縁［（
例えば５００Ａの熱酸化膜）３０６を形成し、この絶縁
膜３０６上に耐酸化性膜（例えば３　（１００λのＳ輸
Ｎ、膜）３０１を堆積する（第１１９図（ｆ）図示）。

写真蝕刻法を用いて埋め込みフィールド絶１１７に膜３
０５．〜３０５．上に境界の全部又は一部がくるように
レジスト膜３０Ｂをパター畢ングする。そして、このレ
ジス）ｇ７＋７＃ｖマスクにして耐酸化性Ｊ＠ｆ　ｓ　
ｏ　７をエツチングし、薄い絶縁膜３０６をエツチング
し、さらにシリコン基板３０１１にエツチングし溝部３
０９を形成する。このシリコン基板３０１をエツチング
するときには、埋め込みフィ−ルド酸化膜３０５１〜３
０５ｚ　が全くエツチングされないか、又は殆んどエツ
チングされないよう（：する４゛第１９図（ｇ）図示）
。なお、薄い絶縁膜３０６又はシリコン基板１１０１を
エツチングする前にレジスト膜３０Ｂを剥離してその後
のエツチングは耐酸化性ｍ５−ｓ　ｏ　７をマスクにし
て行なってもよい、また％Ｖリコン基板３０１のエツチ
ング深さは後の酸化条件などによっても変るが、ここで
は例えば５０００Ａとする。

〔１ｖ〕次に、レジストパター’／　３０　ＩＩ　（Ｖ
ｌｌ工程でレジストパターン８０Ｂを剥離した場合は耐
酸化性膜３０１）をマスクにして例えば砒素又は燐を加
速電圧５０　ｋｅＶ、　ドーズｊｉｌＸ１０１・４でイ
オン注入し溝部３０９の底部にｎ＋領領域ｔｙを形成す
る（第１９図（ｈ）図示）、つづいて、レジストパター
ン３０８を剥離した後、耐酸化性膜ｓａｙをマスクとし
てフィールド酸化を行ない、埋め込みフィールド絶縁膜
３０５．．３０５゜の間にフィールド酸化膜３１１を例
えば膜厚１μで形成し、幅の広いフィールド絶縁膜を形
成する。ここで、シリコン基板３０１のエツチング深さ
の２倍のフィールド酸化膜ｘｔｉを形成すれば、素子形
成領域と平担な幅の広いフイ−ルド絶縁領域を形成する
ことができる（第１９図（ｉ）図示）。このとき、埋め
込みフィールド絶縁膜３０５．．３０５．として８１．
Ｎ、膜などを用いれば、フィールド酸化時におけるフィ
ールド酸化膜２１１の横方向への喰い込み（バードビー
ク）は原理的に全く生じないし、また埋め込みフィール
ド絶縁膜ｓｏｓ、、ｓｏｓ、として８１０、　膜を用い
た場合もバードビークは殆んど問題とならない。

（Ｖ）次に、耐酸化性膜３σｒ及びその下の薄い絶縁膜
３０６をエツチング除去する（第１９図（ｊ）図示）。

最後に、ゲート酸化膜３１１、ゲート電極（例えば多結
晶シリコン）３１１を設け、例えば砒素を拡散してソー
ス、ドレインとなるｎ＋飴域８１４．！ｊ１５を形成し
、層間絶縁膜（例えばＣＶＤ−８１０，膜）３１Ｂ１７
堆積し、コンタクトホール２１Ｆを開け、例えばＡＬの
配線３１８，３１９を施し、ＬＳＩの主要な工程な終え
る（第１９図（ｋ）図示）。

以上のような工程を用いることにより、前述の選択酸化
法な用いた場合の種々の欠点を克服することができると
共に、埋め込み拡散層を下に有する段差を有しない任意
の幅のフィールド絶縁領域を形成することが可能となる
。従って、Ｌ８Ｉの高集積化及び高性能化に大いに貢献
することができる。

ここで１層とｐ＋層の関係は第２０図のようにフィール
ド酸化膜３１１の下もｐ＋層３ｏ４′にしてもよいし、
逆に第２１図のようにフィールド酸化膜１１１下のみｐ
＋層、ｑｏ　４’とし、他はｎ＋層１０４８などフィー
ルドの下のどこか一部がｐｌであればどのような組合わ
せでもよい。

なおシリコン基板ＳＯｔに溝部Ｓｏ３を形成する場合、
第１９図（ａ）〜（ｋ）に示した実施例ではレジストＷ
ｌｓｏｚをマスクにして開けたが、これは写真蝕刻法を
行なう前にシリコン基板Ｊ　０１に絶縁膜（例えば８１
０．膜）３２０ｖ成長させ、その後写真蝕刻法を用いレ
ジスト膜ａｌｔをマスクにして絶縁膜３２０、及びシリ
コン基板３０１ｖエツチングして溝部３ｏｆを形成して
もよい（第２２図図示）。

また、この絶縁膜３２０をパターニングした（第２３図
（ａ）図示）後、この絶縁膜３２０をマスクにしてエツ
チングを行ない、溝部３０３を形成してもよい（第２３
図（ｂ）図示）。

更に、溝部ＳＯＳに絶縁膜３０５′を埋め込む萌に予め
溝部３０３の内部に絶縁膜３２２を成長させておいても
よい（第２４図図示）。この絶縁膜３２２は例えばシリ
コン基板ｓｏ１を酸化して形成してもよいし、ＣＶＤ膜
などを堆積してもよい。なお、このとき溝部ｊ０１の開
口部の幅は絶縁膜３２２の膜厚の２倍分だけ狭くなって
いる。

絶縁膜３０４をエツチングして溝部３０１にのみ埋め込
みフィールド絶縁膜３０５１〜３０５１を残すとき、こ
のフィールド絶縁膜３０５．〜３０６、がシリコン基板
３０１の表面から落ち込むような構造をとってもよい。

第１９図（ａ）〜（ｋ）に示した実施例では、耐酸化性
膜、９　ｏ　ｒを堆積してから写真蝕刻法を用い耐酸化
性膜３５Ｆ及びシリコン基板Ｓｅｔをエツチングしたが
、始めにシリコン基板ＳＯｔをエツチングして溝部３０
９を設け、後で耐酸化性膜３０７を堆積し、写真蝕刻法
を用いて溝部３９９部の耐酸化性膜５ｏｖ１にエツチン
グした後でフィールド酸化を行なっで〜もよい。

第１９図（ｊ）〜（ｋ）に示した実施例では、耐酸化性
膜３０Ｆをエツチングした後シリコン基板、？　０１を
エツチングして゛溝部３０９を設けてからフィールド酸
化を行なっていたが、耐酸化性膜３０７をエツチングし
た後シリコン基板３０３をエツチングせずにフィールド
酸化を行なってもよい（ｊＪ２５図（荀、（ｂ）図示）
。このとき、絶縁膜３０６は必ずしも堆積しなくてもよ
い。また、絶縁膜３０６が８１０．膜のように基板上に
残置されても下の基板（例えばシリコン基板３０１）が
フィールド酸化時に酸化されるものであれば、第２５図
（ａ）に示すようにではなく、薄い絶縁膜３０６をエツ
チングせずにフィールド酸化を行なってよい。

また、第２５図（ｂ）の後耐酸化性Ｉｌｌ！ｓ　ｏ　ｒ
をマスクとしてフィールド酸化膜３１１を゛エツチング
して平担な構造としてもよい（第２６図図示）この場合
、シリコン基板ｓＯ１をエツチングせずにフィールド酸
化を行なったもののみならず、シリコン基板３０１をエ
ツチングしてフィールド酸化を行なったものについても
適用される。

これは、シリコン基板５ｏ１ｙエツチング、したにもか
かわらず、フィールド酸化膜３１１が厚くつきシリコン
基板３０１表面より上に出て平−損性が損なわれている
場合に有′効である。

尚、以上の実施例１−７では基板と同導電型の不純物の
ドーピングをイオン注入を基板ｓｏ１に対しほぼ垂直に
行なっていたが、第２７図に示すようにイオン注入を斜
めに打つことにより溝部ＳＯＳの側面にもダ領域Ｊ　０
４”を形成してもよく、またこれをイオン注入でなく拡
散法によって行なってもよい、 また１以上の実施例では溝は垂直又は垂直に近いものを
用いたが、必ずしもこれにかぎらず側面が傾斜角θを有
する溝部４σＳを形成し、てもよい（ｌｚｇ図（ａ）　
、　（ｂ）図示）、コツト永堆’Ｈすべき絶縁膜４０５
の厚さは溝の開口部の巾をａとすれば（ａｃｏｔ（θ／
２　）　）　／２以上となる。この場合、底部が平担で
側面が傾斜した溝部を用いてもよい。

更に第２９図（１１）に示すように基板５０１上の絶縁
膜ＳＯｔをエツチングするときに必ずしも基板５０１が
露出するまでエツチングする必要はなく同図（ｂ）に示
すように絶縁膜５０２′を残してゲート膜１層間絶縁膜
などあるいはその一部として使用してもよい。

その他、第３０図（ａ）に示すように基板Ｓａｔ上のマ
スク材５０４をマスクとして基板Ｓａｔニ溝部ＳＯＳを
設けたときにはこのマスクを残しておいて絶縁膜５０２
を堆積し、次に絶縁膜５ｏｒｔ（エツチングするときマ
スク材５０４が残るようにしてもよい（第３０１Ａ（ｂ
）図示）。

【図面の簡単な説明】

第１図（ａ）〜（０は従来の選択酸化法を採用したｎチ
ャンネルＭ（Ｊ８Ｌ８Ｉ　の製造工程を示す断面図、第
２図は前記工程の選択酸化後の半導体基板状態を示す拡
大断面図、第３図（１）　、　（ｂ）は従来の選択酸化
法の問題点を説明するための断面図、第４図は従来の選
択酸化法を用いた場合に発生する基板電位のゆれを説明
するための断面図、第５図（ａ）〜（ｆ）は本発明の実
施例１におけるｎチャンネルＭＯ８ＬＳＩの製造、工程
を示す断面図、第６図。 第７図は従来法及び実施例１で形成したフィールド領域
で分離された素子間の長さ変化を示す断面図、第８図（
荀＃　（ｂ）−第９図（ａ）　、　（荀は夫々本発明の
実施例１の変形例を示す溝部形成までの工程の断面図、
＠１０図（１）〜（Ｃ）は本発明の実施例２に８けるＭ
（ｌＬ８Ｉのフィールド領域形成工程を示す断面図、ｇ
ＩｉＩ１１１図（ａ）　、　（ｂ）は本発明の実施例３
におけるＭＯ８Ｌ８　Ｉのフィールド領域形成工程を示
す平面図、第１２図（荀〜（ｄ）は本発明の実施例４に
おけるＭ（Ｊ８Ｌ８　Ｉのフィールド領域形成工程を示
す断面図、第１３図（ａ）　、　（ｂ）は実施例４０斐
形例Ｃあるフィールド領域形成工程を示す断面図、第１
４図（ａ）〜（ｃ）は本発明の実施例５におけるＭＵＳ
Ｌ８Ｉのフィールド領域形成工程を示す断面図、第１５
図は実施例５の変形例であるフィールド領域形成後の状
態を示す断面図、第１６図（ｍｌ）〜（ｊ）は本発明の
実施例６におけるＭＵＳＬ８Ｉの製造工程を示す断面図
、第１７図（ａ）　、　（ｂ）　ａ第１８図は夫々実施
例６の変形例であるフィールド領域形成後の状態を示す
断面図、第１９図（１）〜（ｋ）は本発明の実施例７に
おけるＭＯａＬ８Ｉの製造工程を示す断面図、第２０図
、第２１図は夫々実施例７の変形例であるフィールド領
域形成後の状態を示す断面図、第２２図、第２３図（ａ
）　、　（ｂ）は前記実施例７の溝部形成の変形例を示
す断面図。 ＠２４図は実施例７の更に他の変形例を示す断面図、第
２５図（１）　、　（ｂ）　、第２６因は夫々前記実施
例７のフィールド領域形成の変形例を示ｆ断面図、第２
７図、第２８図（ａ）　、　（ｂ）　＃第２９図（ａ）
。 （ｂ）＃第３０図（ａ）　、　（ｂ）は夫々本発明の他
の実施例を示すフィールド領域形成工程を示す断面図で
ある。 ある。 １０１ｍ２０１．３０１，４０１，５０１・・・半導体
基板、ｌ　０３　＃　１０ｇ＠〜ｔｏｓ、、ｚｏｓｔ〜
２θｊ　＠　ｅ　ｊ　Ｏｊ　＊　４（７Ｊ　ｅ　５　（
Ｆ　Ｊ・・・溝部、１０４゜２０４．２０４’ｍ２０４
”、２０４”’、３０４ｍ、ｑ　０４’−ｐ”　傾城（
反転防止層）、Ｊ　（Ｆ　４　ａ　＠　２０４−ａ。 ｄＨ，３０４ｍ−−−ｎ”領域（配線層）、ｔｏｓ、ｚ
ｏｓ。 ３０５・・・ＣＶＤ−８ｉ０．膜、　Ｉ　０６−　１０
６＠　　ｅ　１０６鵞　。 ｊ　（Ｊ　６”’　ｈ　？　（７９＃　２０９’　＃　
；？１７５Ｂ　〜３０５１ｅ　　ｊ　Ｉ　Ｊ　”’フィ
ールド領域、１０１１．２１１ｍ！１１Ｍ−・・ゲート
電極、ｊ　０ｆ１２１２　、．９”７４・・ｎ＋型ソー
ス領域％１１０ｍ１１１Ｊ　Ｉ　Ｓ　・ｎ＋型ドレイン
領域、１１３ａ、ｊ１４ｍ！　１６　ｍ　２１　Ｆ　、
　、９　ｊ　８．　、’？　７９・・・ＡＡ配線。 出願人代理人弁理士　鈴江武　彦 ＄１　　図 第４　芝 第５　に 第５　図 ｖＥ６　口　　　　　　第７　図 第８　図 第９　図 ′ｓ１０図 第１１　　＠ （ａ）’　　　　　　　（ｂ） 第１３　図 ｚ１４図 １（，１４ＩＪ４　　　１０４ 第１４１Ｅｌ π１５　ＩＩ π１６Ｂ！１ｇ 第１９ ９図 ０４ 第２０３ ＩＩ２１図 第２６Ｅｌ！！！ Ｉ′Ｓ２７図

Claims (1)

1. 【特許請求の範囲】 （１）半導体基板に埋込まれたフィールド領域卑下部に
   、９ｍ＝　５０　ｄ１０以下で基板と同導電型の不純物
   領域を設けたことを特徴とする半導体装置。 （２）半導体基板の所望部分に垂直もしくは垂直に近い
   側面を有する溝部を少なくとも１つ以上設ける工程と、
   少くとも１つの溝部内に基板と同導電型の不純物をｌＸ
   ｌ０　　／−以上のドーズ量で選択的にドーピングして
   不純物領域を形成する工程と、溝部を含む半導体基板全
   面に絶縁材料を少なくとも１つの溝部の開口部の短い巾
   の半分以上の厚さとなるように堆積する工程と、この絶
   縁膜言辛導体全面が露出するまでエツチングして少なく
   とも１つの溝部内に絶縁材料を残存させフィールド領域
   を形成する工程とを具備したことを特徴とする半導体装
   置−の製造方法。 ｅ）半導体基板に溝部を設け、不純物をドーピングした
   後、絶縁材料を堆積する前に、半導体基板全面もしくは
   少なくとも溝部の一部を酸化又は窒化処理して溝部が塞
   がれない程度の酸化膜又は窒化膜を成長せしめることを
   特徴とする特許請求の範囲第２項記載の半導体装置の製
   造方法。 （４）半導体基板に溝部を設けた後、不純物をドーピン
   グする前に、半導体基板全面もしくは少なくとも溝部の
   一部を酸化又は窒化処理して溝部が塞がれない程度の酸
   化膜又は窒化膜を成長せしめることを特徴とする特許請
   求の範囲第２項記載の半導体装置の製造方法。 （５）絶縁材料を堆積後、該絶縁膜の全体もしくは一部
   の表層に低温溶融化物質をドーピングし熱処理を施して
   該絶縁膜のドーピング層を溶融化し、しかる後に絶縁膜
   のエツチングを行なうことを特徴とする特許請求の範囲
   第２項乃至第４項いずれか記載の半導体装置の製造方法
   。 （６）絶縁材料を堆積後、該絶縁膜全体もしくは一部の
   上に低温溶融性絶縁膜を堆積し、この低温溶融性絶縁膜
   を溶融化°し、しかる後にこれら絶縁膜のエツチングを
   行なうことを特徴とする特許請求の範囲第２項乃至第４
   項いずれか記載の半導体装置の製造方法。 （７）半導体基板の所望部分に垂直もしくは垂直に近い
   側面を有する溝部を少なくとも１つ以上設ける工程と、
   少なくとも１つの溝部内に基板と同導電型の不純物を１
   ×１０１４／ｌ！以上のドーズ量で選択的にドーピング
   して不純物領域を形成する工程と、溝部を含む半導体基
   板全面に絶縁材料を少なくとも１つの溝部の開口部の短
   い巾の半分以上の厚さとなるようＣ二堆積する工程と、
   少なくとも絶縁材料により開口部まで埋め込まれた溝部
   上の一部な含む絶縁膜の領域もしくは溝部以外のフィー
   ルド領域となるべき絶縁膜の領域の少なくともいずれか
   をマスク材で覆った後、絶縁膜を、マスク材及び溝部以
   外の半導体基板が露出するまでエツチングし、溝部内に
   絶−材料を残置させてフィールド領域を、溝部以外にも
   フィールド領域を、形成する工程とを具備したことを特
   徴とする半導体装置の製造方法。 （８）半導体基板に溝部を設けた後、不純物をドーピン
   グする前或いは不純物をドーピングした後、絶縁材料を
   堆積する前に、半導体基板全面もしくは少なくとも溝部
   の一部を酸化又は窒化処理して溝部が塞がれない程度の
   酸化膜又は窒化膜を成長せしめることを特徴とする特許
   請求の範■第７項記載の半導体装置の製造方法。 ｅ）絶縁材料を堆積後、該絶縁膜の全体もしくは一部の
   表層に低温溶融化物質をドーピングし、熱処理を施して
   該絶縁膜のドーピング層を溶融化し、しかる後にマスク
   材を覆い絶縁膜のエツチングを行なうことを特徴とする
   特許請求の範囲第７項又は第８項記載の半導体装置の製
   造方法。 （ｌＯ）絶縁材料を堆積後、該絶縁膜全体もしくは一部
   の上に低温溶融性絶縁膜を堆積し、この低温溶融性絶縁
   膜を溶融化し、しかる後にこれら絶縁膜をマスク材で覆
   いエツチングを行なうことを特徴とする特許請求の範囲
   第７項又は第８項記戦の半導体装置の製造方法。 （１１）半導体基板の所望部分に垂直もしくは垂直（＝
   近い側面を有する第１の溝部を少なくとも２つ以上近接
   して設ける工程と、少なくとも１つの溝部内に基板と同
   導電型の不純物を１×１０”／、以上のドーズ量でドー
   ピングして不純物領域を形成する工程と、第１の溝部を
   含む半導体基板全面に絶縁材料を少なくとも前記近接し
   た２つ以上の溝部の開口部の短い幅の半分以上の厚さと
   なるように堆積する工程と、この絶縁ＩＩＩ！ｖ半導体
   基板主面が露出するまでエツチングして少なくとも近接
   した２つ以上の溝部内に絶縁材料を残置させる工程と、
   絶縁材料が残置し、近接した２つ以上ρ溝部間の半導体
   基板部分を選択エツチングして第２の溝部を設ける工程
   と、半導体基板全面亀：絶縁材料をＷＩ２の溝部の開口
   部の短い幅の半分以上の厚さとなるように堆積する工程
   と、この絶縁膜を半導体基板主面が露出するまでエツチ
   ングして第２の溝部に絶縁材料を残置させ、この溝部の
   両側の第１の溝部に残置した絶縁材料と一体化させるこ
   とにより広幅のフィールド領域を形成する工程とを具備
   したことを特徴とする半導体装置の製造方法。 （１２）不純物のドーピングを第２の溝部の形成直後に
   行なうことを特徴とする特許請求の範囲第１１項記載の
   半導体装置の製造方法。 （１３）不純物のドーピングを９Ｊ１の溝部の形成後の
   他に第２の溝部の形成直後にも行なうことを特徴とする
   特許請求の範囲第１１項記載の半導体装置の製造方法。 （１４）少なくとも半導体基板に第１の溝部を設けた後
   、又は第２の溝部゛を設けた後に、半導体基板全面もし
   くは少なくとも、ｆｌＩＡ部の一部な酸化又は窒化処理
   して溝部が基かれない程度の酸化膜又は窒化膜な成長せ
   しめることを特徴とする特許請求の範囲第１１項乃至第
   １３項いずれか記載の半導体装置の製造方法。 （１５）少なくとも半導体基板と同導電型の不純物をド
   ーピングした後、第１　、）１１２の溝部の少なくとも
   一方の一部を酸化又は窒化処理して溝部が基かれない程
   度の酸化膜又は窒化膜を成長せしめることを特徴とする
   特許請求の範囲第ｎ項記載の半導体装置の製造方法。 （１６）少なくとも第１の溝部を設けた半導体基板に絶
   縁材料を堆積後、又は第２の溝部を設けた半導体基板に
   絶縁材料を堆積後、絶縁膜の全体もしくは一部の表層に
   低温溶融化物質をドーピングし、しかる後に絶縁膜のド
   ーピング層を溶融化せしめることを特徴とする特許請求
   の範囲第１１項乃至第１５項いずれか記載の半導体装置
   の製造方法。 （１７）少なくとも第１の溝部を設けた半導体基板に絶
   縁材料を堆積後、又は第２の溝部を設けた同基板に絶縁
   材料を堆積後、絶縁膜の全体もしくは一部の上に低温敵
   性絶縁膜を堆積し、しかる後これを溶融化せしめること
   を特徴とする特許請求の範囲第１１項乃至第１５項いず
   れか記載の半導体装置の製造方法。 （１８）半導体基板の所望部分１：垂直もしくは垂直に
   近い側面を有する＠１の溝部を設ける工程と、少なくと
   も１つの溝部に基板と同導電型の不純物を１×１０目’
   ｃｄ以上のドーズ量でドーピングして不純物領域を形成
   する工程と、前記第１の溝部を含む半導体基板全面に絶
   縁膜を少なくとも第１の溝部の開口部の最小の幅の半分
   以上の厚さとなるように堆積する工程と、この絶縁膜を
   半導体基板主面が露出するまでエツチングして前記第１
   の溝部内に絶縁膜を残置させる工程と、この絶１１１１
   ！の残置した半導体基板主面に耐鹸化性膜を堆積し、こ
   の耐酸化性膜の第１の溝部間を選択的にエツチングして
   第２の溝部を形成した後、この耐酸化性膜をマスクとし
   てフィールド酸化を行ない第１の溝部間を酸化膜で埋め
   、前記第１の溝部に残置した絶縁膜と一体化させること
   により広幅のフィールド領域を形成する工程とを具備し
   たことを特徴とする半導体装置の製造方法。 （１９）不純物をドーピングする工程を第２の溝部を設
   けた直後に行なうことを特徴とする特許請求の範囲第１
   ８項記載の半導体装置の製造方法。 （２０）不純物をドーピングする工程を第１の溝部を設
   けた後、並びにＩＪ２の溝部を設けた後にも行なうこと
   を特徴とする特許請求の範囲第１８項記載の半導体装置
   の製造方法。 （２１）絶縁膜の残置した半導体基板主面に耐酸化性膜
   を堆積した後、この耐酸化性膜及び半導体基板の前記第
   １の溝部間を選択的にエツチングすることにより、前記
   第１の溝部に残置した絶縁膜を少なくとも側面の一部に
   有する第２の溝部を設け、しかる後耐酸化性膜をマスク
   としてフィールド酸化を行なうことを特徴とする特許請
   求の範囲１８項乃至第２０項いずれか記載の半導体装置
   の製造方法。 （２２）半導体基板に第１の溝部を設けた後、或いは不
   純物のドーピング後半導体基板全面又は少なくとも溝部
   の一部を酸化又は窒化処理して第１の溝部が塞がれない
   程度の酸化膜又は窒化膜を成長せしめることを特徴とす
   る特許請求の範囲第１８項乃至！＠２１項いずれか記載
   の半導体装置の製造方法。 （２３）第１の溝部を設けた半導体基板に絶縁膜を堆積
   後、この絶縁膜の全体もしくは一部に低温溶融性絶縁膜
   を堆積し、この低温溶融性絶縁膜を溶融させた後、絶縁
   膜をエツチングすることを特徴とする特許請求の範囲第
   １８項乃至第２１項いずれか記載の半導体装置の製造方
   法。 （２４）絶縁膜の残置した半導体基板の第１の溝部間を
   選択的にエツチングすること（；より前記第１の溝部に
   残置した絶縁膜を少なくとも側面の一部に有する第２の
   溝部を設けた後、半導体基板全面に耐酸化性膜を堆積し
   ＄２の溝部の耐酸化性膜をエツチングし、しかる後この
   耐酸化性膜をマスクとしてフィールド酸化を行なうこと
   を特徴とする特許請求の範囲！＄１８項乃至第２１項い
   ずれか記載の半導体装置の製造方法。 （２５）フィールド酸化後に耐酸化性膜をマスクとして
   フィールド酸化膜の一部をエツチングして平担な構造と
   したことを特徴とする特許請求の範囲第１８項乃至第２
   ４項いずれか記載の半導体装置の製造方法。