JPH079938B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH079938B2 JPH079938B2 JP62197606A JP19760687A JPH079938B2 JP H079938 B2 JPH079938 B2 JP H079938B2 JP 62197606 A JP62197606 A JP 62197606A JP 19760687 A JP19760687 A JP 19760687A JP H079938 B2 JPH079938 B2 JP H079938B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance element
- contact hole
- insulating film
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に関し、特に抵抗素子とこの抵
抗素子に電圧を印加する電源配線との接続構造に関す
る。
抗素子に電圧を印加する電源配線との接続構造に関す
る。
従来、集積回路装置に用いる抵抗素子と、この抵抗素子
に電圧を印加する電源配線の接続は、抵抗素子上に形成
した層間絶縁膜に選択的にコンタクト孔を開口し、この
上に導電性材料を被着しパターニングして電源配線を形
成することにより行なわれていた。
に電圧を印加する電源配線の接続は、抵抗素子上に形成
した層間絶縁膜に選択的にコンタクト孔を開口し、この
上に導電性材料を被着しパターニングして電源配線を形
成することにより行なわれていた。
上述した従来の半導体集積回路における抵抗素子と電源
配線の接続構造は、抵抗素子上の層間絶縁膜に設けたコ
ンタクト孔を介して、電源配線との電気的接続をとって
いるので、コンタクト孔を設ける為の目合せ露光工程が
必要であるばかりでなく、抵抗素子上にコンタクト孔を
設けるに必要な面積が必要であること、ならびにコンタ
クト孔を設けるために、抵抗素子の長さが実質的に短縮
され、抵抗値が小さくなってしまうという欠点がある。
配線の接続構造は、抵抗素子上の層間絶縁膜に設けたコ
ンタクト孔を介して、電源配線との電気的接続をとって
いるので、コンタクト孔を設ける為の目合せ露光工程が
必要であるばかりでなく、抵抗素子上にコンタクト孔を
設けるに必要な面積が必要であること、ならびにコンタ
クト孔を設けるために、抵抗素子の長さが実質的に短縮
され、抵抗値が小さくなってしまうという欠点がある。
本発明の目的は、抵抗値を小さくすることなく抵抗素子
の長さを短縮しかつ抵抗素子と電源配線との接続用のコ
ンタクト孔をなくした高集積化された半導体集積回路を
提供することにある。
の長さを短縮しかつ抵抗素子と電源配線との接続用のコ
ンタクト孔をなくした高集積化された半導体集積回路を
提供することにある。
本発明の半導体集積回路は、半導体基板に設けられた不
純物拡散層と、該拡散層上に設けられた絶縁膜と、該絶
縁膜に設けられたコンタクト孔と、前記絶縁膜上に延在
して設けられ一端が前記コンタクト孔を通して前記拡散
層に接続され他端が前記絶縁膜上で電源配線の側壁面に
接続された抵抗素子とを含むものである。
純物拡散層と、該拡散層上に設けられた絶縁膜と、該絶
縁膜に設けられたコンタクト孔と、前記絶縁膜上に延在
して設けられ一端が前記コンタクト孔を通して前記拡散
層に接続され他端が前記絶縁膜上で電源配線の側壁面に
接続された抵抗素子とを含むものである。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の断面図である。
第１図において、Ｐ型シリコン基板10には素子を形成す
るN+型拡散層13と、P+型チャネルストッパー11及びフィ
ールド酸化膜12とが形成されている。そして、N+型拡散
層13上の層間絶縁膜14上には一端がコンタクト孔17を介
してこのN+型拡散層13に接続する抵抗素子18Aが形成さ
れている。そして特にこの抵抗素子18Aの他端はモリブ
デンシリサイド配線15Aの側壁面に接続されている。
るN+型拡散層13と、P+型チャネルストッパー11及びフィ
ールド酸化膜12とが形成されている。そして、N+型拡散
層13上の層間絶縁膜14上には一端がコンタクト孔17を介
してこのN+型拡散層13に接続する抵抗素子18Aが形成さ
れている。そして特にこの抵抗素子18Aの他端はモリブ
デンシリサイド配線15Aの側壁面に接続されている。
このように構成された本実施例においては、抵抗素子18
Aの一端は電源配線であるモリブデンシリサイド配線15A
の側壁面に接続されているため、抵抗素子18Aの長さは
従来ものに比べて抵抗値を小さくすることなく短縮され
る。また電源配線との接続用コンタクト孔が不要となる
ためそれだけ面積を小さくできる。
Aの一端は電源配線であるモリブデンシリサイド配線15A
の側壁面に接続されているため、抵抗素子18Aの長さは
従来ものに比べて抵抗値を小さくすることなく短縮され
る。また電源配線との接続用コンタクト孔が不要となる
ためそれだけ面積を小さくできる。
次に、本発明の一実施例の製造方法を第２図を併用して
説明する。
説明する。
第２図（ａ）〜（ｃ）は本発明の一実施例の製造方法を
説明するための工程順に示した半導体チップの断面図で
ある。
説明するための工程順に示した半導体チップの断面図で
ある。
まず第２図（ａ）に示すようにＰ型シリコン基板10に、
接合深さが約0.5μｍのP+型チャネルストッパー11と、
膜厚1.0μｍのフィールド酸化膜12を通常の選択酸化法
で形成し、その後、接合深さ0.4μｍのN+型拡散層13を
形成し、基板全面に層間絶縁膜14を0.5μｍの厚さに成
長させ、ひき続きモリブデンシリサイド膜15を0.2μｍ
の厚さにスパッタ法により形成する。次で、このモリブ
デンシリサイド膜15の表面に、熱酸化法により、酸化膜
16を500Åの膜厚に形成する。
接合深さが約0.5μｍのP+型チャネルストッパー11と、
膜厚1.0μｍのフィールド酸化膜12を通常の選択酸化法
で形成し、その後、接合深さ0.4μｍのN+型拡散層13を
形成し、基板全面に層間絶縁膜14を0.5μｍの厚さに成
長させ、ひき続きモリブデンシリサイド膜15を0.2μｍ
の厚さにスパッタ法により形成する。次で、このモリブ
デンシリサイド膜15の表面に、熱酸化法により、酸化膜
16を500Åの膜厚に形成する。
次に、第２図（ｂ）に示すように、モリブデンシリサイ
ド膜15と、酸化膜16を写真蝕刻法により所望の電源配線
形状にパターニングし表面に酸化膜16を有するモリブデ
ンシリサイド配線15Aを形成する。次に層間絶縁膜14に
１μｍ×１μｍのコンタクト孔17を設ける。
ド膜15と、酸化膜16を写真蝕刻法により所望の電源配線
形状にパターニングし表面に酸化膜16を有するモリブデ
ンシリサイド配線15Aを形成する。次に層間絶縁膜14に
１μｍ×１μｍのコンタクト孔17を設ける。
次に、第２図（ｃ）に示すように、抵抗素子の多結晶シ
リコン膜18を0.1μｍの膜厚に成長させる。
リコン膜18を0.1μｍの膜厚に成長させる。
次に第１図に示したように、多結晶シリコン膜18を所望
の形状にパターニングし、多結晶シリコンよりなる抵抗
素子18Aを形成し、本実施例の半導体集積回路を得る。
の形状にパターニングし、多結晶シリコンよりなる抵抗
素子18Aを形成し、本実施例の半導体集積回路を得る。
以上説明したように本発明は、抵抗素子と電源配線の電
気的接続を、電源配線の側壁の面で行なうことにより、
抵抗値を減少させることなく抵抗素子の長さを短縮でき
る。又、抵抗素子上に、電源配線とのコンタクトをとる
コンタクト孔の形成も不用であるため半導体集積回路の
集積度を向上させることができる。
気的接続を、電源配線の側壁の面で行なうことにより、
抵抗値を減少させることなく抵抗素子の長さを短縮でき
る。又、抵抗素子上に、電源配線とのコンタクトをとる
コンタクト孔の形成も不用であるため半導体集積回路の
集積度を向上させることができる。
第１図は本発明の一実施例の断面図、第２図（ａ）〜
（ｃ）は本発明の一実施例の製造方法を説明するための
工程順に示した半導体チップの断面図である。 10…Ｐ型シリコン基板、11…P+型チャネルストッパー、
12…フィールド酸化膜、13…N+型拡散層、14…層間絶縁
膜、15…モリブデンシリサイド膜、15A…モリブデンシ
リサイド配線、16…酸化膜、17…コンタクト孔、18…多
結晶シリコン膜、18A…抵抗素子。
（ｃ）は本発明の一実施例の製造方法を説明するための
工程順に示した半導体チップの断面図である。 10…Ｐ型シリコン基板、11…P+型チャネルストッパー、
12…フィールド酸化膜、13…N+型拡散層、14…層間絶縁
膜、15…モリブデンシリサイド膜、15A…モリブデンシ
リサイド配線、16…酸化膜、17…コンタクト孔、18…多
結晶シリコン膜、18A…抵抗素子。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 27/11 8832−4Ｍ Ｈ０１Ｌ 27/04 Ｐ
Claims (1)
- 【請求項１】半導体基板に設けられた不純物拡散層と、
該拡散層上に設けられた絶縁膜と、該絶縁膜に設けられ
たコンタクト孔と、前記絶縁膜上に延在して設けられ一
端が前記コンタクト孔を通して前記拡散層に接続され他
端が前記絶縁膜上で電源配線の側壁面に接続された抵抗
素子とを含むことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62197606A JPH079938B2 (ja) | 1987-08-07 | 1987-08-07 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62197606A JPH079938B2 (ja) | 1987-08-07 | 1987-08-07 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6441243A JPS6441243A (en) | 1989-02-13 |
| JPH079938B2 true JPH079938B2 (ja) | 1995-02-01 |
Family
ID=16377269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62197606A Expired - Lifetime JPH079938B2 (ja) | 1987-08-07 | 1987-08-07 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH079938B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4407740C2 (de) * | 1994-03-08 | 1995-12-21 | Daimler Benz Ag | Luftfeder für Kraftfahrzeuge |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5740967A (en) * | 1980-08-22 | 1982-03-06 | Seiko Epson Corp | Integrated circuit device |
| JPS62171141A (ja) * | 1986-01-24 | 1987-07-28 | Fujitsu Ltd | 半導体装置 |
-
1987
- 1987-08-07 JP JP62197606A patent/JPH079938B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6441243A (en) | 1989-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0016577A1 (en) | Semiconductor integrated circuit device with a double interconnection layer | |
| JPS58139468A (ja) | 半導体装置およびその製造方法 | |
| JPS6321351B2 (ja) | ||
| JPS6249663A (ja) | 半導体装置の製造方法 | |
| JPH0436466B2 (ja) | ||
| JPH0818011A (ja) | 半導体装置及びその製造方法 | |
| US4883772A (en) | Process for making a self-aligned silicide shunt | |
| JPS6257259B2 (ja) | ||
| JPH079938B2 (ja) | 半導体集積回路 | |
| JP2611443B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP3417482B2 (ja) | 半導体装置の製造方法 | |
| JPH04361566A (ja) | 半導体集積回路 | |
| JP2993041B2 (ja) | 相補型ｍｏｓ半導体装置 | |
| JPS60236257A (ja) | 半導体装置 | |
| JPS58107645A (ja) | 半導体装置の製法 | |
| JPS6124245A (ja) | 半導体装置 | |
| JPS6376424A (ja) | 半導体装置の製造方法 | |
| JP2692292B2 (ja) | 集積回路装置用縦形バイポーラトランジスタ | |
| JPH03175676A (ja) | 半導体装置 | |
| JPS6110251A (ja) | 半導体装置 | |
| JPS63114261A (ja) | トランジスタ用の自己整合型ベース分路 | |
| JPH0624193B2 (ja) | 微細穴の加工方法 | |
| JPH0687496B2 (ja) | バイポ−ラ集積回路 | |
| JPH05335303A (ja) | 電気装置の形成方法 | |
| JPH0484457A (ja) | 溝分離型半導体装置 |