JPH0624193B2 - 微細穴の加工方法 - Google Patents

Description

【発明の詳細な説明】 ［技術分野］ 本発明は、微細穴の加工技術に関し、特に半導体装置に
適用して有効な技術に関し、例えば半導体装置における
微細穴の加工に利用して有効な技術に関するものであ
る。

［背景技術］ 例えば半導体集積回路装置のプロセスにおいて、基板上
にバイポーラトランジスタのエミッタ領域のような拡散
層を形成する際にマスクとなるシリコン酸化膜に穴開け
をするような場合、現在のプロセスにおいてはそのプロ
セスにおいて用いられているリソグラフィ技術の精度に
よって決まるような加工寸法以下の穴開けを行なうこと
はできない。

しかるに、近年の半導体集積回路技術は、歩留まりを向
上させかつ動作速度を速くするため、ますます素子寸法
を小さくして集積度を高めて行く傾向にある。

［発明の目的］ この発明の目的は、従来にない新規な効果を奏する微細
穴の加工技術を提供することにある。

この発明の他の目的は、例えば半導体集積回路装置のプ
ロセスに適用した場合に、ＳｉＯ_２膜のような絶縁膜に
プロセスの最小寸法よりも小さな穴を精度良く確実に開
けることができるようにすることにある。

さらに、この発明の他の目的は、半導体基板上に形成さ
れる素子の寸法もしくは素子間の寸法を小さくでき、こ
れによって集積回路の集積度および性能を向上させるこ
とにある。

本発明の前記なびにそのほかの目的と新規な特徴は、本
明細書の記述および添付図面からあきらかになるであろ
う。

［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、この発明は、ボロンを含まないポリシリコン
（多結晶シリコン）はヒドラジン（ＮＨ_２−ＮＨ_２）の
ようなエッチング液によりボロンが注入されたポリシリ
コンから選択的に除去される現象を知得し、これを利用
して、例えば、半導体集積回路のプロセスにおいて加工
すべき絶縁膜の上に先ずボロンが注入されたポリシリコ
ン層を形成して通常のリソグラフィ技術でこのポリシリ
コン層に穴開けをしてからボロンを含まない第２のポリ
シリコン層を形成する。そして、熱処理を行なってお第
１ポリシリコン層内のボロンを第２のポリシリコン層の
一部分へ拡散させた後、選択性のあるエッチング液によ
りエッチングを行ないその後このポリシリコン層をマス
クとして絶縁膜のエッチングを行なうことによって、最
初に第１のポリシリコン層に形成した穴の内側にその穴
の径よりも小さなノンドープ領域が残り、このノンドー
プ領域のみが除去されるようにする。これによって、プ
ロセスの最小寸法より小さな穴を絶縁膜に開けることが
でき、さらにこの穴から拡散を行なって素子の活性領域
を形成することにより、集積度および性能を向上させる
という上記目的を達成するものである。

以下図面を用いてこの発明を具体的に説明する。

［実施例］ 第１図〜第５図は、本発明を半導体集積回路装置のプロ
セスに適用して、半導体基板の主面に形成されたＳｉＯ
_２膜のような絶縁膜に微細な穴を形成する場合の一実施
例を製造工程順に示したものである。

この実施例では、微細な穴を形成しようとする半導体基
板１の主面のＳｉＯ_２膜２の表面に、第１図に示すよう
にボロンを含むポリシリコン層３をＣＶＤ法（ケミカル
・ベイパー・デポジション法）等により形成してから、
このポリシリコン層３上にホトレジスト４を塗布する。
そして、このホトレジスト４を露光したのち、現象する
ことによって、穴を形成すべき個所のレジストを除去
し、このホトレジスト４をマスクとしてエッチングを行
ない、第２図に示すように、ホトレジスト４に形成され
た穴４ａと同じ大きさの穴３ａをポリシリコン層３に形
成する。この場合、ホトレジスト４をマスクとして異方
性のドライエッチングを行なうことによって、精度の高
い穴をポリシリコン層３に形成することができる。

ボロンを含んだポリシリコン層３に穴３ａを開けた後
は、表面のホトレジスト４をはく離してから、第３図に
示すように、ポリシリコン層３上にボロンを含まないポ
リシリコン層（以下ノンドープポリシリコン層と称す
る）５をＣＶＤ法等により形成する。しかる後、９００
゜前後の温度で熱処理を行なうと、ボロンを含む第１層
目のポリシリコン層３から第２層目のノンドープポリシ
リコン層５に向かってボロンが拡散する。この場合、ボ
ロンは所定のスピードで縦方向のみならず横方向へも拡
散するため、第１層目のポリシリコン層３に形成された
穴３ａの内側のノンドープポリシリコン層にもボロンが
拡散する。このときの熱処理の温度と時間を適当に制御
することによって、第４図に示すように、第１層目のポ
リシリコン層３の穴３ａの内側のノンドープポリシリコ
ン層の中央に、ボロンが拡散されなかったノンドープ領
域５ａを精度よく形成させることができる。

その後、ヒドラジン（ＮＨ_２−ＮＨ_２）のようなエッチ
ング液を用いて、上記ポリシリコン層５に対しエッチン
グを行なうと、ヒドラジンはボロンを含むポリシリコン
に対し、ボロンを含まないポリシリコンを２０〜１００
倍の速度でエッチングすることができるため、ポリシリ
コン層３のノンドープ領域５ａのみが除去され、そこ
で、このポリシリコン層５をマスクとしてＳｉＯ_２膜２
のエッチングを行なうと、第５図に示すように、微細穴
６が形成される。

この微細穴６は、第１層目のポリシリコン層３に形成し
た穴３ａの内側に付着された第２層目のポリシリコン層
５に形成された穴と同じ大きさとなるため、第１層目の
ポリシリコン層３内のボロンが拡散した分だけ上記穴３
ａよりも小さな微細穴６が形成されることになる。従っ
て、ホトエッチングにより最初に第１層目のポリシリコ
ン層３に形成する穴３ａの径を、このプロセスにおいて
用いたリソグラフィ技術の持つ精度すなわちプロセスの
最小寸法に設定して形成しておけば、上記実施例の方法
によってそれよりも更に小さな径の微細穴６を形成する
ことができる。

なお、上記実施例では、半導体基板１上に形成されたＳ
ｉＯ_２に微細穴６を形成しているが、同様な方法によ
り、半導体基板上のＳｉ_３Ｎ_４膜（シリコンナイトライ
ド膜）あるいはＳｉＯ_２膜およびＳｉ_３Ｎ_４膜の複合膜
に対しても微細穴６を形成することができる。

そして、上記実施例の方法を用いて、例えばバイポーラ
集積回路のプロセスにおいて、第６図のように、半導体
基板上に形成されたベース用Ｐ型拡散層７上のＳｉＯ_２
膜２ａおよびＳｉ_３Ｎ_４膜２ｂのような絶縁膜に微細穴
６を形成し、この微細穴６からひ素のようなＮ型不純物
の拡散を行なわせることによって、従来に比べて非常に
小さな、例えば１μｍ以下のエミッタ用Ｎ^＋拡散層８を
形成することができる。上記の場合、ポリシリコン層を
マスクとして絶縁膜を除去して微細穴６を形成すると
き、Ｓｉ_３Ｎ_４膜２ｂのみ除去してＳｉＯ_２膜２ａを残
し、Ｓｉ_３Ｎ_４膜２ｂの微細穴６からひ素を打込んで拡
散させ、エミッタ領域を形成するようにしてもよい。

第６図には、このようなエミッタ領域の拡散を行なった
後、ベース領域７およびコレクタ用Ｎ^＋拡散層９等のコ
ンタクトホールを形成してから、基板表面にアルミニウ
ムを蒸着させてからホトエッチングにより、電極１０ａ
〜１０ｃおよび配線を形成した後、その上にパシベーシ
ョン膜１１をＣＶＤ法等により形成した状態が示されて
いる。

なお、上記のごとく、本発明をエミッタ用Ｎ^＋拡散層８
の形成に利用する場合には、絶縁膜（ＳｉＯ_２膜２ａお
よびＳｉ_３Ｎ_４膜２ｂ）に微細穴６を開ける前に、ポリ
シリコン層を酸化させておくことによってポリシリコン
層とその上に形成されるアミノ電極１０ａ〜１０ｃおよ
び配線との短絡を防止することができる。第６図中、符
号１２で示されるのは、このようにしてポリシリコン層
を酸化させることによって形成されたＳｉＯ_２膜を示
す。

上記エミッタ用Ｎ^＋拡散層８を形成するための微細穴６
を加工する前のＰ型ペース領域７を形成するまでのプロ
セスは、従来のバイポーラ集積回路のプロセスと全く同
じである。すなわち、特に制限されないが、この場合、
Ｐ型シリコンからなる半導体基板１上に、酸化膜を形成
してからこの酸化膜の適当な位置に埋込み拡散用パター
ンの穴をあけ、この酸化膜をマスクとしてひ素もしくは
アンチモン等のＮ型不純物を熱拡散して部分的にＮ^＋埋
込層１２を形成する。そして、酸化膜を除去してからチ
ャンネルストッパ用のＰ^＋型拡散層１３を形成し、その
上に気相成長法によりＮ⁻型エピタキシャル層１４を成
長させ、表面に酸化膜（ＳｉＯ_２）と窒化膜（Ｓｉ_３Ｎ
_４）を形成する。その後、ホトエッチングにより酸化膜
と窒化膜を部分的に除去してこれをマスクとしてその部
分に分離用の比較的厚い酸化膜１５を形成した後、窒化
膜を取り除く。それから、窒化膜等でマスクしてコレク
タ領域の引上げ口となる部分にリン等のＮ型不純物の選
択熱拡散処理を行なってコレクタ用Ｎ^＋拡散層９を形成
し、また、Ｎ⁻型エピタキシャル層１４上には同じく選
択熱拡散処理によりＰ型ベース領域７を形成することに
より、上記実施例によるエミッタ領域形成の準備がなさ
れる。

次に、第７図は本発明に係る微細穴の加工方法をダイナ
ミック形のＭＯＳＲＡＭ（ランダム・アクセス・メモ
リ）のプロセスに適用して、隣接するメモリセルを構成
する一対のＭＯＳＦＥＴの共通ドレイン領域（拡散層）
を形成することによって、素子の間隔を小さくできるよ
うにして集積度を向上させるようにした実施例を示す。

図において、２１ａ，２１ｂはＰ型半導体基板１の主面
に形成されたソース領域としてのＮ^＋拡散層、２２は基
板１上に形成された分離用の比較的厚いフイールド酸化
膜、２３は上記Ｎ^＋拡散層２１ａ，２１ｂ上にかけて形
成された薄いゲート酸化膜である。このゲート酸化膜２
３のＮ^＋拡散層２１ａと２１ｂの中間位置に前記実施例
（第１図〜第５図）で説明した方法と同一の方法によっ
て微細穴６が形成され、この微細穴６からＮ型不純物を
基板表面に打込んで拡散させることによって、寸法の小
さな共通ドレイン領域としてのＮ^＋拡散層２４が形成さ
れている。

そして、このＮ^＋拡散層２４にはビット線を構成するア
ミノ配線層２５が接続されている。なお、共通ドレイン
領域（２４）と上記ソース領域（２１ａ，２１ｂ）との
間の基板表面上に酸化膜２３を介して形成されているの
が、上記微細穴６の加工に用いられたポリシリコン層２
６で、このポリシリコン層２６はメモリセルを構成する
ＭＯＳＦＥＴのゲート電極となるようにされているとと
もに、ポリシリコン層２６の表面は酸化されて絶縁膜２
７が形成されている。

また、上記フイールド酸化膜２２上からゲート酸化膜２
３上にかけては、それぞれメモリセルを構成する情報蓄
積用のキャパシタＣ（破線で示す）の電極となる一層目
のポリシリコン層２８が共通ドレイン形成前に予め形成
されている。そして、この一層目のポリシリコン層２８
の上にはその表面を酸化させることによって酸化膜２９
が形成され、更にその上にはＰＳＧ膜（リン・ケイ酸ガ
ラス膜）等からなる層間絶縁膜３０がＣＶＤ法等によっ
て形成され、その上に上記アルミニウム配線層２５が蒸
着されている。

この実施例によれば、プロセスの最小寸法よりも小さな
微細穴６からの不純物拡散によって、共通ドレイン領域
（２４）が形成されるため、隣接するメモリセルを構成
するＭＯＳＦＥＴの間隔を１μｍ以下にすることがで
き、これによってダイナミックＲＡＭのメモリアレイを
高密度に配設することが可能となる。

なお、上記実施例においては、ボロンがドープされたポ
リシリコン層に既存のリソグラフィ技術で穴を開けてか
らノンドープポリシリコン層を形成してボロンを拡散さ
せることで、プロセスの最小寸法よりも小さなノンドー
プ領域を形成して選択性エッチングより微細穴を開ける
ようにしている。このような現象を利用してもっと簡単
に微細穴を開ける方法として、例えば第８図に示すよう
に、ノンドープポリシリコン層３′を絶縁膜２上に形成
して、微細穴を設ける個所にホトレジストの島４′を残
すようにしてから、ボロンを上記ポリシリコン層３′に
打込んで熱拡散させることによって、ホトレジスト４′
の下にプロセスの最小寸法よりも小さなノンドープ領域
３ａ′を形成して選択性エッチングにより微細穴を開け
る方法も考えられる。

このような加工方法は、前記実施例よりも簡単ではある
が、ホトレジストの島４′を残すようにした場合には、
第９図に示すようにホトレジスト４に穴を開けるように
した場合に比べて、マスクＭの端部での光の回折によ
り、ホトレジストの断面形状がゆるやかになってしま
い、再現性が悪くなって出来上がった微細穴の寸法のバ
ラツキが大きくなり精度上問題があるとともに、形成さ
れたホトレジストの島４′は幅が狭いためポリシリコン
層との接着性が悪く、すぐに剥れてしまって歩留まりも
低下するという不都合がある。

これに対し、前記実施例の加工方法によれば、形成され
る微細穴の再現性が良くバラツキが少なくなり、寸法精
度も非常に高くなるとともに歩留まりもよくなるという
利点がある。

［効果］ 加工すべき絶縁膜上にボロンが注入されたポリシリコン
層を形成して、通常のリソグラフィ技術で穴開けをして
から、ボロンを含まない第２のポリシリコン層を形成
し、熱処理によってボロンを第２ポリシリコン層に向か
って拡散させた後、選択性のエッチング液によりエッチ
ングを行ない、それから上記ポリシリコン層をマスクと
してエッチングを行なうようにしたので、最初に第１の
ポリシリコン層に形成した穴の内側にその穴の径よりも
小さなノンドープ領域が残り、このノンドーブ領域のみ
が特定のエッチング液で除去されるという作用で、プロ
セスの最小寸法より小さく精度の高い微細穴を絶縁膜に
開けることができるという効果がある。

さらに、上記微細穴より拡散を行なってエミッタ領域や
ソース，ドレイン領域のような活性領域を形成するよう
にしたので、プロセスの最小寸法よりも小さな半導体素
子をバラツキなく高精度に形成することができるという
作用により、半導体集積回路の集積度および性能が向上
されるという効果がある。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものでなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。

例えば、上記実施例では、ボロンを含まないポリシリコ
ンはこれを含むポリシリコンよりも、特定のエッチング
液によってエッチングされ易い、という現象を利用して
微細穴を開けるようにしているが、ボロンの代わりにリ
ン等他の不純物やポリシリコン以外の半導体材料を用い
たり、ヒドラジン以外の例えばＫＯＨのようなエッチン
グ液もしくはドライエッチングにより選択性のエッチン
グを行なってもよい。

［利用分野］ 以上の説明では本発明を半導体集積回路装置のプロセス
において絶縁膜に微細穴を加工する場合に適用したもの
について説明したが、この発明は絶縁膜以外に微細穴を
加工する場合や、半導体集積回路以外の微細穴の加工技
術に利用できるものである。

【図面の簡単な説明】

第１図〜第５図は、本発明に係る微細穴の加工方法の一
実施例を工程順に示した断面図、 第６図は、上記実施例を適用してバイポーラトランジス
タのエミッタ領域を形成する場合の一実施例を示す断面
図、 第７図は、同じく上記実施例を適用してダイナミックＲ
ＡＭのメモリセルの共通ドレイン領域を形成する場合の
一実施例を示す断面図、 第８図は、微細穴の形成部にホトレジストの島を残すよ
うにした加工方法を示す断面図、 第９図は、微細穴の形成部にホトレジストの島を残す場
合とその部分のみレジストを除去する場合の違いを示す
作用説明図である。 １……半導体基板、２……絶縁膜、３……第１ポリシリ
コン層、４……ホトレジスト、５……第２ポリシリコン
層、５ａ……ノンドープ領域、６……微細穴。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 安斎 昭夫 東京都小平市上水本町1450番地 株式会社 日立製作所デバイス開発センタ内 (72)発明者 酒井 徹志 神奈川県厚木市小野1831番地 日本電信電 話公社厚木電気通信研究所内

Claims (3)

【特許請求の範囲】
1. 【請求項１】ある種の不純物を含む半導体材料からその
   不純物を含まない部分を特定のエッチング方法により除
   去できるという現象を利用して、微細な穴を形成すべき
   物質上に先ず上記不純物を含む第１の半導体層を形成し
   て所定の位置に穴開けをしてから、その上に不純物を含
   まない第２の半導体層を形成した後、熱処理を行なって
   上記第１の半導体層内の不純物を第２の半導体層内に拡
   散させることにより、上記穴の内側にこの穴の径よりも
   小さな不純物を含まない領域を形成し、その後、上記特
   定のエッチング方法によって不純物を含まない領域を除
   去して穴を開けてから上記第１および第２の半導体層を
   マスクとしてその下方の物質の一部を除去して微細な穴
   を形成するようにしたことを特徴とする微細穴の加工方
   法。
2. 【請求項２】半導体基板の表面に形成された絶縁膜に対
   し、上記方法により、半導体素子の活性領域となる拡散
   層を形成するための穴を開けるようにしたことを特徴と
   する特許請求の範囲第１項記載の微細穴の加工方法。
3. 【請求項３】上記不純物としてボロンを、また上記半導
   体材料としてポリシリコンを用いて、適当なエッチング
   液により半導体基板上の絶縁膜に微細な穴を形成するよ
   うにしたことを特徴とする特許請求の範囲第１項もしく
   は第２項記載の微細穴の加工方法。