JPH02177549A - マスタスライス方式の半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、基本素子として抵抗素子を含んでいるマスタ
スライス方式の半導体集積回路装置に関するものである
。

〔発明の概要〕

本発明は、上記な様なマスタスライス方式の半導体集積
回路装置において、抵抗素子に対する２個のコンタクト
間の距離によって抵抗素子の抵抗値を決めることによっ
て、基準抵抗値よりも小さな抵抗値を任意の値でしかも
少ないばらつきで得ることができ、高い集積度も得るこ
とができ、配線の自由度も太き（することができる様に
したものである。

〔従来の技術〕

多品種少量生産の半導体集積回路装置を低コスト且つ短
期間で製造し得る様に、マスタスライス方式が提案され
ている（例えば、特公昭６３−４３８９０号公報）。

ところで従来のマスタスライスでは、基本素子として抵
抗素子が含まれている場合、この抵抗素子に対する配線
のコンタクト位置は固定されていた。このため、抵抗素
子の抵抗値も、８にΩ、ｌＯｋΩ、１２にΩ等の所定の
基準抵抗値Ｒに固定されていた。

従って、基準抵抗値Ｒよりも小さな抵抗値を得る場合は
、第６図に示す様に、配線時に複数の抵抗素子を直並列
の組合せに接続していた。

〔発明が解決しようとする課題〕

ところが上述の様な従来のマスタスライス方式の半導体
集積回路装置では、基準抵抗値Ｒよりも小さな抵抗値を
得る場合、複数の抵抗素子を直並列の組合せに接続して
いるので、離散的な抵抗値しか得ることができず、連続
的な任意の抵抗値は得ることができない。

また、複数の抵抗素子を組合せているので、この様にし
て得た抵抗値には、ばらつきがある。

また、得ようとする抵抗値が半端である程、必要な抵抗
素子の数が多（なり、配線パターンも複雑になる。従っ
て、必要な面積も大きくなり、高い集積度を得ることが
できない。

また、抵抗素子に対する配線のコンタクト位置が固定さ
れているので、配線パターンも自と制約を受け、配線の
自由度が小さい。

（課題を解決するための手段〕 本発明によるマスタスライス方式の半導体集積回路装置
では、抵抗素子１２．１８に対する２個のコンタクト１
４ａ、１４ｂ間の距ｌａ、ｂによって抵抗素子１２．１
８の抵抗値が決められている。

〔作用〕

本発明によるマスタスライス方式の半導体集積回路装置
では、抵抗素子１２．１８に対する２個のコンタクト１
４ａ、１４ｂ間の距［ａＳｂによって抵抗素子１２．１
８の抵抗値が決められているので、１つの抵抗素子１２
．１８に対してこの抵抗素子１２．１８の全長ａよりも
短い距１ｂで２個のコンタクト１４ａ、１４ｂを形成す
ることによりて、１つの抵抗素子１２．１８の全長ａに
対応する基準抵抗値Ｒよりも小さな抵抗値（ｂ／ａ）Ｒ
を１つの抵抗素子１２．１８で得ることができる。従っ
て、複数の抵抗素子１２．１８を直並列の組合せに接続
する場合に比べて、基準抵抗値Ｒよりも小さな抵抗値（
ｂ／ａ）Ｒを得るために必要な面積が小さい。

また、抵抗素子１２．１８に対する２個のコンタクト１
４ａ、１４ｂ間の距離ａＳｂによって抵抗素子１２．１
８の抵抗値が決められいるので、抵抗素子１２．１８の
抵抗値はコンタクト１４ａ。

１４ｂの位置には関係せず、抵抗素子１２、ＩＢのコン
タクト１４ａ、１４ｂの位置よりも抵抗素子１２．１８
上の配線パターン１６を優先させることができる。

〔実施例〕

以下、本発明の第１〜第４実施例を、第１図〜第５図を
参照しながら説明する。

第１図が、第１実施例を示している。この第１実施例の
半導体集積回路装置を製造するためのマスタスライスは
、トランジスタ（図示せず）等の他に抵抗素子をも基本
素子として含んでいる。

この抵抗素子は、層間絶縁１１５１１１上に多結晶Ｓ１
層１２が形成され、この多結晶５ｉＪｉｊｌＺ上に更に
眉間絶縁膜１３が形成された状態まで製作されている。

この様なマスタスライスから所望の半導体集積回路装置
を製造するには、眉間絶縁膜１３に２個のコンタクト１
４ａ、１４ｂを形成し、これらのコンタクト１４ａ、１
４ｂを介して多結晶５ｉＮ１２に接続する様に、＾２配
線１５ａ、１５ｂをバターニングする。

このとき、基準抵抗値Ｒを有する抵抗素子を製作するに
は、第１Ａ図に示す様に多結晶Ｓ　ｉ　Ｊｉ　１２の略
全長に対応する距離ａだけ離間する様にコンタクト１４
１，１４ｂを形成し、基準抵抗値Ｒよりも小さな抵抗値
（ｂ／ａ）Ｒを有する抵抗素子を製作するには、第１Ｂ
図に示す様にａよりも短い距Ｂｂだけ離間する様にコン
タクト１４ａ。

１４ｂを形成する。

つまり、これらの抵抗素子の抵抗値はコンタク）１４ａ
、１４ｂ間の距離ａＳｂによって決まるが、２個のコン
タクト１４ａＳ　１４ｂは同時に形成される。従って、
コンタクト１４ａ、１４ｂが所期の位置から少々ずれて
も、コンタクト１４ａ、１４ｂ間の距Ｍａ％　ｂは変動
しないので、抵抗値が所望の値からずれることもない。

また、この様に抵抗素子の抵抗値がコンタクト１４ａ、
１４ｂの位置によらないので、第２図に示す様に、抵抗
素子上に他のへｌ配線１６を形成する場合にＡｌ配線１
６のパターンを優先させ＾ｉ配線１６を避けてコンタク
ト１４ａ、１４ｂを形成することができる。

なお、上述の様にコンタクト１４ａ、１４ｂは多結晶３
１層１２の何れの位置にも形成される可能性があるので
、何れの位置でも多結晶Ｓ　ｉ　Ｗｉ　Ｉ２とＡｌ配線
１５ａ％１５ｂとのオーミック接続が可能な様に、多結
晶Ｓｉ［１２の全体が低抵抗になっている。

また、素子敷き詰め型のマスタスライスでは従来でも配
線工程をコンタクト１４ａ、１４ｂの形成から始めてい
たので、この第１実施例の様に基準抵抗値Ｒを得るため
の距Ｍａ７とは異なる距離すにコンタクト１４ａ、１４
ｂを形成する様にしても、工程が増加することはない。

第３図は、第２実施例を示している。この第２実施例は
、Ｎ型のエピタキシャル層１７中にＰ０領域１８を形成
し、このｐａｉｌ域１８を多結晶Ｓｉ層１２の代りに用
いていることを除いて、上述の第１実施例と実質的に同
様の構成を有している。

この様な第２実施例でも、第１実施例と同様の作用効果
を得ることができる。

第４図は、第３実施例を示している。この第３実施例は
、多結晶５ｉｉｉ１２が直線状ではなく屈曲しつつ延び
ていることを除いて、上述の第１実施例と実質的に同様
の構成を有している。

この様な第３実施例では、第１実施例に比べて抵抗素子
がコンパクトであると共に、各屈曲点で２にΩ、４にΩ
−・−・−・・・等の抵抗値を容易に知ることができる
。

第５図は、第４実施例を示している。この第４実施例は
、多結晶Ｓｉ層１２が角形の渦巻状を成していることを
除いて、上述の第１実施例と実質的に同様の構成を有し
ている。

この様な第４実施例では、第３実施例に比べても抵抗素
子が更にコンパクトでる。

〔発明の効果〕

本発明によるマスタスライス方式の半導体集積回路装置
では、１つの抵抗素子に対してこの抵抗素子の全長より
も短い距離で２個のコンタクトを形成することによって
基準抵抗値よりも小さな抵抗値を得ることができるので
、コンタクト間の距離を選定することによって、基準抵
抗値よりも小さな抵抗値を任意の値で得ることができる
。

また、１つの抵抗素子に対してこの抵抗素子の全長より
も短い距離で２個のコンタクトを形成することによって
基準抵抗値よりも小さな抵抗値を得ることができるので
、複数の抵抗素子を直並列の組合せに接続する場合に比
べて、基準抵抗値よりも小さな抵抗値のばらつきが少な
い。

また、基準抵抗値よりも小さな抵抗値を得るために必要
な面積が小さいので、高い集積度を得ることができる。

また、抵抗素子のコンタクト間位置よりも抵抗素子上の
配線パターンを優先させることができるので、配線の自
由度が大きい。

【図面の簡単な説明】

第１図は本発明の第１実施例の側断面図、第２図は第１
実施例における配線パターンを示す平面図、第３図は第
２実施例の側断面図、第４図及び第５図は夫々第３及び
第４実施例の平面図である。 第６図は本発明の一従来例における抵抗素子の使用方法
を示す回路図である。 なお図面に用いた符号において、 １２　　　・・・−・・・・・・・・−・・・・−・・
・・多結晶５ｉｌ１１４ａＳ１４ｂ　・・・・・・・−
・−・コンタクト１８・・−・・・・・・・・・・・・
・・・・・・・・・・・・・・−・・・Ｐ゛領域ある。

Claims (1)

【特許請求の範囲】
1. 基本素子として抵抗素子を含んでいるマスタスライス方
   式の半導体集積回路装置において、前記抵抗素子に対す
   る２個のコンタクト間の距離によって前記抵抗素子の抵
   抗値が決められていることを特徴とするマスタスライス
   方式の半導体集積回路装置。