JPS63302549A

JPS63302549A - 汎用半導体素子

Info

Publication number: JPS63302549A
Application number: JP4327088A
Authority: JP
Inventors: ラリー・ブルース・ウィートン
Original assignee: FUERANTEI INTAADESIGN Inc
Current assignee: FUERANTEI INTAADESIGN Inc
Priority date: 1987-02-25
Filing date: 1988-02-25
Publication date: 1988-12-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］〈産業上の利用分野〉本発明はＮ　Ｐ　Ｎ　１−ランジスタ、ＰＮＰトランジ
スタ、ダイオード、或いは抵抗素子として構成（ｃｏｎ
ｆｉｇｕｒｅ）可能な汎用半導体素子及びこのような素
子を用いて形成される集積回路に関する。

〈従来の技術〉半導体製品は、一般に、一般的用途に既成布として販売
者若しくは製造者により提供される標準的な製品と、特
定の用途或いは特定のユーザのために特別に設計され、
そのようなユーザにのみ提供されるカスタム製品とがあ
る。しかしながら、大量生産される標準的なシリコン基
層を用いるが、ユーザの特定の必要に応じて構成（ｃｏ
ｎｆｉｇｕｒｅ　）可能であって、大量生産の利点を、
既成品よりも夕景生産されるカスタム製品に対して拡げ
るような中間的な製品が開発されてきた。この種の製品
の例としてはゲートアレイがある。ゲートアレイは、大
量生産による経済性を可能にするように大量生産される
ベースアレイ上に特定のユーザの必要を満たすような固
有の金属皮膜を形成し、特定の用途に適するユニークな
回路を提供するように製造されるものである。ゲーアレ
イは、特定の用途に適合された集積口２！　（Ａ　Ｓ　
Ｉ　Ｃ、ａｏｐｌ　１ｃａｔｉ。

ｎ　５ｐｅｃｉｆｉｃ　ｉｎｔｅｇｒａｔｅｄ　ｃｉｒ
ｃｕｉｔ　）の−例である。

一般に、ＡＳＩＣは、標準的なベースアレイ状に形成さ
れた金属皮膜パターンを変更することにより特定のユー
ザの必要にあった論理回路として利用される。

ＡＳＩＣ技術はデジタル論理回路に於ては常識的となっ
たが、リニア回路は、もともと一般に特定の用途に合わ
せてカスタム設計されるものであるため、この原理をリ
ニア回路に適用することが困難であった。従って、多数
種のリニア回路が標準的製品として製造されているが、
これらの回路は、依然として設計時に考慮された特定の
用途に限定される。従って、大量生産の利点が得られる
ように標準的な製品として大量生産可能であってしかも
特定の用途に合わせて製造後に適合させることのできる
ようなリニア回路に対する需要が存在した。

〈課題を解決するための手段〉本発明によれば、ＮＰＮトランジスタ、ＰＮＰトランジ
スタ、ダイオード或いは抵抗素子として設計されるリニ
ア回路の特定の必要に応じて構成（ｃｏｎｆ　ｉｇｕｒ
ｅ）可能なリニア集積回路に用いるのに適するセル（半
導体素子）が提供される。通常シリコンからなる半導体
基層上に、このようなセルを複数形成し、所望の特性を
備えたリニア回路とするように基層上に金属皮膜が被着
される。このようにして、本発明によれば、大量生産の
利点及び特定の用途のために設計されたリニア回路を構
成し得るようなＡＳＩＣ製品の利点の両者を同時に達成
することができる。

本発明によれば、Ｐ型コレクタに対応する成る導電形式
を有する領域と、Ｎ型ベースに対応する領域と、Ｐ型エ
ミッタに対応する第３の領域とを有するセルが提供され
る。これらの３つの領域にそれぞれ電気的コンタクトを
形成することによりこれらをＰＮＰバイポーラトランジ
スタとして利用することができる。このセルの別の領域
は、それぞれＰ型ベース及びＮ型エミッタとして機能す
る。ＰＮＰトランジスタのＮ型ベース領域はＮＰＮトラ
ンジスタに於けるＮ型コレクタ領域として機能すること
ができ、ＮＰＮトランジスタに於ては、別の領域がそれ
ぞれＰ型ベース及びＮ型エミッタとして機能する。

ＮＰＮバイポーラトランジスタに於けるＰ型コレクタは
、所望に応じて二重コレクタ構造として機能することも
できる。しかしながら、二重コレクタ構造は、一方のコ
レクタコンタクト及び他方のコレクタコンタクトをそれ
ぞれ両端のコンタクトとする拡散抵抗体を構成するため
にも利用することができる。

上記した種々の領域は成る実施例に於てはＰ型半導体基
層上にエピタキシャル成長させたＮ型ポケット内に形成
される。半導体基層上に本発明に基づくセルを複数形成
し、設計者がこれらのセルを適宜接続することにより特
定の仕様を満足するユニークなリニア回路を形成するこ
とができる。

本発明に基づくセルは、所望のＡＳＬ　Ｉ　Ｃ（ａｐｐ
ｌｉｃａｔｉｏｎ　５ｐｅｃｉｆｉｃ　１ｉｎｅａｒ　
ｃｉｒｃｕｉｔ　：特定用途型リニア回路）を形成する
ように選択的に相互接続することができる。

本発明に基づく別の実施例に於ては、ＰＮＰトランジス
タの２つの要素がＮＰＮトランジスタと共通とれている
ことにより、より効率的な構成が可能となる。

〈実施例〉以下、本発明の好適実施例を添付の図面について詳しく
説明する。

第１ａ図は公知技術に基づ＜ＮＰＮトランジスタ１０の
配置を示す平面図である。Ｎ型のポケット１５（以下、
Ｎエピタキシャルポケット若しくはＮエピポケットと省
略する）が、通常シリコンからなるＰ型半導体基層上に
、Ｎ型導電形式を有するＮエピタキシャル層を公知の要
領で形成することにより得られる。Ｎ十領域１４ａ、１
４ｂは、境界１６ａ、１６ｂにより郭定された領域にＮ
型の不純物を添加することによりＮポケット１５内にそ
れぞれ形成されたものである。Ｎ十領域１４ａ、１４ｂ
は、ＮＰＮトランジスタの埋設コレクタ（その水平方向
の範囲が破線１８により示されている）のコンタクトと
して機能する。Ｎポケット１５内にはＮ型コレクタ領域
１７が形成されており、その上面に形成された図示され
ない絶縁層を貫通するように形成されたコンタクトウィ
ンドウ即ち連絡線１５ａ、１５ｂ、１５ｃ、１５ｄに接
触している。コレクタ領域１７はＰ型ベース領域１２の
下側に位置しており、このベース領域１２に対する接触
がコンタクトウィンドウ即ち連絡線１２ａにより達成さ
れている。ベース領域１２は、硼素等のＰ型不純物を拡
散若しくはイオン注入によりＮ型領域１７内に注入する
ことにより形成される。境界１２ｂはＰ型ベース領域１
２の範囲を郭成する。Ｐ壁領域１２内には、Ｎ土壁導電
形式を有するエミッタ領域１３が形成されており、この
エミッタに対する接触は、アルミニウム等の所定の金属
からなる連絡線１３ａを介して行われる。

第１ｂ図は、Ｎエピポケット２５内に形成されたＰＮＰ
トランジスタ２０を示している。Ｎ工とポケット２５は
、Ｎ型領域２１の部分２１ｂにより互いに隔絶されたＰ
型領域２３ａ、２３ｂを有しており、これらのＰ型領域
の範囲が境界２３ｃ、２３ｄとして図示されている。Ｎ
型領域２１は、Ｎ十埋設層と呼ばれるＮエピポケット２
１の一部をなしている。Ｎ＋埋設層２１の範囲が、境界
２１ｅにより郭成されている。Ｎ＋埋設層２１は、公知
の要領でＰ型基層とＮエピタキシャル層との交差部分に
形成され、第１ｂ図に示された構造に於ける導電層とし
て機能する。埋設層２１は、埋設層２１の上側に向けて
延在する領域２１ａに対して連絡線２１ｃ、２１ｄを介
して電気的に接続されている。連絡線２４ａ、２４ｂは
コレクタ領域２３ａ、２３ｂに対する電気的接触を可能
にする。Ｎ型ベース領域２１ｂの一部にはエミッタ領域
２２が形成されている。エミッタ領域２２は水平方向の
境界２２ｂを有している。エミッタ２２に対する電気的
接触はコンタクトウィンドウ２２ａを介して行われる。

コレクタ領域２３ａ、２３ｂ、エミッタ領域２２、ベー
ス領域２１に対する電気的接触は公知の要領で半導体材
料の上面に形成された絶縁層に設けられた連絡線（即ち
開口若しくはコンタクトウィンドウ）を介して行われ、
以下に於てこれらの電気的接触に関する詳しい説明を省
略する。同様に、絶縁材料も図示されていないが、その
構造は当業者にとっては周知の事項である。図示を単純
化するために、添附の図面に於ける平面図に於ては絶縁
層が図示省略されている。

本発明に基づく半導体素子の構造の一例が第１Ｃ図に示
されている。この構造によれば、同一ポケット内にＮＰ
Ｎ若しくはＰＮＰトランジスタ、ダイオード、抵抗体等
を構成することができる。

第１ｃ図に示されているように、ＰＮＰトランジスタは
コレクタ領域３４ａ、３４ｂを有し、一般に二酸化シリ
コンからなる上側絶縁層を介して公知の要領で形成され
た連絡線３５ａ、３５ｂにより、これらのコレクタ領域
に対する電気的接触が達成される。領域３４ａ、３４ｂ
は、同じくＰを材料からなる領域３４ｃにより互いに接
続されている。これら３つのＰタイプ領域３４ａ、３４
ｂ、３４ｃはすべてイオン注入若しくは拡散により下側
のＮエピポケット３１内に形成されたものである。Ｎ型
ベース領域３７はＮポケット３１の一部をなしており、
その内部にＰ型エミッタ３６が形成され、その水平方向
の範囲が境界３６ｂとして図示されている。エミッタ３
６に対する電気的接触は、この構造の表面に形成され赴
絶縁層を貫通するように形成された一部にアルミニウム
等の導電性材料からなる連絡線３６ａにより達成される
。

ベース領域３７に対する電気的接触は、イオン注入若し
くは拡散により形成されたＮ＋領域３１ａを介して行わ
れる。この領域３１ａの水平方向の範囲が境界３１ｄと
して図示されている。電気的接触を行うためのコンタク
トが、コンタクトウィンドウ３１ｂ、３１ｃ内に設けら
れたアルミニウム等の導電性材料により形成されている
。ＰＮＰ水平トランジスタは、コレクタ領域３４ａ、３
４ｂ、３４ｃ、ベース領域３７及びエミッタ領域３６を
有する。ＮＰＮ垂直トランジスタは、Ｎ十領域３１ａの
右側に形成されたＮ型領域３７の延長としてのＮ型領域
３８を有するように形成される。

Ｎ＋材料３１ａは、Ｎ型材料３８に対する低抵抗の接触
を可能にする。Ｐ型ベース領域３２は、Ｎ型材料３８に
於ける拡散若しくはイオン注入により形成される。Ｐ壁
領域３２の水平方向の範囲が境界３２ｂにより示されて
おり、Ｐ壁領域３２に対する電気的接触はアルミニウム
等の導電性材料からなるコンタクトウィンドウ３２ａを
介して行われる。Ｐ型ベース領域３２内にはＮ十導電形
式を有するＮ型エミッタ領域３３が形成されている。

エミッタ領域３３の水平方向範囲が境界３３ｂとして図
示されている。Ｎ＋エミッタ領域３３に対する電気的接
触はコンタクトウィンドウ３３ａを介して行われる。コ
ンタクトウィンドウ３２ａ、３３ａは、第１Ｃ図に示さ
れた他のコンタクトウィンドウと同様に、公知の要領で
図示されていない二酸化シリコン等からなる上側の絶縁
層を貫通するように形成される。このように、これらの
コンタクトウィンドウの形成及びこれらのウィンドウ内
への導電性金属材料の配置の詳しい説明は省略する。

ＮＰＮトランジスタを構成したい場合には、の製造過程
に際してコレクタコンタクトウィンドウ３１ｂ、３１ｃ
に金属皮膜が形成され、コンタクトウィンドウ３２ａを
介してＰ型ベース領域３２、コンタクトウィンドウ３３
ａを介してＮ＋エミッタ領域３３にそれぞれ個別に電気
的接触が可能であるようにする。このようにして、垂直
ＮＰＮトランジスタが形成される。ＰＮＰトランジスタ
を構成したい場合には、コンタクトウィンドウ３１ｂ、
３１ｃを介してＮ型ベース領域３７に、コンタクトウィ
ンドウ３３ａ、３５ｂを介してコレクタ領域３４ａ、３
４ｂにそれぞれ電気的接触を行うようにし、更にコンタ
クトウィンドウ３６ａを介して下側のＰ型エミッタ領域
３６に対する電気的接触が行えるようにする。

第１Ｃ図に示された構造の利点は、複数の領域に対する
電気的接触を適宜性うことにより、ＮＰＮ垂直トランジ
スタ或いはＰＮＰ水平トランジスタを構成するようにシ
リコン内に形成された構造をプログラムし得る点にある
。

重要なことは、第１Ｃ図に示された全てのコンタクトウ
ィンドウが１回のマスキング過程により開かれることが
でき、次に、選択された領域を相互に接続することによ
りセル内に所望の素子を形成したり、或いは別のマスク
を用いて回路を構成するために必要となるコンタクトの
みを開くことにより所望の素子を形成することができる
。後者の方法により所望の回路を構成する場合には、相
互接続線が、開かれていないコンタクト領域を横切って
も回路に対して何ら影響を与えない。前者の方法によれ
ば、素子の上面に金属皮膜を形成し、セルをそのままの
状態で保存しておき、これらのセルをプログラムしよう
とする場合に、金属皮膜を選択的にエツチングすること
により所望の相互接続線のパターンを形成すればよい。

後者の方法を用いた場合には、選択的にコンタクトウィ
ンドウを開くためのマスクと、金属被膜により相互接続
線を形成するためのマスクとからなる２つのカスタムマ
スクが必要となる。従って、第１の方法の場合と異なり
、第２の方法のように金属被膜を用いた場合には大量生
産の利点が得られない。その反面、相互接続線を形成す
る第２の方法は、フレキシブルである点に於て優れてい
る。

ここで問題となるのは、連絡線３５ａ、３５ｂを回路の
両端とするような電気的コンタクトを用いることにより
、Ｐ壁領域３４ａ、３４ｂ、３４Ｃを、ＰＮＰ水平トラ
ンジスタのコレクタの一部とする代りに拡散抵抗体とし
て利用し得る点である。

第２図は、本発明の第２の実施例を示す平面図である。

第３ａ図、第３ｂ図は第２図に示された構造の部分断面
図である。

第２図に於て、境界２０１ｃの外側に位置する領域２０
１ａはこの回路に於ける周知のＰ型絶縁体を構成するＰ
型材料を含む。境界２０１ｃ内には、Ｎエピポケット２
１０３と、エピタキシャル層２１０とＰ型基層２０９（
シリコン）との間の境界に形成されたＮ土塊設層２０２
とが形成されている（第３ａ図、第３ｂ図参照）埋設層
２０２の横方向の境界が破線２０２ａにより示されてい
る。Ｎ土塊設層２０２の上側には、Ｐ壁領域２０３が形
成されており、その一部が第２図の平面図に於て部分２
０３ａ、２０３ｂ、２０３ｃとして示されている。領域
２０３ｂは他の２つの領域２０３ａ、２０３ｃに対して
、Ｎ型材料からなる領域２１０ｂ、２１０ｅにより分離
されている。Ｐ型頭域２０３ａ内にはＮ十領域２０４ｂ
が形成されでいる。Ｐ型頭域２０３ｃ内にはＮ十領域２
゜４ｃが形成されている。領域２０４ｂ、２０４ｃへの
電気的接触は、−ｍにアルミニウムからなる金属コンタ
クト２０６ｄ、２０６ｈを用いることによりコンタクト
ウィンドウ２０５ｄ、２０５ｈを介して行われる。

Ｐ壁領域２０３ｂは、一般にアルミニウムからなる金属
被膜２０６ｆによりコンタクトウィンドウ２０５ｆを介
して行われる。

Ｐ壁領域２０３ａへの電気的接触は、図示されているよ
うに、金属被Ｊｌｉ２０６ｃ、２０６ｅ等の導電性材料
によりコンタクトウィンドウ２０５ｃ、２０５ｅを介し
て行われる。Ｐ型頭域２０３ｃへの電気的接触は、アル
ミニウム被ｆｉ２０６　ｇ、２０６ｉ等の導電性金属被
膜によりコンタクトウィンドウ２０５ｇ、２０５　ｉを
介して行われる。

Ｎ十領域２０４ｄ　（２０４ａ）への電気的接触は、導
電性材料２０６ｊ　（２０６ａ＞　、２０６ｋ（２０６
ｂ）によりコンタクトウィンドウ２０５ｊ　　（２０５
ａ）　、２０５ｋ　（２０５ｂ）を介して行われる。

第２図の平面図に示された構造の中央部に於てＡ−Ａ’
線についての断面図が第３ａ図に示されており、第２図
の平面図により示された構造の底部を通過するＢ−Ｂ’
について得られた断面図が第３ｂ図に示されている。Ｐ
型絶縁体２０１が第３ａ図、第３ｂ図に於て断面として
示されている。

第３ａ図の断面図に於て、Ｎエピタキシャル層２１０の
上面に二酸化シリコン層２１１が形成されており、Ｎエ
ピタキシャルＮ２１０はＰ型基層２０９の上に形成され
ている。Ｐ型絶縁体２０１は、Ｎエピアイランド２１０
ａを隣接するＮエピアイランド２１０ｂ、２１０ｃ（そ
の一部のみが図示されている）から分離する。Ｎ土塊設
層２０２が、Ｐ基層２０９とＮ工とポケット２１０との
間の境界に形成されているのが図示されている。

図示された構造は、ＮＰＮ垂直トランジスタ、ＰＮＰ水
平トランジスタ等種々の構造を構成するように相互接続
可能である。ＮＰＮ垂直トランジスタは、領域２０４ｂ
、２０３ａ、２０２から構成される（第３ａ図、第３ｂ
図）。領域２０２への電気的接触は、Ｎ十領域り０４ａ
若しくはＮ＋領域２０４ｄを介して行われる。領域２０
４ｂへの電気的接触は相互接続線２０５を介して金属コ
ンタクト２０６ｄにより行われる。第３ａ図、第３ｂ図
に示されたように、領域２０４ａ、２０４ｄは領域２０
２と直接接触してはおらず、一方に於て、領域２０４ａ
、２０４ａ間に位置するＮエピポケットの一部、他方に
於て領域２０２によりそれぞれ互いに分離されている。

領域２０３ａへの電気的接触は、第２図に示されている
ように、金属コンタクト２０６ｃ、２０６ｅを用いて相
互接続線２０５ｃ、２０５ｅを介して、第２図について
前記したようにして行われる。Ｎ型領域２０４ａへの電
気的接触は、上記したように金属コンタクト２０６ａ、
２０６ｂを用いて相互接続線２０５ａ、２０５ｂを介し
て行われる。別の垂直トランジスタを、エミッタ領域２
０４ｃ、ベース領域２０３ｃ及びコレセクタ領域２０２
から構成することができる。

水平ＰＮＰ“トランジスタは、領域２０３ｂ、ｎエピタ
キシャル層２１０及び領域２０３Ｃ若しくは領域２０３
ａから構成される。領域２０３ｂ、２０３ｃ若しくは２
０３ａへの電気的接触は、第２図の平面図について前記
したようにして行われる。Ｎエビ領域２１０ｄ若しくは
２１０ｆへの電気的接触は、埋設層２０２に附随するＮ
＋＋域２０４ａ、２０４ｄを介して行われる。この構造
の上面に形成されたコンタクトのうちの選択されたもの
同士を適宜電気的に接続することにより、この構造を（
例えばＰ壁領域２０３ｂ、Ｎ型領域２１０ｄ、Ｐ型領域
２０３ａ、若しくはＰ壁領域２０３ｂ、Ｎ型領域２１０
ｅ、Ｐ型領域２０３Ｃからなる）ＰＮＰ水平トランジス
タや、（エビ材料２１０内のベース領域２０３ａ、２０
３Ｃに形成されたエミッタ領域２０４ｂまたは２０４Ｃ
及びＮ土塊設層２０２からなる）ＮＰＮ垂直トランジス
タとして構成することができる。Ｎ土塊設Ｎ２Ｏ２への
電気的接触はＮ十領域２０４ａ、２０４ｄを介して行わ
れる。

第３ｂ図は第２図のＢ−Ｂ’線について矢印の方向に見
た断面図である。第３ｂ図は第３ａ図について前記した
のと同一の領域の幾つかを示しているが、第３ｂ図には
Ｐ壁領域２０３ｂ及び接続線２０５ｆの断面及び導電性
コンタクト２０６ｆが図示省略されている。

第２図、第３ａ図及び第３ｂ図に示された構造に於て興
味深いのは、領域２０３ａ若しくは２０３ｃからも部分
的に括れた（ｐｉｎｃｈｅｄ　＞抵抗体が得られる点で
ある。コンタクト２０６ｅ、２０６Ｃを介して領域２０
３ａに電気的に接触することにより、Ｐ型領域２０３ａ
を形成するための拡散若しくはイオン注入材料により括
れた抵抗体が形成される。同様に、コンタクト２０６１
．２０６ｇに接触することにより、これら両コンタクト
間にＰ型材料２０３ｃからなる括れた抵抗体が形成され
る。

第４ａ図は、例えば第１ｃ図に示された本発明に基づく
構造を用いたイオン注入層からなるシリコン制御整流器
（ＳＣＲ）を示している。第４ａ図の平面図に於て示さ
れた構造の各部分が、第１Ｃ図と同様の符号により示さ
れている。しかしながら、第４ａ図は、Ｎ＋型領領域３
１ａ中央部に拡散されたＰ領域４１が付加された点にお
いて第１Ｃ図に示された構造とは異なっている。Ｎ土壁
領域り１ａ内に形成されたＰ型導電領域４１は、２つの
延在するＰ壁領域４１ａ、４１ｂに対して接触しており
、これら領域４１ａ、４１ｂに対しては、連絡線４２ａ
、４２ｂを介して電気的接触が行われる。コンタクト４
２ａ、４２ｂからＰ領域４１に対する接触により領域４
１が抵抗体として機能する。このＰ領域４１は、Ｐ領域
３６及びＰ領域３２が形成された後に形成されたもので
ある。

第４ａ図の素子は、領域Ｐ１、Ｎ１、Ｐ２、Ｎ２を有す
るＳＣＲとして機能し、Ｐ１領域が符号３６により、Ｎ
１領域がＮ＋＋導電領域３１ａとして、Ｐ２領域がＰ型
導電領域３２として、Ｎ２領域がＮ＋＋導電領域３３と
してそれぞれ示されている。これらの各領域への電気的
接触は、第１Ｃ図に示されたコンタクトにより達成され
る。ＳＣＨの動作自体は従来形式のＳＣＲと異なるとこ
ろがない。

第４ｂ図は同一のセルから形成可能な二重コレクタ水平
ＰＮＰトランジスタ、垂直ＮＰトランジスタ若しくは二
重抵抗体構造を示している。第４ｂ図に於て、二重コレ
クタＰＮＰトランジスタは二重コレクタ領域４５．４６
、Ｎ型ベース領域４８及びＰ型エミッタ領域４７を有す
る水平トランジスタを含む。コレクタ領域４５は境界４
５ｃより郭成されている。コレクタ領域４６は境界４６
Ｃにより郭成されている。コレクタ領域４５への電気的
接触は、コンタクトウィンドウ４５ａ、４５ｂを介して
行われ、コレクタ領域４６への電気的接触はコンタクト
ウィンドウ即ち連絡線４６ａ、４６ｂを介して行われる
。Ｎ型ベース領域４８への電気的接触はＮ十領域４３．
４４を介して行われ、Ｎ＋＋域４３への電気的接触はコ
ンタクトウィンドウ４３ａ、４３ｂを介して行われ、Ｎ
十領域４４への電気的接触はコンタクトウィンドウ４４
ａ、４４ｂを介してそれぞれ行われる。ベースへの接触
は、Ｎ型ベース領域４８と接触するように延在する埋設
層２０２（第２図）等の下側の埋設層を介して領域４３
．４４から行われる。或いは、Ｎ型領域４８を、垂直Ｎ
ＰＮトランジスタのコレクタとして機能させることも可
能で、その場合には、ベースがＰ型領域４７に対応し、
エミッタがＮ型領域４９に対応する。Ｐ型ベース領域４
７の境界が符号４７ａにより示されており、Ｎ型エミッ
タ領域４９の一境界が符号４９ａにより示されている。

Ｎ型領域４９（Ｎ型導電形式）への接触はコンタクトウ
ィンドウ４９ｂを介して行われる。

第４ｂ図に示された構造は、二重コレクタ水平ＰＮＰ若
しくは垂直ＮＰＮ素子として機能することに加えて、２
つの拡散抵抗体として構成することも可能で、その場合
には領域４５が拡散抵抗体の１つとして用いられ、この
抵抗体の各端への電気的接触が連絡線４５ａ、４５ｂを
介して行われる。他方の抵抗体は領域４６により構成さ
れ、この抵抗体の両端への電気的接触はコンタクトウィ
ンドウ４６ａ、４６ｂを介して行われる。

第５ａ図はＮＰＮトランジスタを構成するように第２図
に示された構造の結線の状態を示す平面図である。コン
タクトウィンドウ２０５ａ、２０５ｃ及び２０５ｄのみ
と電気的接触を行うことによりコレクタ、ベース及びエ
ミッタ領域に対する接触が達成され、所用の動作を行う
ＮＰＮトランジスタが得られる。

第５ｂ図にはＮＰＮトランジスタが示されており、コレ
クタに対する接触が連絡線２０５ａ、２０５ｊ、２０５
ｋ及び２０５ｂにより行われ、ベースに対する電気的接
触が連絡線２０５ｃ、２０５ｇ、２０５１及び２０５ｅ
を介して行われ、エミッタに対する接触が連絡線２０５
ｄ及び２０５ｈを介して行われる。第５ｂ図に示された
ＮＰＮトランジスタは第５ａ図に示されたＮＰＮトラン
ジスタに対して２倍の面積のエミッタ領域を有する。更
に、１つのコレクタコンタクトの代りに４つのコレクタ
コンタクト及び４つのベースコンタクトを有しているこ
とにより、このトランジスタに於けるコレクタとベース
との間の抵抗を、第５ａ図に示されたトランジスタの場
合に比較して小さくすることができる。

第５Ｃ図に示された構造は第５ｂ図に示されたものと同
様であるが、コンタクトウィンドウ２０５ｄ、２０５ｈ
を介してエミッタ領域２０４ｂ、２０４ｃに対して行わ
れる電気的接触が互いに分離していることにより、双エ
ミッタ式のＮＰＮトランジスタを構成することができる
。双エミッタトランジスタの回路が第５Ｃ図の右側に示
されている。

第５ｄ図は、２つのＮＰＮトランジスタを構成するよう
な第２図に示されたセルの結線を示す。

第１のＮＰＮトランジスタは、コレクタコンタクトウィ
ンドウ２０５ａ、２０５ｂを備えるコレクタと、ベース
コンタクトウィンドウ２０５Ｃ１２０５ｅを備えるベー
スと、エミッタコンタクトウィンドウ２０５ｄを備える
エミッタとを有する。

第２のＮＰＮトランジスタは、コレクタコンタクトウィ
ンドウ２０５ｊ、２０５ｋを有するコレクタと、ベース
コンタク１〜ウインドウ２０５ｇ、２０５ｉを有するベ
ースと、エミッタコンタクトウィンドウ２０５ｈを有す
るエミッタとを有する。

ここでコレクタは、第５ｄ図に示された両ＮＰＮトラン
ジスタについて共通であって、第５ｄ図の右側に示され
た回路図に於けるコレクタコンタクトＣ１とコレクタコ
ンタクトＣ２との間の抵抗が、第５ｄ図に示された構造
に於ける共通のコレクタの両コンタクト間のインピーダ
ンスを表す。実際に、第２図に示されたコンタクトウィ
ンドウ２０５ａを介してコレクタコンタクトＣ１及び第
２図に示されたコンタクトウィンドウ２０５ｊを介して
コレクタコンタクトＣ２にそれぞれ電気的に接触するこ
とにより、第３ａ図及び第３ｂ図に於ける領域２０２に
対応する埋設層を利用して電気的な立体交差を形成する
ことができる。

ここで、Ｎ土塊設層２０２に対する電気的接触に関する
言及を行う必要がある。Ｎ＋領域２０４ａ、２０４ｄは
、第２図に於ては平面図により、第３ａ図、第３ｂ図に
於ては断面図により示されているが、Ｎエピ材料２１０
にするコンタクトを提供するものでなければならない。

Ｎ土塊設層２０２に対する電気的接触は、Ｎ＋領域２０
４ａ、２０４ｄ及び、その底部と隣接するＮ＋埋設層２
０２の部分との間のエピタキシャル材料を介して行われ
る。このエピタキシャル材料はインピーダンスを有して
いるが、このインピーダンスが比較的小さくなるように
埋設層２０２とその上側に設けられたＮ十領域２０４ａ
、２０４ｄとの間の間隔が定められている。Ｎ＋領域２
０４ａ、２０４ｄの深さを限度に達するまで増大させる
と、これらの領域はＮ土塊設層２０２に接触し、例えば
コンタクト２０６ｂ、２０６にとＮ＋埋設層２０２との
間のインピダンスを低減することができる。

実際に、Ｎ十領域２０４ａ、２０４ｄを深くしたい場合
には、性能を確保する観点からＮ＋エミッタ領域２０４
ｂ、２０４Ｃがベースの幅を制御し得るように比較的浅
いのが望ましいことから、別個のマスキング過程が必要
となる。このベース幅とは、ベース−エミッタ及びコレ
クターベース間のベースの幅を指している。更に、領域
２０４ｂ、２０４ｃが過度に深く形成された場合には、
これらが形成されたＰ壁領域２０３ａ、２０３Ｃを貫通
することとなり、何らトランジスタが形成されないこと
となる。

第５ｅ図はＰＮＰトランジスタを構成する簡単な方法を
示している。エミッタコンタクトが、メタルコンタクト
２０６ｆを備えるコンタクトウィンドウ２０５ｆを介し
て領域２０３ｂに接触している。エミッタ領域は、フィ
ールドプレートを用いることによりコレクタ領域の近傍
に至るまで延出している。コレクタ領域２０３ａ、２０
３ｃへの電気的接触はコンタクトウィンドウ２０５ｃ、
２０５ｇを介して行われる。ベース領域２１０ｄ、２１
０ｅへの電気的接触は連絡線２０５ａ、Ｎ＋領域２０４
ａを介して行われる。このようにして得られたＰＮＰト
ランジスタは、コレクタ領域２０３ａ、２０３Ｃ間のＮ
型材料２１０ｄ、２１０ｅにより表されるベース領域を
備える水平トランジスタからなる。第５ｅ図に示された
ＰＮＰ素子は、コレクタに至るただ１つのコンタクトを
有するものであってよい。例えば、コレクタコンタクト
ウィンドウ２０５ｇを用いずに、コレクタコンタクトウ
ィンドウ２０５ｃのみを用いてコレクタに接触するよう
にした場合である。しかしながら、その場合には、（水
平トランジスタが、もともと垂直トランジスタ程性能が
高くないことに加えて）このことにより、性能が更に低
下する。

第５ｆ図は水平ＰＮＰ　トランジスタを示しており、コ
レクタコンタクト及びベースコンタクトがそれぞれ４つ
のコンタクトウィンドウを介して電気的接触を行うにし
ている。即ち、コレクタコンタクトウィンドウ２０５ｃ
、２０５ｇ、２０５１．２０５ｅ及びベースコンタクト
ウィンドウ２０５ａ、２０５ｊ、２０５ｋ、２０５ｂで
ある。前記と同様に、この素子のインピーダンスもこれ
らの追加のコンタクトウィンドウを用いることにより小
さくなる。

第５ｇ図は双コレクタＰＮＰトランジスタを示しており
、コンタクトウィンドウ２０５Ｃ１２０５ｅを介して形
成されたコレクタコンタクトＣ１及びコンタクＩ・ウィ
ンドウ２０５ｇ、及び２０５１を介して形成されたコレ
クタコンタクトＣ２とからなる２つ異なるコレクタ領域
が設けられている。このようにして得られた構造は、２
つのコレクタを有し、この特徴は用途によっては極めて
有用である。

第５ｈ図は第５ｇ図に示された構造の異なる結線方法を
示すもので、ベース領域がベースの立体交差構造を形成
するように結線されている。即ちベースコンタクトＢ１
はコンタクトウィンドウ２０５ａ、２０５ｂ間に延在し
ており、ベースコンタクト領域Ｂ２はコンタクトウィン
ドウ２０５ｊ、２０５に間に延在している。ベースコン
タクトＢ１からベースコンタクトＢ２に向けて信号を伝
送することにより、埋設層２０２が、第５ｈ図の回路図
に於て２つの抵抗体により示された導電路としてベース
コンタクトＢ１とベースコンタクトＢ２との間に位置す
ることとなる。

第５１図は第２図に示された構造により構成されたダイ
オードとしての結線を示している。コレクターベース複
合コンタクトがコンタクトウィンドウ２０５ａ、２０５
Ｃ１２０５ｇ、２０５ｊ、２０５ｋ、２０５１．２０５
ｅ及び２０５ｂにより形成されている。エミッタコンタ
クトはコンタクトウィンドウ２０５ｂ及び２０５ｈによ
り形成されている。このようにして構成された構造の回
路図が第５１図の右側に示されている。

第５ｊ図は、コレクターエミッタ複合コンタクトがコン
タクトウィンドウ２０５ａ、２０５ｂ、２０５ｄ、２０
５ｊ、２０５ｋ及び２０５ｈにより形成された異なるダ
イオードの結線を示す。ベースコンタクトはコンタクト
ウィンドウ２０５Ｃ１２０５ｇ、２０５１及び２０５ｅ
により形成され、ている。この構造が第５ｊ図の右側の
回路図により示されている。

第５に図は２つの拡散抵抗体を示している。抵抗体Ｒ１
は、第１のり−ドＡをコンタクトウィンドウ２０５ｃの
下側の領域に接触させ、第２のリードＢをコンタクトウ
ィンドウ２０５ｅの下側の領域に接触させることにより
形成される。抵抗体Ｒ２は、第１のリードＡをコンタク
トウィンドウ２０５ｇの下側の領域に接触させ、第２の
リードＢをコンタクトウィンドウ２０５１の下側の領域
に接触させることにより形成されている。これら２つの
拡散抵抗体の抵抗値は、導電路の断面積及び長さに依存
し、その値はセルの製造時に制御することができる。こ
の実施例の場合、Ｒ１及びＲ２はそれぞれ約６００Ωの
抵抗値を有する。

第５１図は、第２図に示された構造から、埋設された立
体交差構造を形成するための金属被膜パターンを示す。

埋設された立体交差構造は第３ａ図、第３ｂ図に示され
たＮ土塊設層２０２を有する。Ｎ土塊設層２０２への電
気的接触は、リードＡを用いてコンタクトウィンドウ２
０５ａを介して、リードＢを用いてコンタクトウィンド
ウ２０５ｂを介して、リードＣを用いてコンタクトウィ
ンドウ２０５ｊを介して、そしてリードＤを用いてコン
タクトウィンドウ２０５ｋを介して行われる。埋設層領
域２０２（第３ａ図、第３ｂ図）のインピーダンスは立
体交差構造のインピーダンスにより決定される。第５１
図に示された金属被膜パターンにより構成される構造の
回路は第５１図の右側に示されており、５つの抵抗体を
備えている。抵抗値ｒはＮ＋領域２０４ａに沿う距離の
半分とＮ十領域２０４ｄに沿う距離の半分との和に対応
し、抵抗値ＲはＮ十領域２０４ａ、２０４ｄの概ね中間
点間のエピタキシャル層２１０及びＮ＋埋設層２０２を
経路とする区間のインピーダンスを表す。云うまでもな
く、ＡとＢとを結合し、ＣとＤとを結合した場合にはコ
ンタクトウィンドウＡ、ＢとコンタクトウィンドウＣ，
Ｄとの間のインピーダンスが低減される。

興味深いのは、第５１図、第５ｊ図に示されたダイオー
ド構造が、逆方向にバイアスされた場合に約７ボルトの
降伏電圧を有するツェナーダイオードとして用い得る点
である。これらのダイオードの順方向電圧は約０，７ボ
ルトである。

上記から、セルの各領域に対する接触を行うための金属
被膜のパターンを同時に若しくは選択的に制御すること
によりセルを異なる種々の機能を有する素子として利用
し得ることがら、汎用素子と呼ぶことのできるこのセル
は、その相互接触パターンに応じて極めて多数の応用可
能性を備えている。このセルは、所望に応じて、複数の
機能をセル内の領域により形成することができる点から
も汎用素子と呼ぶことができる。云うまでもなく、成る
構造を成る方法で組合わせた場合には、これらを同時に
使用した場合に問題が生じる場合もある。例えば、ＮＰ
Ｎトランジスタ及びＰＮＰトランジスタを同時に利用し
ようとした場合には、ＳＣＨに類似した構造が形成され
、必ずしも望ましい結果を得ることができない。しかし
ながら、この構造はアナログデバイスの設計者にとって
、極めて大きなフレキシビリティを与えるもので、シリ
コンチップにこのセルを多数形成して於て、極めて多数
種のアナログ回路のいずれをも任意に構成することがで
きる。第２図に示されたような本発明に基づくセルをチ
ップ状に均一なアレイとして形成した場合には、ＣＡＤ
システムを利用しこれらのセルを所望の部品と接続する
ことにより種々のアナログ回路を形成することができる
。

第６ａ図は第２図に示されたセルが多数形成されたシリ
コンダイを示しており、第６ｂ図に於ては、特定の機能
を発揮するようにこれらのセルを種々の要領により相互
接続する様子が示されている。

第６ａ図は第２図の平面図により示された形式のセルか
らなるアレイ２を示している。各セル６０−ＭＮ　（た
だしＭ、Ｎは整数であって、整数Ｍはアレイ中に配置さ
れたセルの行を表し、整数Ｎはアレイ内のセルの列を示
す）は第２図の平面図により示されたものと同一である
。説明を単純化するために、第６ａ図に於ては第２図に
於て用いられたのと同じ符号が用いられていない。しか
しながら、このセルを用いてアナログ回路を構成しよう
とする場合に於ける複数のセルの相互接続を説明する際
には一部共通の用いられている。第６ａ図に示されたよ
うに、このアレイは１６個のセルを有している。しかし
ながら、−ＪＲに１つのシリコンダイは遥かに多数のセ
ルを有しており、Ｍ、Ｎは現在の技術水準に於ては約１
０乃至２０となっている。云うまでもなく、ダイの寸法
やセルを製造する処理技術に応じＭ、Ｎは任意の数であ
ってよい。

第６ｂ図は第６ａ図に示された６個のセルを相互接続す
ることにより有用なアナログ回路を形成するための金属
被膜パターン（太線）を示している。■＋金属コンタク
ト６１はセル６０−１１のエミッタコンタクト２０６ｆ
　（第２図）及びセル６０−２２のＮ＋埋設層コンタク
ト２０６ｊ、２０６ｋに接触している。連絡線２０５ｊ
、２０５ｋを介して行われるセル６０−２２のＮ十領域
への接触により、このセルにより形成される抵抗体Ｒ１
、Ｒ２が、他のセルから分離されるように適切に逆バイ
アスされる。電気的相互接続線６２が二重コレクタトラ
ンジスタＱＩＯＩ（第６ｃ図）のコレクタＢをそのベー
ス及びセル６０−１２に位置するトランジスタＱ１のコ
レクタ（第６ｃ図）に接続している。トランジスタＱ１
のコレクタに対する接触は、セル６０−１１に於て、連
絡線２０５ａ、２０５ｊ、２０５ｋ、２０５ｂを介して
行われる。セル６０−１１のトランジスタＱ１０１のベ
ースに対する接触は連絡線２０５ｊ、２０５ｋを介して
行われ、Ｑ１０１のコレクタＢに対する接触は連絡線２
０５ｇ、２０５１を介して行われる。トランジスタＱ１
０１のうレクタＡは、連絡線２０５ｃ、２０５ｅを介し
てセル６０−１１のコレクタＡに接触する電気的コネク
タ６３により相互接続されている。更に、電気的相互接
続線６３が、リード６４に接触する入力リードＳに接続
されている。

説明を単純化するために、第６ｂ図に於て電気的相互接
続線が太線により示されており、電気相互接続線６３．
６４が立体交差点に於て電気的に接続されている。第６
ｂ図の構造を形成するためにただ１つの金属被膜が用い
られているために、２つの太線が交差していることはこ
れらが電気的に互いに接続されていることを意味する。

電気的相互接続線６３は、トランジスタのコレクタリー
ドとして機能するＮ十領域２０４及び垂直ＮＰＮトラン
ジスタのエミッタとして機能するＮ型領域２０４ｂ、２
０４ｃ　（第２図）に対しても連絡線２０５ａ、２０５
ｂを介して接触している。コレクタとエミッタとが互い
に接続されているなめに、セル６０−２１のＮＰＮトラ
ンジスタは逆方向にバイアスされなツェナーダイオード
として機能する。このダイオードのベースは連絡線２０
５ｃ、２０５ｇ、２０５１及び２０５ｅを介して相互接
続線６５に接触している。相互接続線６５は相互連絡線
２０５ｃ、２０５ｇ、２０５１．２０５ｅ及び２０５ａ
、並びに２０５ｊ、２０５ｋ及び２０５ｂを介してセル
６０−３１の下側領域にも接続されている。これらの連
絡線は第６ｃ図に於てダイオードＤ１を構成するトラン
ジスタのコレクタ及びベースを形成する。セル６０−２
１により形成されたツェナーダイオードは、約７ボルト
の降伏電圧を有するように逆方向にバイアスされている
。セル６０−３１により形成されたダイオードＤ１は、
連絡線２０５ｄ、２０５ｈを介して相互接続！ｉ６６に
接触すると共に、相互接続線６６により電源■−及びセ
ル６０−３２の連絡線２０５ｄ、２０５ｈを介してエミ
ッタ領域２０４ｂ、２０４Ｃにそれぞれ接続されている
。

セル６０−３２のトランジスタのベース及びコレクタ領
域は相互接続線６７により連絡線２０５ａ１．２０５ｃ
、２０５ｇ、２０５ｊ、２０５ｋ、２０５１．２０５ｅ
、２０５ｂを介してセル６０−２２の抵抗体Ｒ２の１つ
のコンタクトに相互接続されている。セル６０−３２の
トランジスタのコレクタ及びベース領域の相互接続によ
りダイオードＤ２を構成している。抵抗体Ｒ２がセル６
〇−２２により構成されている。回路ＶＯからの出力電
圧は、連絡線２０５Ｃを介して領域２０３ａのＰ型材料
に接触する相互接続リード６８により取り出される。こ
の領域２０３ａへの電気的接触により第６Ｃ図の出力電
圧端子に接触する抵抗体Ｒ２の端部を形成する。出力電
圧端子ＶＯは、セル６０−２２のＰ壁領域２０３Ｃに接
触する連絡線２０５１を介して抵抗体Ｒ１の一方の端部
にも電気的に接続されている。抵抗体Ｒ１の他方の端部
は連絡線２０５ｇを介して相互接続線６８に接続されて
いる。相互接続線６８は、連絡線２０５ｄ、２０５ｈを
介してＮ型領域２０４ｂ、２０４Ｃにも接続されている
。これらの連絡線は、セル６０−１２により形成された
ＮＰＮトランジスタ９１のエミッタを有している。

第６Ｃ図に示された回路は、ツェナーダイオードＺＤの
逆方向バイアス降伏電圧が温度変化に対してタイオー゛
ドＤ１とは逆向きの傾向でしかも同じ度合で変化するこ
とにより、成る程度温度補償されている。その結果、こ
の面路に於ては、出力電圧ＶＯが、設計点の近傍に於け
る、成る程度の温度変化に対して補償される。このよう
に、抵抗体Ｒ１、Ｒ２との間のノードの出力電圧ＶＯが
概ね温度に依存しないことから、第６ｃ図に示された回
路を基準電圧回路として利用することができる。ＰＮＰ
トランジスタＱ１０１のエミッタに供給される電圧■＋
が上昇しても、出力電圧■Ｏは、ツェナーダイオードＺ
Ｄ及びタイオードＤ１の動作によりクランプされている
ことにより概ね安定に保持される。

第７ａ図〜第７ｇ図は第１ｃ図のセルを用いて相互接続
のパターンを変更することにより構成可能な種々の素子
の例を示している。

第７ａ図は第１ｃ図のセルのＮ＋領域３１ａに対して連
絡線３１ｂを介してコレクタコンタクトを設け、Ｐ型ベ
ース領域３２及びＮ十領域３３に対してそれぞれ連絡線
３２ａ、３３ａによりベースコンタクト及びエミッタコ
ンタクトを設けることにより形成されたＮＰＮトランジ
スタを示している。

第７ｂ図に示されたＰＮＰトランジスタも同一のセルに
より構成されたもので、Ｎ十領域３１ａ、Ｐ壁領域３４
ａ及びＰ型領域３６に対してそれぞれ連絡線３１ｂ、３
５ａ、３６ａを介してベースコンタクト、コレクタコン
タクト及びエミッタコンタクトを設けている。

第７Ｃ図は第１ｃ図の平面図により示された構造のＰ型
材料３４ａ、３４ｂ、３４ｃに至る端子Ａ、Ｂ間に形成
された抵抗体を示している。ターミナルＡは連絡線３５
ａを介してＰ型材料３４ａに接触し、ターミナルＢは連
絡線３５ｂを介してＰ型材料３４ｂに接触している。Ｐ
壁領域３４ａ、３４ｂ、３４ｃ及び３６間の下側領域に
位置するリードを、連絡線３１ｂを介して、Ｎ型材料３
７及びＮ型エピポケット３１の下側のＮ型材料３１に接
続することにより、Ｎ型半導体材料に対して■十電圧が
加えられている。

第７ｄ図はＮＰＮトランジスタ、ＰＮＰトランジスタ及
び両ターミナル２Ａ、２Ｂ間に形成された抵抗性の立体
交差を有する上記したものよりも複雑な構造を示してい
る。第７ｄ図に示されたように、ＰＮＰトランジスタの
エミッタが、連絡線３６ａを介してＰ°型材料３６に接
触するコンタクトにより形成されている。ＰＮＰトラン
ジスタのベースコンタクトは、連絡線３１ｂ、３１ｃを
介してＮ型材料３１ａ及び下側埋設層に接触する２つの
端子２Ａ、２Ｂにより形成されている。この埋設層は、
第２ａ図に示されたもので、第３ａ図、第３ｂ図の埋設
層２０２に対応するものであるが、第１ｃ図に於ては断
面が示されていない。この下側埋設層はＰ型領域３４ａ
、３４ｂ、３４ｃの下側で延在しており、Ｐ型領域３６
の下側にあってこの領域を包囲するＮ型材料３７に対し
て電気的に接触している。

Ｎ型領域３１ａの上側に於て２つの連絡線３１ｂ、３１
ｃの間に位置するＮ十材料により２つの抵抗体が形成さ
れている。ＮＰＮトランジスタのベース領域がＰ型領域
３２に至る連絡線３２ａを介して接触するコンタクトに
より形成され、ＮＰＮトランジスタのエミッタコンタク
トが領域３３に至る連絡線３３ａにより形成されている
。ＮＰＮトランジスタのコレクタは、共通のＮ型材料３
７．３８．３１ａを介してＰＮＰトランジスタベースに
接続されている。云うまでもなく、第１ｃ図の平面図に
より示されたＮ工とポケット３１内の全ての領域の下側
にはＮ＋埋設層が形成されていることにより、第１ｃ図
の平面図に示された領域の下側の種々の領域に対する接
触抵抗を小さくしている。第１ｃ図に示された破線３９
はこの埋設層の水平方向の範囲を示している。

第７ｅ図は第１ｃ図のセルにより構成されたダイオード
を示している。このダイオードは、トランジスタ構造の
コレクタとベースとを、連絡線３２ａを介して領域３２
に接触し、連絡線３１ｂ、３１ｃを介して領域３１ａに
接触する電気的相互接続線により接続することにより形
成されている。

エミッタ領域は連絡線３３ａを介してポケット３３に接
触している。このようにして得られたダイオードは約０
．７ボルトの順方向電圧を有し、その逆方向バイアス電
圧は約７ボルトである。

第７ｆ図は逆方向にバイアスされたツェナーダイオード
を示している。このトランジスタ構造のコレクタとエミ
ッタとが、連絡線３３ａを介してＮ十領域３３に接触し
がっ連絡線３１ｂ、３１ｃを介してトランジスタのコレ
クタ及びエミッタに対応するＮ十領域３１ａに接触する
相互接続線により互いに接続され、ダイオードの一方の
ターミナルを形成している。ダイオードの他方の端子を
形成するベースは、連絡線３２ａを介してＰ型材料３２
に接続されている。第７ｆ図に示されたダイオードは約
０．７ボルトの順方向バイアス及び約７ボルトの逆方向
バイアス電圧を有するテナーダイオードとして機能する
。

第７ｇ図は本発明に基づく構造により埋設された立体交
差構造を示す。この立体交差構造はＮ＋領域３１ａを用
いることにより形成されている。

一方の端子は連絡線３１ｂを介して領域３１ａに接触し
ており、他方の端子は連絡線３１ｃを介して領域３１ａ
に接触している。

云うまでもなく、第１ｃ図のセルを用いて他の構造を形
成することができ、第７ａ図及び第７ｂ図に示された構
造は単に例として示されたものである。

本発明によれば、２つの異なる形式の立体交差構造が可
能である。第２図に着目すると、立体交差構造が一方の
コンタクトを連絡線２０５ａを介して領域２０４ａに接
続し、他方のコンタクトを連絡線２０５ｂを介して領域
２０４ａに接続することにより領域２０４ａから立体交
差構造が形成される。しかしながら、埋設された立体交
差構造は、半導体素子の表面から別の半導体材料の領域
により分離された領域内を電流が流れることにより実現
する。立体交差構造が、例えば一方に於て連絡線２０５
ｂ、２０５ａにより、他方に於て連絡線２０５ｊ、２０
５ｋを介して接続されるＮ＋埋設層２０２からなる場合
には、この構造がＰ型拡散領域２０３ａ、２０３Ｃの下
側を通過することから、この立体交差構造は埋設立体交
差構造となる。

第１Ｃ図に示されたセルと第２図に示されたセルとの間
には重要な違いがある。第２図に示されたセルはその中
心を通過するＸＹ軸の両者に対して対称である。これに
より、各セルに形成されたパターンを反転することがで
きる。従って、性能を何ら損うことなくアレイの異なる
方向に沿って回路を形成することができるというフレキ
シビリティが得られる。第１Ｃ図に示されたセルはこの
ような対称性を有しておらず、このようなフレキシビリ
ティを備えていない。第２図に示されたセルが対称性を
有していることにより、例えば第６ｂ図に示されたレイ
アウトの種々の鏡像を第６Ｃ図に示されたのと同様の回
路を構成するために用いることができる。これは、■＋
、■−電源電圧がアレイの異なる部分に於て得られる場
合に特に有用である。対称性は種々のユニットを相互接
続する上での便宜が得られる。その反面、第２図に示さ
れたセルは第１ｃ図に示されたセルに対して密度がやや
小さいという難点がある。

以上本発明の種々の実施例を説明したが本発明は上記に
限らず当業者であれば種々の変形・変更を加えることが
できる。例えば、図示されたものとは異なる導電形式を
有する構造を用いて本発明の概念に基づき種々のアナロ
グ回路を形成することができる。

【図面の簡単な説明】

第１ａ図、第１ｂ図及び第１Ｃ図は従来技術に基づ（Ｎ
ＰＮトランジスタを含むセル、同じ〈従来技術に基づく
ＰＮＰトランジスタを含むセル及び本発明に基づく複合
セルをそれぞれ示す平面図である。第２図は本発明に基づく１つのセルの平面図である。第３ａ図及び第３ｂ図は第２図のセルのＡ−Ａ′及びＢ
−Ｂ’断面図である。第４ａ図及び第４ｂ図は本発明の原理に基づくセルの異
なる実施例を示す平面図である。第５ａ図〜第５１図は第２図のセルを用いて種々の構造
を構成するための異なる金属被膜パターンを示す平面図
である。第６ａ図は第２図に示されたセルを複数用いるアレイを
示す。第６ｂ図は第６Ｃ図のアナログ回路を形成するための第
６ａ図のアレイに対する相互接続のパターンを示す平面
図である。第６Ｃ図は第６ｂ図の相互接続線により形成される電圧
基準回路としてのアナログ回路を示す。第７ａ図〜第７ｇ図は本発明に基づくセルにより異なる
構造を構成するべく第１Ｃ図のセルに対して用い得る異
なる金属被膜パターンを示す平面図である。１０・・・ＮＰＮトランジスタ１４・・・Ｎ十領域　　　１５・・・Ｎポケット１６・
・・境界　　　　　１７・・・コレクタ領域１３・・・
エミッタ領域　２０・・・ＰＮＰトランジスタ２１・・
・Ｎ型領域　　　２２・・・エミッタ領域２３・・・Ｐ
壁領域　　　２４・・・連絡線３１・・・Ｎポケット　
　３２・・・Ｐ型頭域３３・・・エミッタ領域　３４・
・・コレクタ領域３５・・・連絡線　　　　３６・・・
エミ・ンタ領域３７・・・ベース領域　　３８・・・Ｎ
型領域２０１・・・境界　　　　２０２・・・埋設層２
０３・・・Ｐ壁領域　　２０４・・・Ｎ型領域２０５．
２０６・・・コンタクトウィンドウ２０９・・・Ｐ型基
層　　２１０・・・Ｎポケット特許出願人　　フエラン
テイ・インターデザイン・インコーホレイテッド

Claims

【特許請求の範囲】

（１）表面を有する第１の導電形式を有する半導体ポケ
ットと、前記半導体ポケット内に横方向に間隔を置いて設けられ
た前記第１の導電形式とは異なる第２の導電形式を有す
る少なくとも２つの領域と、前記第２の導電形式の前記２つの領域の少なくともいず
れか一方内に形成された前記第１の導電形式を有する少
なくとも１つの領域と、前記少なくとも２つの領域、前記ポケット及び前記少な
くとも１つの領域から選ばれたもの同士を選択的に相互
接続することにより所望の半導体構造を形成する手段と
を有することを特徴とする汎用半導体素子。
（２）前記少なくとも２つの領域の全ての下側に亘って
延在する埋設層と、前記埋設層に対する接触手段とを有することを特徴とす
る特許請求の範囲第１項に記載の汎用半導体素子。
（３）前記埋設層に対する接触手段が、前記表面から前
記埋設層に向けて延在する、前記第１の導電形式を有す
るが前記半導体ポケットよりも高い導電率を有する領域
を含むことを特徴とする特許請求の範囲第２項に記載の
汎用半導体素子。
（４）前記第１の導電形式がＮ型であって、前記第２の
導電形式がＰ型であることを特徴とする特許請求の範囲
第１項に記載の汎用半導体素子。
（５）前記第２の導電形式を有する前記少なくとも２つ
の領域のいずれか一方が細長い形状を有することにより
、それ自体抵抗体として機能するべくその２つの異なる
部分に対して接触が可能にされていることを特徴とする
特許請求の範囲第１項に記載の汎用半導体素子。
（６）前記相互接続により形成される構造がＮＰＮトラ
ンジスタを含むことを特徴とする特許請求の範囲第１項
に記載の汎用半導体素子。
（７）前記相互接続により形成される構造がＰＮＰトラ
ンジスタを含むことを特徴とする特許請求の範囲第１項
に記載の汎用半導体素子。
（８）前記相互接続により形成される構造が抵抗対を含
むことを特徴とする特許請求の範囲第１項に記載の汎用
半導体素子。
（９）前記相互接続により形成される構造がダイオード
を含むことを特徴とする特許請求の範囲第１項に記載の
汎用半導体素子。
（１０）前記相互接続により形成される構造が、互いに
絶縁された状態で立体的に交差する領域を含むことを特
徴とする特許請求の範囲第１項に記載の汎用半導体素子
。
（１１）前記立体交差領域が、埋設された立体交差領域
からなることを特徴とする特許請求の範囲第１０項に記
載の汎用半導体素子。
（１２）少なくともＰＮＰトランジスタ、ＮＰＮトラン
ジスタ、抵抗体若しくはダイオードとして構成し得る汎
用半導体素子であって、第１の導電形式を有する半導体材料と、前記半導体材料中に形成された前記第１の導電形式とは
異なる第２の導電形式を有する第１の領域と、前記第１の領域内に形成された前記第１の導電形式を有
する第２の領域と、前記第２の領域内に形成された前記第２の導電形式を有
する第３の領域と、前記第２の領域に対して横方向に間隔をおいて前記第１
の領域内に形成された前記第１の導電形式を有する第４
の領域と、前記第４の領域に対して隣接するが接触はしないように
前記第１の領域内に形成された前記第１の導電形式を有
する第５の領域と、前記第１の領域、前記第２の領域及び前記第３の領域に
対して選択的に接触することにより第１の形式のバイポ
ーラトランジスタを形成するための手段、若しくは前記
第１の領域、前記第４の領域及び前記第５の領域に接触
することにより第２の形式のバイポーラトランジスタを
形成するための手段とを備えることを特徴とする汎用半
導体素子。
（１３）前記第１の領域、前記第２の領域及び前記第３
の領域に対して選択的に接触するための手段を備える場
合には、前記第１の領域、前記第２の領域及び前記第３
の領域が、それぞれ前記ＮＰＮトランジスタのコレクタ
、ベース及びエミッタをなし、前記第１の領域、前記第
４の領域及び前記第５の領域に接触するための手段を備
える場合には、前記第４の領域、前記第５の領域及び前
記第１の領域が前記ＰＮＰトランジスタのエミッタ、コ
レクタ及びベースをなすことを特徴とする特許請求の範
囲第１２項に記載の汎用半導体素子。
（１４）前記ＮＰＮトランジスタが垂直トランジスタか
らなることを特徴とする特許請求の範囲第１３項に記載
の汎用半導体素子。
（１５）前記ＮＰＮトランジスタが水平トランジスタか
らなることを特徴とする特許請求の範囲第１３項に記載
の汎用半導体素子。
（１６）第２の領域、前記第４の領域及び前記第５の領
域の下側に位置する埋設層を有することを特徴とする特
許請求の範囲第１３項に記載の汎用半導体素子。
（１７）特許請求の範囲第１２項に記載の素子を複数備
える集積回路。
（１８）前記複数の半導体素子を相互接続することによ
り所望のアナログ回路を形成するための手段を備えるこ
とを特徴とする特許請求の範囲第１７項に記載集積回路
。
（１９）前記第５の領域内に前記第２の導電形式を有る
第６の領域が形成されていることを特徴とする特許請求
の範囲第１２項に記載の汎用半導体素子。
（２０）前記第１の導電形式を有する前記第２の領域及
び前記第１の導電形式を有する前記第５の領域が、前記
第２の導電形式を有する前記第１の領域内で互いに横方
向に隔置されており、前記第１の導電形式を有する前記
第４の領域が、前記第２の領域及び前記第５の領域間に
位置しかつ互いに隔置されていることを特徴とする特許
請求の範囲第１９項に記載の汎用半導体素子。
（２１）前記第１、第２、第３、第４、第５及び第６の
領域のそれぞれに電気的接触を行うための手段を有する
ことを特徴とする特許請求の範囲第２０項に記載の汎用
半導体素子。
（２２）前記第２の領域に対する電気的接触を行うため
の手段が前記第２の領域の異なる部分に対する少なくと
も２つの接触ウィンドウを有することを特徴とする特許
請求の範囲第２１項に記載の汎用半導体素子。
（２３）前記第５の領域に対する電気的接触を行うため
の手段が前記第５の領域の異なる部分に対する少なくと
も２つの接触ウィンドウを有することを特徴とする特許
請求の範囲第２２項に記載の汎用半導体素子。
（２４）前記第２の領域及び前記第５の領域が、ぞれの
異なる部分に対して電気的接触を行ったときにそれぞれ
抵抗素子として機能することを特徴とする特許請求の範
囲第２２項に記載の汎用半導体素子。
（２５）前記第２の領域及び前記第５の領域が、ぞれの
異なる部分に対して電気的接触を行ったときにそれぞれ
抵抗素子として機能することを特徴とする特許請求の範
囲第２３項に記載の汎用半導体素子。
（２６）前記第１の領域と前記半導体材料との間の境界
に、前記第２の導電形式を有するが前記第１の領域より
も高い導電率を有する埋設層が形成されており、かつ該
埋設層が前記半導体材料及び前記第１の領域の一部に達
するように延在していると共に、前記埋設層に接触する
ための手段が、前記第２の導電形式を有すると共に前記
第１の領域よりも高い導電率を有する第７及び第８の領
域を有し、前記第７及び第８の領域が、前記第１の領域
の前記表面に形成されていると共に前記埋設層に向けて
前記第１の領域内に延出していることを特徴とする特許
請求の範囲第１２項に記載の汎用半導体素子。
（２７）前記第７の領域に対して電気的接触を行う手段
と、前記第８の領域に対して電気的接触を行う手段とを
有することを特徴とする特許請求の範囲第２６項に記載
の汎用半導体素子。
（２８）前記第７の領域に対して電気的接触を行うため
の前記手段が、前記第７の領域を覆う絶縁層を貫通し、
かつ前記第７の領域の異なる２つの部分に接触すること
により該両部分間に抵抗素子を形成する少なくとも２本
の接続線を有し、また、前記第８の領域に対して電気的
接触を行うための前記手段が、前記第８の領域を覆う絶
縁層を貫通し、かつ前記第８の領域の異なる２つの部分
に接触することにより該両部分間に抵抗素子を形成する
少なくとも２本の接続線を有することを特徴とする特許
請求の範囲第２７項に記載の汎用半導体素子。
（２９）前記第７の領域が前記第５の領域に隣接するが
互いに横方向に隔置されており、前記第８の領域が前記
第２の領域に隣接するが互いに横方向に隔置されている
ことを特徴とする特許請求の範囲第２６項に記載の汎用
半導体素子。
（３０）前記第２の領域と前記第５の領域とが、前記第
４の領域に対して隔置されていると共に、前記第４の領
域を中心とする対称的位置に配設されており、前記第７
の領域が前記第５の領域に隣接するが横方向に隔置され
ており、前記第８の領域が前記第２の領域に隣接するが
横方向に隔置されていることにより、前記第２、第３、
第４、第５、第６、第７及び第８の領域が当該素子のＸ
Ｙ軸に関して対称に配設されていることを特徴とする特
許請求の範囲第２９項に記載の汎用半導体素子。