JPH0231426A - バイポーラトランジスタ - Google Patents

バイポーラトランジスタ

Info

Publication number
JPH0231426A
JPH0231426A JP1124619A JP12461989A JPH0231426A JP H0231426 A JPH0231426 A JP H0231426A JP 1124619 A JP1124619 A JP 1124619A JP 12461989 A JP12461989 A JP 12461989A JP H0231426 A JPH0231426 A JP H0231426A
Authority
JP
Japan
Prior art keywords
region
bipolar transistor
emitter
layer
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1124619A
Other languages
English (en)
Inventor
Jr Otto H Schade
オットー・ヘインリッチ・シェード，ジュニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPH0231426A publication Critical patent/JPH0231426A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0813—Non-interconnected multi-emitter structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7302—Bipolar junction transistors structurally associated with other devices
    • H01L29/7304—Bipolar junction transistors structurally associated with other devices the device being a resistive element, e.g. ballasting resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はバイポーラトランジスタに関し、特に、導電性
多結晶シリコン、即ちポリシリコンから成る層を用いて
安定化及びシールドを行うようにしたバイポーラトラン
ジスタに関する。
［従来の技術及びその課題］ ＭＯＳトランジスタ集積回路の分野では、ドーピングを
行って導電性をもたせるようにしたポリシリコンを用い
て、トランジスタのゲートを形成するのが通常となって
きている。またポリシリコン・ゲートは一般に、ゲート
の両側にソース領域及びドレイン領域を形成すると同時
にトランジスタのチャネル領域をマスクするのに使用さ
れており、このためソース領域及びドレイン領域はゲー
トに対して位置合わせされている。近年、ＭＯＳトラン
ジスタとバイポーラデバイスの双方を備えた集積回路が
開発されて、この結果、集積回路はアナログ機能とデジ
タル機能との双方を併せ持つことができる。この種回路
では、ドープされたポリシリコン層がＭＯＳトランジス
タを製造するのに設けられることから、ポリシリコン層
を使用して、特にバイポーラデバイスにおいて付加機能
を果たすようにできることが望ましい。
〔発明の開示］ 本発明によれば、バイポーラトランジスタは、主面を有
する半導体材料の本体を備えている。一導電型の第１の
領域が前記主面から前記本体中に作られている。また反
対導電型の第２の領域が前ｊ己主面から前記第１の領域
中に作られている。更に、前記一導電型の第３の領域が
前記主面から前記第２の領域中に作られている。この際
、前記本体の主面にて、前記第２の領域と前記第３の領
域との間の接合が前記第１の領域と前記第２の領域との
間の接合から離間するように作られている。
更にまた、導電性多結晶シリコンから成る層が前記本体
の主面から絶縁された状態で前記主面の上方に設けられ
、かつ前記接合の双方の間に位置する前記主面の領域の
上方まで延在している。
［好適実施例の説明］ 先ず、第１図を参照すると、バイポーラトランジスタ１
２は、例えば単結晶シリコンのような半導体材料から成
る基板１２上に形成されている。
この半導体基板１２は、例えばＰ型のような一導電型を
有している。この基板１２上又は基板１２内には所望の
電気回路を構成するための例えばＭＯＳトランジスタ及
び他のバイポーラデバイスから成る他の構成要素を形成
しておくことができる。
基板１２の表面１４上には、例えばＮ型のような反対導
電型の半導体材料から成る本体１６が設けられている。
この本体１６は、基板表面１４上にエピタキシャル成長
させた半導体材料の層で構成することができる。また本
体１６は、基板表面１４の沿った高導電性すなわちＮ＋
型の薄い領域２０と、この本体１６を貫通して高導電性
の領域２０まで延在した高導電性のＮ型コンタクト領域
２２とを備えている。この構成により、本体１６内には
Ｎ導電型のウェル領域２４が形成され、このウェル領域
２４はバイポーラトランジスタ１０のコレクタを構成す
る。
ウェル領域２４内には本体１６の主面１８から一導電型
すなわちＰ型の領域２６が作られていて、この領域２６
はバイポーラトランジスタ１０のベースを構成し、ウェ
ル領域２４との間に接合２８を形成している。この接合
２８は主面１８まで延在している。ベース領域２６内に
は主面１８から、反対導電型すなわちＮ型の複数の領域
３ｏが作られていて、これらの領域３０はバイポーラト
ランジスタ１０のエミッタを構成している。第２図に示
すように、これらのエミッタ領域３０は複数の行及び列
を成して配置されている。また各エミッタ領域３０は、
ベース領域２６との間にそれぞれ主面１８まで延在する
接合３２を形成している。
ベース・コレクタ接合２８と近接しているエミッタ領域
３０のエミッタ・ベース接合３２はベース・コレクタ接
合２８から離間している。ベース領域２６内にはまた、
エミッタ領域３０の列の相互間に表面１８から一導電型
すなわちＰ中型の高導電性領域３４が作られていて、こ
れはベース領域２６に対してコンタクトとして機能する
。コンタクト領域２２の上方には主面１８から反対導電
型すなわちＮ＋型の高導電性コレクタ・コンタクト領域
３６が設けられている。
本体１６の主面１８上には、例えば酸化ケイ素のような
絶縁材料から成る層３Ｂが被着形成されている。またこ
の酸化ケイ素層３８上には、導電性ポリシリコンから成
る層４０が形成されている。
第１図及び第２図に示すように、このポリシリコン層４
０は、コレクタ・ベース接合２８と、このコレクタ・ベ
ース接合２８に近接したエミッタ領域３０のエミッタ・
ベース接合３２との間の主面１８の領域に沿って、この
領域の上方にて延在する一対の細いストリップ４２を備
えている。後で説明するように、バイポーラトランジス
タ１０の製造時において、このポリシリコンのストリッ
プ４２は、コレクタ・ベース接合２８とこれに近接スル
エミッタ・ベース接合３２との間のスペースを限定する
マスクとして使用され、これによってトランジスタ１０
の電気的特性を規定するようにしている。更に、ポリシ
リコンのストリップ４２は、エミッタ・ベース用フィー
ルド・シールド体として機能する。各々のポリシリコン
のストリップ４２は、エミッタ領域３ｏの一方の端の所
にあるポリシリコンの実質的に矩形状の領域４４まで延
在している。このポリシリコン領域４４はエミッタ用安
定抵抗体として機能し、かっこの抵抗体の抵抗値を規定
する開口部４６を有している。
ポリシリコン層４０上及び酸化ケイ素層３８の未被覆部
分上には酸化ケイ素のような絶縁材料より成る層４８が
設けられている。第１の導電性被復層が酸化ケイ素層４
８上に設けられている。この第１の導電性被覆層は通常
、例えばアルミニウムのような導電性金属で構成される
が、ドープされたポリシリコンの層であってもよい。こ
の導電性の層は、トランジスタ１０の種々の部分の間に
延在する導体を形成するように画成されている。
第３図に示すように、第１の導電性被覆層によりエミッ
タ導体５０が形成されており、この導体５０はエミッタ
領域３０間に延在すると共に、酸化ケイ素層４８及び３
８の開口部を通ってエミッタ領域３０とオーミック接触
している。エミッタ導体５０はまた抵抗体４４の一端部
の上にも延在していて、酸化ケイ素層４８の開口部を通
って抵抗体４４とオーミック接触している。この結果、
エミッタ領域３０は抵抗体４４と電気的に接続されてい
る。また、ベース導体５２が形成されていて、これはベ
ース・コンタクト領域３４間に延在すると共に、′酸化
ケイ素層４８及び３８の開口部を通ってベース・コンタ
クト領域３４とオーミック接触している。これらの導体
５０及び５２はトランジスタ１０の縁部にある図示しな
い個別の端子パッドまで延在しており、そこで回路内の
他の構成要素からの導体とトランジスタ１０のエミッタ
及びベースとを接続することができる。
酸化ケイ素のような絶縁材料から成る層５４が、第１の
導電性被覆層と、酸化ケイ素層４８の未被覆領域とを被
覆している。この酸化ケイ素層５４上には第２の導電性
被覆層が設けられている。この第２の導電性被覆層は通
常、例えばアルミニウムのような導電性金属で構成され
るが、ドープされたポリシリコン層で構成してもよい。
第２の導電性被覆層によってコレクタ導体５６が形成さ
れており、この導体５６は酸化ケイ素層５４．４８及び
３８の開口部を通って延在して、コレクタ・コンタクト
領域３６とオーミック接触している。
第２の導電性被覆層はまた、図示しない導体を構成して
おり、この導体は酸化ケイ素層５４及び４８の開口部を
通って延在して、抵抗体４４の他端とオーミック接触し
ている。
バイポーラトランジスタ１０を製造する際、拡散又はイ
オン注入のような方法によって、コレクタ領域２４並び
にそのコンタクト領域２０及び２２を本体１６中に形成
し、次にコレクタ領域２４内にベース領域２６を形成し
た後、本体の主面１８上に酸化ケイ素の絶縁層３８を形
成する。次に、この酸化ケイ素層３８上にドープされた
ポリシリコン層４０を被着して、ストリップ４２及び抵
抗体４４を形成する。このバイポーラトランジスタ１０
がＭＯＳトランジスタを含む集積回路の一部として製造
される場合、このポリシリコン層はＭＯＳトランジスタ
のゲートを形成するように画成される。次いで、ストリ
ップ４２をマスクとして使用して、拡散又はイオン注入
のような方法によってベース領域２６内に複数のエミッ
タ領域３０を形成することにより、主面１８において、
コレクタ・ベース接合２８と、このコレクタ・ベース接
合２８に近接したエミッタ・ベース接合３２との間の間
隔を限定する。主面における双方の接合間の間隔がバイ
ポーラトランジスタ１０の特定の電気的特性を決定する
ので、この間隔の限定のためにストリップ４２を使用す
ることによって、この間隔を容易かつ正確に制御して、
バイポーラトランジスタ１０に所望の特性をもたらすよ
うにすることができる。
従って、本発明によれば、導電性ポリシリコン層を備え
、この層の一部がコレクタ・ベース接合とエミッタ・ベ
ース接合との間の間隔を規定するマスクとして機能して
、特定の電気的特性をもたらすようにしたバイポーラト
ランジスタ１０を提供することができる。また、バイポ
ーラトランジスタ１０がＭＯＳトランジスタを含む集積
回路の一部を構成する場合には、同一の導電性ポリシリ
コン層を使用して、ＭＯＳトランジスタのゲートを構成
することができる。更に、前述のようにマスキング・シ
ールド体として機能するドープされたポリシリコン層の
同じ部分は、抵抗体４４の所でポリシリコン層と接触す
るエミッタ導体を介してエミッタ３０に接続されて、エ
ミッタ電位になるエミッタ会ベース用フィールド・シー
ルド体としても機能する。更にまた、ドープされたポリ
シリコン層はその一部が、エミッタ３０に接続されてバ
イポーラトランジスタ１０用の安定抵抗体として機能す
る抵抗体領域４４を構成する。従って、ドープされたポ
リシリコン層４０は、トランジスタの製造時及び動作時
の双方において、このバイポーラトランジスタ１０で多
数の異なる機能を発揮する。以上、バイポーラトランジ
スタ１０をＮ導電型のコレクタ及びエミッタ領域並びに
Ｐ導電型ベース領域を備えたＮＰＮ　トランジスタの場
合について説明したが、これらの領域の導電型を反対に
してＰＮＰトランジスタとして構成することもできるこ
とは勿論である。
【図面の簡単な説明】
第１図は本発明によるバイポーラトランジスタの構成を
示す断面図、第２図は第１図の線２−２に沿って見た断
面図、第３図は第１図の線３−３に沿って見た断面図で
ある。 １０：バイポーラトランジスタ、１２：基板（Ｐ型）、
１６：本体（Ｎ型）、１８：本体の主面、２４：コレク
タ領域（Ｎ型）、２６：ベース領域（Ｐ型）、２８：ベ
ース・コレクタ接合、３０：エミッタ領域（Ｎ型）、３
２：エミッタ・ベース接合、３８：酸化ケイ素層、４０
：ポリシリコン層、４２ニストリツプ、４４：抵抗体。

Claims (1)

  1. 【特許請求の範囲】 １、主面を有する半導体材料の本体と、 前記主面から前記本体中に作られた一導電型の第１の領
    域と、 前記主面から前記第１の領域内に作られた反対導電型の
    第２の領域と、 前記第２の領域内に作られて、前記第２の領域との間の
    接合が前記第２の領域と前記第１の領域との間の接合か
    ら離間するように形成された前記一導電型の第３の領域
    と、 前記本体の前記主面から絶縁された状態で前記本体の上
    方に設けられ、かつ前記両接合の間に位置する前記主面
    の領域の上方に延在している導電性多結晶シリコン層と
    、を具備しているバイポーラトランジスタ。 ２、前記導電性多結晶シリコン層が抵抗体を形成した領
    域を含んでいる請求項１記載のバイポーラトランジスタ
    。 ３、前記本体の前記主面が酸化ケイ素の絶縁層で覆われ
    ていて、前記多結晶シリコン層が前記絶縁層上に設けら
    れている請求項２記載のバイポーラトランジスタ。 ４、前記多結晶シリコン層が、前記両接合の間に位置す
    る前記主面の領域に沿ってのみ延在して、フィールド・
    シールド体として機能する細いストリップを含んでいる
    請求項３記載のバイポーラトランジスタ。 ５、前記第２の領域内の前記第３の領域が複数個離間し
    て形成されていて、トランジスタのエミッタを構成し、
    この複数個の第３の領域の一部が前記第２の領域と前記
    第１の領域との間の前記接合に近接しているがそれから
    離間した接合を前記第２の領域との間に形成し、かつ前
    記多結晶シリコンのストリップが前記両接合の間に位置
    する前記主面の領域の上方に延在している請求項４記載
    のバイポーラトランジスタ。 ６、前記複数個の第３の領域が行及び列を成して配置さ
    れている請求項５記載のバイポーラトランジスタ。 ７、前記複数個の第３の領域の前記列の相互間に位置す
    る前記第２の領域の部分の中に、前記第２の領域と同じ
    導電型で且つ前記第２の領域よりも高導電性のコンタク
    ト領域が更に設けられている請求項６記載のバイポーラ
    トランジスタ。 ８、前記多結晶シリコン層の前記抵抗体領域が実質的に
    矩形の領域であり、前記ストリップが前記抵抗体領域の
    端部に接続されている請求項７記載のバイポーラトラン
    ジスタ。 ９、前記抵抗体領域がその対向する縁部に切欠き部を備
    えて、これにより該抵抗体の抵抗値を調節するようにし
    た請求項８記載のバイポーラトランジスタ。 １０、前記多結晶シリコン層が酸化ケイ素の絶縁層で覆
    われ、この酸化ケイ素層上には複数の導体が設けられて
    おり、前記導体は前記の酸化ケイ素層の開口部を通って
    延在して、その一部の導体が前記第３の領域とオーミッ
    ク接触し、かつ他の一部の導体が前記第２の領域とオー
    ミック接触している請求項９記載のバイポーラトランジ
    スタ。 １１、前記第３の領域とオーミック接触している前記導
    体が前記抵抗体領域ともオーミック接触している請求項
    １０記載のバイポーラトランジスタ。 １２、単結晶シリコンから成る基板と、 前記基板上にエピタキシャル成長により形成され単結晶
    シリコンから成る、主面を有する本体と、前記主面から
    前記本体中に作られた一導電型のコレクタ領域と、 前記主面から前記コレクタ領域内に作られ、前記コレク
    タ領域との間に前記主面まで延在するコレクタ・ベース
    接合を形成する反対導電型のベース領域と、 前記主面から前記ベース領域内に作られ、それぞれが前
    記ベース領域との間に前記主面まで延在するエミッタ・
    ベース接合を形成し、これらのエミッタ・ベース接合の
    一部が前記主面において前記コレクタ・ベース接合の近
    くに離間して位置している前記一導電型の複数のエミッ
    タ領域と、前記主面上に設けられた酸化ケイ素の絶縁層
    と、前記絶縁層上に設けられ、前記コレクタ・ベース接
    合と前記エミッタ・ベース接合との間の前記主面の領域
    にのみ沿って延在するストリップ、並びに前記ストリッ
    プに接続された抵抗体領域を含んでいる導電性多結晶シ
    リコン層と、 前記多結晶シリコン層を前記エミッタ領域に接続する手
    段と、を具備しているバイポーラトランジスタ。
JP1124619A 1988-05-20 1989-05-19 バイポーラトランジスタ Pending JPH0231426A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/197,098 US4864379A (en) 1988-05-20 1988-05-20 Bipolar transistor with field shields
US197,098 1988-05-20

Publications (1)

Publication Number Publication Date
JPH0231426A true JPH0231426A (ja) 1990-02-01

Family

ID=22728047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1124619A Pending JPH0231426A (ja) 1988-05-20 1989-05-19 バイポーラトランジスタ

Country Status (4)

Country Link
US (1) US4864379A (ja)
EP (1) EP0343879B1 (ja)
JP (1) JPH0231426A (ja)
DE (1) DE68925150T2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02168666A (ja) * 1988-09-29 1990-06-28 Mitsubishi Electric Corp 相補型半導体装置とその製造方法
US5223735A (en) * 1988-09-30 1993-06-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device in which circuit functions can be remedied or changed and the method for producing the same
IT1236797B (it) * 1989-11-17 1993-04-02 St Microelectronics Srl Dispositivo monolitico di potenza a semiconduttore di tipo verticale con una protezione contro le correnti parassite.
US5374844A (en) * 1993-03-25 1994-12-20 Micrel, Inc. Bipolar transistor structure using ballast resistor
US5684326A (en) * 1995-02-24 1997-11-04 Telefonaktiebolaget L.M. Ericsson Emitter ballast bypass for radio frequency power transistors
SE509780C2 (sv) * 1997-07-04 1999-03-08 Ericsson Telefon Ab L M Bipolär effekttransistor och framställningsförfarande
US7029981B2 (en) * 2004-06-25 2006-04-18 Intersil Americas, Inc. Radiation hardened bipolar junction transistor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3911473A (en) * 1968-10-12 1975-10-07 Philips Corp Improved surface breakdown protection for semiconductor devices
JPS5811750B2 (ja) * 1979-06-04 1983-03-04 株式会社日立製作所 高耐圧抵抗素子
JPS5633876A (en) * 1979-08-29 1981-04-04 Fujitsu Ltd Transistor
US4298402A (en) * 1980-02-04 1981-11-03 Fairchild Camera & Instrument Corp. Method of fabricating self-aligned lateral bipolar transistor utilizing special masking techniques
SE423946B (sv) * 1980-10-08 1982-06-14 Asea Ab Tyristor anordnad for sjelvtendning
US4430663A (en) * 1981-03-25 1984-02-07 Bell Telephone Laboratories, Incorporated Prevention of surface channels in silicon semiconductor devices
JPS5818964A (ja) * 1981-07-28 1983-02-03 Fujitsu Ltd 半導体装置
KR890004495B1 (ko) * 1984-11-29 1989-11-06 가부시끼가이샤 도오시바 반도체 장치
US4656496A (en) * 1985-02-04 1987-04-07 National Semiconductor Corporation Power transistor emitter ballasting
JPS62229975A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 電力用トランジスタ

Also Published As

Publication number Publication date
EP0343879A2 (en) 1989-11-29
DE68925150T2 (de) 1996-08-01
DE68925150D1 (de) 1996-02-01
EP0343879B1 (en) 1995-12-20
EP0343879A3 (en) 1990-08-16
US4864379A (en) 1989-09-05

Similar Documents

Publication Publication Date Title
US5268589A (en) Semiconductor chip having at least one electrical resistor means
US5017503A (en) Process for making a bipolar transistor including selective oxidation
US4115797A (en) Integrated injection logic with heavily doped injector base self-aligned with injector emitter and collector
US4057894A (en) Controllably valued resistor
GB1154805A (en) Monolithic Semiconductor Microcircuits with Improved Means for Connecting Points of Common Potential
US4876212A (en) Process for fabricating complimentary semiconductor devices having pedestal structures
JPH0654795B2 (ja) 半導体集積回路装置及びその製造方法
US4835588A (en) Transistor
JPH0231426A (ja) バイポーラトランジスタ
US3755722A (en) Resistor isolation for double mesa transistors
US4109273A (en) Contact electrode for semiconductor component
US5796157A (en) High-frequency lateral PNP transistor
EP0673072B1 (en) Semiconductor device comprising a lateral bipolar transistor
JPH03190139A (ja) 半導体集積回路装置
JPS6133261B2 (ja)
JPH10125692A (ja) バイポーラ・パワー・トランジスタ
JPH05864B2 (ja)
JPS6048906B2 (ja) 集積回路装置用保護回路
JPS5984469A (ja) 半導体装置の製造方法
EP1061572A1 (en) Intergrated stucture for radio frequency applications
JPS601843A (ja) 半導体集積回路
JPS6140140B2 (ja)
JP2692292B2 (ja) 集積回路装置用縦形バイポーラトランジスタ
JP3158404B2 (ja) 半導体装置の製造方法
JPH0581171B2 (ja)