KR910020880A - 반도체 집적 회로 장치 및 그 제조 방법 - Google Patents
반도체 집적 회로 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR910020880A KR910020880A KR1019910008209A KR910008209A KR910020880A KR 910020880 A KR910020880 A KR 910020880A KR 1019910008209 A KR1019910008209 A KR 1019910008209A KR 910008209 A KR910008209 A KR 910008209A KR 910020880 A KR910020880 A KR 910020880A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor integrated
- integrated circuit
- signal
- fuse element
- circuit device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Read Only Memory (AREA)
- Dram (AREA)
- Logic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따르는 반도체 집적 회로에 대한 예1의 입력 부분의 구성을 도시하는 그라운드 평면도. 제2도는 제1도에 도시된 퓨즈 층에서의 정전기 저지 등급과 저항 값 사이의 관계를 도시하는 그래프.
Claims (15)
- 외부 단자에 전압 또는 전류의 적용을 토대로 용해될 수 있는 적어도 하나의 퓨즈 소자, 상기 퓨즈 소자가 용해 여부에 따라 적어도 둘의 다른 상태를 나타내는 조절 신호를 출력하는 내부 조절 입력부분, 및 상기 조절 신호를 토대로 조절될 수 있는 내부 회로의 동작 특성을 갖는 반도체 집적 회로.
- 제1항에 있어서, 반도체 집적 회로가 수지로 봉입되는 반도체 집적 회로 장치.
- 제1항 또는 제2항에 있어서, 퓨즈 소자가 배선 재료인 알루미늄 또는 알루미늄 합금으로부터 형성되는 반도체 집적 회로 장치.
- 제3항에 있어서, 퓨즈 소자의 저항값이 10Ω 이상인 반도체 집적 회로 장치.
- 제1항 내지 제4항중의 어느 한 항에 있어서, 퓨즈 소자가 전압의 적용 방향에 수직인 부분의 영역에서 용해되는 부분을 갖고 전기적인 전류가 감소되는 반도체 집적 회로 장치.
- 제5항에 있어서, 용해되는 부분이 리본 모양으로 형성된 퓨즈 소자의 좁은 부분인 반도체 집적 회로 장치.
- 제5항에 있어서, 용해되는 부분이 리본 모양으로 형성된 퓨즈 소자의 얇은 부분인 반도체 집적 회로 장치.
- 제5항 내지 제7항중 어느 한 항에 있어서, 퓨즈 소자가 상기 내부 회로의 마진에 형성되고, 용해되는 부분이 퓨즈 소자의 에찌 부근에 형성되는 반도체 집적 회로 장치.
- 제1항 내지 제8항중의 어느 한 항에 있어서, 상기 내부 회로가 표준 발진 소스, 상기 표준 발진 소스에 의해 표준 신호 출력을 분주하는 적어도 하나의 분주 회로, 규정된 간격에서 상기 분주 회로에 상기 조절 신호를 보내는 제어 부분을 갖는 타이밍 회로인 반도체 집적 회로 장치.
- 외부 단자에 전압 또는 전기적인 전류의 적용을 토대로 용해될 수 있는 적어도 하나의 퓨즈 소자, 상기 퓨즈 소자가 용해 여부에 따라 적어도 둘의 다른 상태를 표시하는 조절 신호를 출력하는 내부 조절 입력부분, 및 상기 조절 신호를 토대로 조절될 수 있는 내부 회로의 동작 특성을 가지며, 거기에서 상기 퓨즈 소자가 알루미늄 또는 알루미늄 합금에서 제조된 배선층의 그것과 동일한 재료로부터 배선층과 동시에 형성되는 반도체 집적회로 장치를 제조하는 방법.
- 제10항에 있어서, 상기 배선층이 반도체 집적 회로 장치의 최저 배선층인 반도체 집적 회로 장치를 제조하는 방법.
- 제10항 또는 제11항에 있어서, 상기 퓨즈 소자가 스탭된 부분에 형성되는 반도체 집적 회로 장치를 제조하는 방법.
- 고저항을 통해 제1소스 전위에 전기적으로 연결된 입력 단자, 전압 또는 전기적인 전류의 적용을 토대로 용해될 수 있고 상기 입력 단자 및 제2 소스 전위간에 전기적으로 연결된 적어도 하나의 퓨즈 소자, 상기 퓨즈 소자가 용해 여부에 따라 적어도 둘의 다른 상태를 나타내는 조절 신호를 출력하는 내부 조절 입력 부분, 상기 조절 신호를 토대로 조절될 수 있는 내부 회로 동작 특성을 가지며, 거기에서 상기 내부 조절 입력 부분이 시험-신호 입력 수단, 및 상기 시험-신호 입력 수단으로부터 유입된 조절 신호 또는 시험 신호중 하나를 선택하고 상기 내부 회로에 선택된 신호를 유입하게 하는 신호 선택 수단을 갖는 반도체 집적 회로 장치.
- 제13항에 있어서, 상기 내부 조절 입력 부분이 다수의 퓨즈 소자 및 퓨즈 소자와 연관된 다수의 신호 선택 수단을 갖고, 상기 시험-신호 입력 수단이 시험 신호로써 신호 선택 수단에 대응하는 병렬 출력을 공급하는 시프트 리지스터인 반도체 집적 회로 장치.
- 제13항 또는 제14항에 있어서, 내부 회로가 표준 발진 소스, 표준 발진 소스에 의해 기준 신호 출력을 분주하는 적어도 하나의 분주 회로, 및 규정된 간격에서 분주 회로에 조절 신호를 보내는 제어 부분을 갖는 타이밍 회로인 반도체 집적 회로 장치.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP132263 | 1990-05-22 | ||
JP13226390 | 1990-05-22 | ||
JP264094 | 1990-10-02 | ||
JP26409490 | 1990-10-02 | ||
JP7877891A JP3141417B2 (ja) | 1990-05-22 | 1991-04-11 | 半導体集積回路装置及びその製造方法 |
JP78778 | 1991-04-11 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR910020880A true KR910020880A (ko) | 1991-12-20 |
Family
ID=27302802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910008209A KR910020880A (ko) | 1990-05-22 | 1991-05-22 | 반도체 집적 회로 장치 및 그 제조 방법 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP3141417B2 (ko) |
KR (1) | KR910020880A (ko) |
GB (1) | GB2245099B (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0563852A1 (en) * | 1992-04-02 | 1993-10-06 | Siemens Aktiengesellschaft | Zag fuse for reduced blow-current applications |
TW247368B (en) * | 1993-09-29 | 1995-05-11 | Seiko Epuson Co | Current regulating semiconductor integrate circuit device and fabrication method of the same |
JP2003036673A (ja) | 2001-07-24 | 2003-02-07 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2005039220A (ja) * | 2003-06-26 | 2005-02-10 | Nec Electronics Corp | 半導体装置 |
DE102004014925B4 (de) | 2004-03-26 | 2016-12-29 | Infineon Technologies Ag | Elektronische Schaltkreisanordnung |
JP4854713B2 (ja) * | 2008-07-22 | 2012-01-18 | 株式会社リコー | 電圧設定回路を備えた半導体集積回路の製造方法 |
JP2012033972A (ja) * | 2011-11-04 | 2012-02-16 | Renesas Electronics Corp | 半導体装置 |
-
1991
- 1991-04-11 JP JP7877891A patent/JP3141417B2/ja not_active Expired - Fee Related
- 1991-05-16 GB GB9110667A patent/GB2245099B/en not_active Expired - Fee Related
- 1991-05-22 KR KR1019910008209A patent/KR910020880A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
GB2245099A (en) | 1991-12-18 |
JP3141417B2 (ja) | 2001-03-05 |
GB9110667D0 (en) | 1991-07-03 |
GB2245099B (en) | 1995-01-18 |
JPH04218935A (ja) | 1992-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5847436A (en) | Bipolar transistor having integrated thermistor shunt | |
US5399905A (en) | Resin sealed semiconductor device including multiple current detecting resistors | |
KR960015945A (ko) | 반도체 장치 | |
US4210875A (en) | Integrated amplifier with adjustable offset voltage | |
KR910019241A (ko) | 안티퓨즈를 갖는 집적회로 | |
US3567965A (en) | Temperature compensated zener diode | |
KR910020880A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
US5780918A (en) | Semiconductor integrated circuit device having a programmable adjusting element in the form of a fuse mounted on a margin of the device and a method of manufacturing the same | |
KR880010531A (ko) | 스타일 저장 오버라이드 회로를 갖는 회로 차단 장치 | |
JPH0883969A (ja) | 電流検出用表面実装型抵抗素子およびその実装基板 | |
ATE39395T1 (de) | Ueberbrueckungselement. | |
JP3787591B2 (ja) | 抵抗回路 | |
KR960009161A (ko) | 반도체 집적회로 | |
JPH1174370A (ja) | 電流感知方法、その方法を実施する半導体集積トランジスタおよび集積回路 | |
JP2806503B2 (ja) | 半導体素子の短絡保護回路 | |
KR930013891A (ko) | 시이트재료를 가열하기 위한 히터 및 그 저항조절방법 | |
KR940005196A (ko) | 혼성 집적 회로 장치 | |
KR860700191A (ko) | 전자회로의 조정방법 | |
KR910010863A (ko) | 전원장치가 동작되는 온도에 대해 프리세트된 의존성을 갖는 mos형 전원장치의 단락회로 보호회로 | |
KR880001054A (ko) | 저항성 회로망 | |
US5654861A (en) | Thermal protection circuit | |
KR940007975B1 (ko) | 사용회로의 전기적 파라미터 변경 장치 | |
JP3390040B2 (ja) | 集積回路 | |
KR910003250A (ko) | 전자배전형 점화장치 | |
KR20010021678A (ko) | 시한 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |