JPH0552043B2 - - Google Patents

Info

Publication number
JPH0552043B2
JPH0552043B2 JP63022804A JP2280488A JPH0552043B2 JP H0552043 B2 JPH0552043 B2 JP H0552043B2 JP 63022804 A JP63022804 A JP 63022804A JP 2280488 A JP2280488 A JP 2280488A JP H0552043 B2 JPH0552043 B2 JP H0552043B2
Authority
JP
Japan
Prior art keywords
resistor
resistance value
trimming
resistance
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63022804A
Other languages
English (en)
Other versions
JPH01199404A (ja
Inventor
Kaoru Imamura
Wataru Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP63022804A priority Critical patent/JPH01199404A/ja
Priority to EP89101755A priority patent/EP0327078B1/en
Priority to DE68917489T priority patent/DE68917489T2/de
Priority to US07/305,811 priority patent/US4906966A/en
Publication of JPH01199404A publication Critical patent/JPH01199404A/ja
Priority to KR9202033U priority patent/KR920003074Y1/ko
Publication of JPH0552043B2 publication Critical patent/JPH0552043B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/23Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by opening or closing resistor geometric tracks of predetermined resistive values, e.g. snapistors

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、薄膜又は厚膜集積回路のトリミング
抵抗体に関するもので、特に定電圧電源装置やア
ナログ・デジタル変換器等の出力特性調整装置に
用いられるトリミング抵抗回路網として使用され
る。
(従来の技術) 近年半導体集積回路及び混成集積回路において
は、高精度の出力特性を得るための手段として、
フアンクシヨナルトリミング(Functional
Trimming)が脚光を浴びている。
レーザ光によるトリミングは光を使用するた
め、被トリミング材と電気的に非接触で行うこと
できる。したがつて回路の出力特性を決定する主
要な因子が例えば抵抗の場合には、その抵抗値を
適切な初期値に設定しておき、回路の動作状態に
して、その出力特性を測定しながら、レーザ光に
より抵抗体を切断あるいは加工して、目標とする
特性が得られるまで抵抗値を調整することが可能
で、高精度の出力特性を得ることができる。この
ような方法はフアンクシヨナルトリミングと呼ば
れる。
これに伴い抵抗値を変えるための様々なトリミ
ング方法が提案されているが、基本的には次の2
種類の方法が主流である。その1つは第7図aの
電気回路図で例示するように、直列結線された拡
散又は薄膜抵抗素子1と並列に短絡バー2を設け
ておき、この短絡バーを順次切断(×印で示す)
して2端子A,Bの抵抗値を変化される方式であ
る。又他の1つは第7図bに示す方式である。同
図は膜抵抗体4の平面図で、符号3は金属電極で
ある。抵抗膜に溝5を形成し、膜中の電気力線の
方向を変えることで抵抗値を変化させる方式であ
る。
以下に半導体集積回路におけるフアンクシヨナ
ルトリミングを例に取り従来技術の問題点を説明
する。
第7図aにおいて、短絡バー2は主にAl等の
電極配線用金属材が用いられる。これら金属は熱
伝道率が高く、光の反射係数が大きいため、レー
ザ光を短絡バーに照射し、これを発熱、溶融、切
断するには多大なレーザ光パワーが必要となる。
そのためこの短絡バーを半導体集積回路の一領域
に設け、レーザトリミングを行うと、切断と同時
に短絡バーの下地層にもレーザ光が照射され、下
地酸化膜をはじめ半導体基板をも破壊するに至る
ことがある。又短絡バー形成工程における該金属
表面状態の僅かな違いで反射率が変わり、切断に
要するレーザ光のパワー条件が変化するで、下地
層を破壊せず、安定したトリミングを常に実現す
るのは極めて困難である。
一方第7図bの溝加工方式では、膜抵抗体4を
金属よりも熱伝道率の低い材料、例えばポリシリ
コン等を用いることで、下地層を破壊することな
く加工することは可能なものの、加工した破断部
には微小な亀裂(以下マイクロクラツクという)
6が併発する。該マイクロクラツクは熱又は機械
的ストレスにより成長し、あるいは吸湿すること
により抵抗値の経時変化を起こしやすい。フアク
シヨナルトリミングによる高精度出力調整を行う
回路においては、抵抗値の経時変化は致命的な問
題となる。上記経時変化の発生を防止するために
は、破断部に電子力線が走らないように並列接続
された薄膜抵抗回路網を設けておき、該膜抵抗体
を順次切断して、抵抗値を変化させる方法があ
る。この場合例えば同一抵抗値のトリミング膜抵
抗体を並列接続すると、切断毎に抵抗値の変化量
は一定しない。例えば第8図のように10Ωの膜抵
抗体を10本並列接続したときのA、B端子間の初
期抵抗値は、1Ωで、次に1本切断すると0.1Ω
増加するが、最後に残つた2本のうち1本を切断
するとA、B端子間の抵抗値は5Ωから10Ωに変
わり、変化量は5Ωとなる。この方式では必要に
応じて所要の抵抗値変化をさせることは困難であ
る。
一方上記並列回路でも、切断毎の抵抗値変化量
を一定にすることは可能である。第9図は1Ωか
ら10Ωまで1Ωきざみで抵抗値変化を可能にする
回路網の一例である。A及びB端子間の合成抵抗
の初期値は1Ωであり、同図面上で左から右方に
向かつて順次切断することにより、前記合成抵抗
値1Ωきざみで10Ωまで変化することができる。
しかしこの方法では、マイクロクラツクによる経
時変化はないが、2Ωから90Ωまでの所定の抵抗
値を有する膜抵抗体の形成には多大の面積を要
し、半導体集積回路素子チツプの寸法の増大から
価格増加を招き実使用上不備があつた。
(発明が解決しようとする課題) トリミング抵抗体の抵抗値を変化させる前述の
従来の方法には不備な点がある。即ち第7図aに
示す良熱伝導体の短絡バー切断方式では下地層を
破壊するおそれがあり、第7図bの抵抗膜溝加工
方式では、マイクロクラツクによる抵抗値の経時
変化を引起こすという欠点がある。又第8図に示
す膜抵抗体を並列接続しこれを順次切断して行う
方式ではマイクロクラツクの欠点は改善される
が、切断毎の抵抗値変化量が一定せず、かつ集積
回路の出力特性調整に必要な変化量を著しく越え
て変化する場合もあり、問題は残る。第9図の方
式では前記特性調整に必要な一定変化量が得られ
るが、回路網を構成する膜抵抗体の所要抵抗値の
差が大きく、膜抵抗体の形成に多大の面積を必要
とし、実用上不適当である。
本発明の目的は、トリミング抵抗体を下層部を
破壊することなくトリミング可能で、マイクロク
ラツクによる抵抗値の経時変化を引起こすという
欠点を除去し、トリミングにより常に一定きざみ
の抵抗値変化が可能で、かつ少ない領有面積で設
計可能なトリミング抵抗回路網を提供するもので
ある。
[発明の構成] (課題を解決するための手段) 第1の請求項に係る発明は、第1及び第2の外
部接続用端子と、両端を第1及び第2の接続端と
する第1抵抗体と、第1外部接続用端子と第1接
続端とを直列抵抗体を介して接続する第1連結体
と、第2外部接続用端子と第2接続端とを直結又
は直列抵抗体を介して接続する第2抵抗体と、両
端がそれぞれ第1連結体及び第2連結体に接続さ
れる並列トリミング抵抗体とを具備し、 各並列トリミング抵抗体若しくは各並列トリミ
ング抵抗体群が有する第1連結体との接続点及び
第2連結体との接続点から第1抵抗体側をみた合
成抵抗値が、いずれも第1抵抗体の抵抗値に等し
く構成されているとともに、並列トリミング抵抗
体を1つ切断するごとに、第1及び第2外部接続
用端子間の合成抵抗値が実質的に一定値ずつ増加
することを特徴とするトリミング抵抗回路網であ
る。なお、実際に本トリミング抵抗回路網を作つ
た場合、製造上の無作為のバラツキにより抵抗の
増加値は厳密には一定値にはならない。前記「実
質的に一定値」とは、製品特性仕様の許容誤差の
範囲内の値を意味する。
又第2の請求項に係る発明は、並列トリミング
抵抗体が不純物をドープしたポリシリコン膜、ニ
クロム系合金膜、タンタル系金属膜、ポリイミド
系有機膜、アクリルニトリル系有機膜、又はルテ
ニウム系酸化膜のうちいずれかの抵抗膜から成る
上記トリミング抵抗回路網である。
(作用) 本発明のトリミング抵抗回路網の作用について
具体例に基づき以下説明する。第1図aはこの回
路網を電気回路図で表したものである。
本トリミング抵抗回路網は、第1外部接続用端
子T1及び第2外部接続用端子T2とを有する2端
子回路網であつて、第1抵抗体11(以下抵抗
R1と呼びその抵抗値をr1とする)はこの回路網の
終段に接続される。端子T1及びT2とを抵抗R1
は第1及び第2連結体により連結される。同図b
に示すように第1直列抵抗体12(抵抗R2、抵
抗値r2)の一端と、並列トリミング抵抗体15
(抵抗R3、抵抗値r3)の一端とを接続して成る逆
L字形抵抗体17(波線で囲まれた部分)を単位
段とし、この抵抗体17の複数段(この図面では
6段)が縦続接続される。抵抗R2の他の一端を
第3接続端17a、抵抗R3の他の一端を第4接
続端17b、抵抗R2,R3の互いに接続される前
記一端を第5接続端17cとする。
逆L字形抵抗体17の第3接続端17aは、終
段に配設された場合には抵抗R1接続端11aと、
又終段以外に配設された場合には次の第5接続端
17cに接続される。第4接続端17bは第2連
結体14を介し端子T2及び抵抗R1の第2接続端
11bと一体に接続される。端子T2と初段の抵
抗体17の第5接続端17cとの間に第2直列抵
抗体18(抵抗R4、抵抗値r4)が導入される。各
段の第5接続端と第4接続端との間から抵抗R1
側を見た合成抵抗値rは、常にr1に等しくなるよ
う設計される。即ち、r1、r2、r3は r=(r1+r2)r3/(r1+r2)+r3=r1
…(1) を満足するように形成される。
なお第1図の×印はトリミング抵抗体を表し、
トリミング加工により切断されることを示す。
上記構成の本トリミング抵抗回路網における端
子T1及びT2間の合成抵抗値は、初期値(r4+r1
から最終値(r4+r1+6r2)まで、並列トリミング
抵抗体を端子T1,T2に近い側から第1抵抗体側
に向かつて順次1つ切断する毎に実質的に一定値
r2ずつ増加する。ここで抵抗R2は端子T1,T2
の合成抵抗の変化量のきざみ幅r2を決定し、逆L
字形抵抗体の段数は変化量の全範囲を決定する。
又抵抗R4は前記合成抵抗の初期値を決定するが、
本回路網の機能を抵抗値修正機能のみとする場合
には省略できる。抵抗R1及びR3の抵抗値は上記
(1)式を満足する必要があり、r2が予め決められた
場合にはr1、r3いずれか1つ又はこれらの比r1
r3は自由に決めることができるので、設計上件、
制像条件等を考慮し、例えば本回路網の占有面積
を最小にするようなr1、r3の値が選択できる。
第2図に示すトリミング抵抗回路網は、第1図
に示す回路網において第1直列抵抗体12の抵抗
R2の一部を第2連結体側に分配したもので、第
2連結体14が第2外部接続用端子T2から直列
抵抗体を介して第1抵抗体11の第2接続端11
bに接続する場合を示す。r2a=pr2、r2b=(1−
p)r2であつてpは分配の割合を決める1より小
さい数値であり、設計条件、製造条件等から所望
値を選択できる。第1図と同一符号は同一部分若
しくは対応部分を表し作用もほぼ等しいので説明
を省略する。
第3図aは本発明のトリミング抵抗回路網の他
の具体例を電気回路図で表したものである。本回
路網は第1外部接続用端子T3及び第2外部接続
用端子T4を有する2端子回路網で、第1抵抗体
51(抵抗R51、抵抗値r51)はこの回路網の終段
に接続される。端子T3と抵抗R51の第1接続端5
1aとを、第1直列抵抗体52(抵抗R2q、抵抗
値r2q)、第2直列抵抗体53(抵抗R2o、抵抗値
r2o)、第3直列抵抗体54(抵抗R2n、抵抗値
r2n)及び第4直列抵抗体55(抵抗R21、抵抗値
r21)を介して接続する第1連結体56、並びに
端子Tと抵抗51の第2接続端51bとを直結す
る第2連結体57が設けられる。両端がそれぞれ
第1連結体56及び第2連結体57に接続される
並列トリミング抵抗体群58m、58n、及び5
8qが配設される。
並列トリミング抵抗体群58mは第3図bに示
すように並列トリミング抵抗R31,R32……R3n
m本のトリミング抵抗を並列に接続したもので、
この記載順序に1本ずつ切断すると、端子T5
T6間の合成抵抗値が一定値r0ずつ増加するよう
になつている。ただし抵抗R3,R32,R33……R3n
の抵抗値r31、r32、r33……r3nはそれぞれ(1×
2)r0、(2×3)r0、(3×4)r0……m(m+
1)r0である。又抵抗R2n抵抗値はr2n=mr0とす
る。この場合においても、T5,T6端子から右側
にみる合成抵抗値を計算すれば、第1図の場合に
説明したと同じく、第一抵抗体の抵抗値r0に等し
くなる。
並列トリミング抵抗体群58nと抵抗R2o並び
に並列トリミング抵抗体群58qと抵抗R2qとの
それぞれの抵抗体の抵抗値についても同様で、数
値mに換えてn又はqとすればよい。抵抗R51
抵抗値r51は、抵抗変化のきざみ幅r0とする。な
お実際には抵抗R2qと抵抗R51とは、抵抗値(r2q
+r0)を持つ1つの抵抗体51として形成される
ことが多い。
上記構成のトリミング抵抗回路網においては、
端子T3,T4間の合成抵抗値、初期値(r21+r0
から最終値{r21+r0+(m+n+q)r0}まで、
並列トリミング抵抗体を端子T3,T4に近い側か
ら第1抵抗体51側に向かつて順次1つ切断する
毎に一定値r0ずつ増加する。ここで抵抗R2nの抵
抗値は、前段並列トリミング抵抗体群58mを切
断したときの合成抵抗の全増加量mr0に等しく、
切断後は、抵抗R2nの抵抗値は抵抗R21に付加さ
れ、後段に接続される抵抗体群58nの設計条件
を初段の抵抗体群58mのそれとほぼ等しくする
ことができる。抵抗R2o及びR2qについても同様
である。通常、m、n、qは、1本ないし3本程
度とするので本回路網における個々の並列トリミ
ング抵抗体の抵抗値は2r0、6r0、12r0程度で、
個々の抵抗値間の差は抑えられ、トリミング抵抗
回路網を形成するチツプ領域の増大を避けること
ができる。第1抵抗体51は抵抗変化のきざみ幅
r0によつて決定され、又抵抗R21は本回路網の合
成抵抗の初期値を決定するが、所望により省略す
ることができる。又第2図の具体例のように、第
1連結体56に含まれる抵抗R21,R2nないしR2q
の一部を第2連結体57のそれぞれの対応部に分
配挿入することも差支えない。又抵抗体群の数は
この具体例では58m,58n,58qの3段と
したが、所望により任意の段数とすることが可能
である。
なお本回路網における並列トリミング抵抗体
は、抵抗膜として不純物をドープしたがポリシリ
コン膜又はニクロム系合金膜等の熱伝導率が従来
の短絡バーの金属に比し小さい材料を使用するの
で、照射するレーザ光パワーも低く、切断加工時
の下地層破壊を著しく減少することが可能であ
る。
(実施例) 第4図aは、前記第1図aに示すトリミング抵
抗回路網の実施例を、電気等価回路図で示したも
のである。以下第1図で使用した符号は同一部分
又は同一事項を示すので説明を省略する。本回路
網は、抵抗値を1Ωから10Ωまで1Ωきざみで修
正する回路網で、通常修正を必要とする抵抗体
(図示なし)に直列に接続され、この抵抗値を適
切値に修正するのに使用される。したがつて初期
値を決定する抵抗R4は設けない。抵抗の変化幅
が1Ωきざみであるからr2=1Ωとする。終段の
逆L字形抵抗体の接続端17cと17bとから抵
抗R1を見た合成抵抗値をrに等しくするため、r1
及びr3は前記(1)を満たす必要がある。同式のr2
1を代入しr1とr3の関係を求めると次式となる。
r3=r1(r1+1) ……(2) この式より、設計、製造等の条件を考慮しr1
1Ω、r3=2Ωとする。変化範囲を1Ωから10Ω
までとするため逆L字形抵抗体を9段縦続接続す
る。
最終段の逆L字形抵抗体の端子17cと17b
より抵抗R1側(図面では右側)を見た合成抵抗
は1Ωとなり、換言すれば最終段の逆L字形抵抗
体に1Ω(抵抗R1)を接続した回路は、1Ωの
抵抗体と等価となる。したがつて8段めの逆L字
形抵抗体は、この1Ωの等価抵抗が接続されるの
で、第4図aの回路網と同図bに示す回路網とは
端子T1,T2の合成抵抗値については等価である。
この思考操作は初段に向かつて繰返し可能である
ので、その結果逆L字形抵抗体のすべての段の接
続端17c,17bより右側を見た抵抗値は1Ω
となる。したがつて、端子T1,T2間の合成抵抗
値は1Ωである。ここで初段の並列トリミング抵
抗体R3を切断すると端子T1,T2間の合成抵抗値
は、初段の抵抗R2の1Ωと次段の接続端17c,
17bから右側を見た抵抗値1Ωとの和即ち2Ω
となる。最終段に向かつて順次並列トリミング抵
抗体を切断する毎に前段の抵抗R2の1Ωが付加
され、端子T1,T2間の抵抗値は1Ωから10Ωま
で1Ωきざみで変化する。
次に第3図aに示す本発明のトリミング抵抗回
路網の実施例を第5図aに示す。以下第3図で使
用した符号は同一部分又は同一事項を示すので説
明を省略する。この回路網は端子T3,T4間の合
成抵抗を2Ωから6Ωまで、1Ωきざみで変化さ
せる回路網である。したがつて並列トリミング抵
抗体の全本数(m+n+q)は4本で、きざみ抵
抗値r0は1Ωとなる。設計、製造等の諸条件を考
慮しm=3、n=1、q=0とする。次に初段の
並列トリミング抵抗体群58mは、m=3である
からr31=2r0=2Ω、r32=(2×3)r0=6Ω、
r33=(3×4)r0=12Ωの3本の並列トリミング
抵抗体より構成する。又並列トリミング抵抗体群
は58mを切断したときの合成抵抗の全増加量は
mr0=3r0=3Ωであるからr2n=3Ωとする。次
段の並列トリミング抵抗体群58nはn=1であ
るからr31=2r0=2Ωの1本の並列トリミング抵
抗体より構成しr2o=1Ωとする。第1抵抗体5
1のr51はきざみ抵抗値r0に等しく1Ωとする。
又初期抵抗値(r21+r0)が2Ωであるから、r21
は1Ωとなる。抵抗R2oと抵抗R52とは、抵抗値
(r2o+R51)=2Ωを持つ1つの抵抗体として、同
図bに示すように形成されることが多い。
以上述べた構成の第5図aの回路網の端子T3
T4間の初期の合成抵抗は2Ωである。次に図面
上端子T3,T4に近い側の並列トリミング抵抗体
から右側の抵抗体に向かつて順次1本ずつ切断す
ると、端子T3,T4間の合成抵抗値は一定値1Ω
ずつ変化をし、最終値6Ωとなる。この回路網の
並列トリミング抵抗群の段数及び該抵抗群を構成
する並列トリミング抵抗体の本数は設計、製造の
諸条件を考慮して選択可能で、自由度は大きい。
本発明における抵抗体は薄膜又は膜厚抵抗体
で、膜抵抗の抵抗値は、第6図aに示すように膜
部材4の比抵抗ρ(Ω−cm)、膜厚t、膜の長さl
及び膜の幅wによつて決定される。同一チツプ上
に形成される抵抗膜では、ρ,tを一定とし、
l,wを変化させて所望の抵抗値を得るのが普通
である。この場合高抵抗膜は同図bに示すように
lを大きくwを小さくするが、wには微細化技術
による最小限界があり、さらに高い高抵抗膜形成
のためにlを増加する必要があるが、これは抵抗
膜形成の占有領域が増加する。又低抵抗膜形成の
ためには同図cに示すようにlを小さくwを大き
くするが、lは前記同様微細化技術により最小限
界値があり、さらに低い抵抗膜形成のためにはw
を大きくする必要があるが、これは抵抗膜形成の
占有領域を増加する。したがつて膜抵抗体の形
状、寸法は設計、製造等の各種条件を勘案し、そ
の最適値が決定される。
本発明のトリミング抵抗回路網は上記実施例か
らも明らかなように、所望の抵抗値変化を得るた
めの構成抵抗体の抵抗値選択の自由度が大きく、
該回路網を形成するのに必要な面積を小さくする
ことができる。
上記実施例における並列トリミング抵抗体は純
物をドープしたポリシリコン膜を使用し、レーザ
光照射により切断加工を行う。従つて従来のAl
等の高熱伝導率の金属切断に比し、レーザ光切断
時の下地層の損傷は著しく減少した。同様の効果
は、Al等の金属に比し低熱伝導率のニクロム系
合金膜、タンタル系金属膜、ポリイミド系有機
膜、アクリルニトリル系有機膜又はルテニウム系
酸化膜等のうちいずれかの部材を使用しても得ら
れる。
[発明の効果] これまで述べたように、本発明のトリミング抵
抗回路網においては、トリミング抵抗体は、不純
物をドープしたポリシリコン膜又はニクロム系合
金膜等、Al等の金属に比し低熱伝導率の抵抗膜
を使用するので、トリミング抵抗体切断時にその
下層部を破壊することなく、レーザトリミングが
可能となる。
又その破断部にたとえマイクロクラツクが発生
しても切断後は該破断部には電流は流れないの
で、マイクロクラツクにより抵抗値が経時変化を
引起こすという欠点も除去される。
又本発明の回路網を使用することにより、トリ
ミングに際し所望の一定きざみの抵抗変化量を維
持できるので、集積回路の出力特性を調整するに
当り、容易に必要な精度を実現できる。
又本発明の回路網は、所望の効果を得るための
構成抵抗体の抵抗値選択の自由度が大きいので、
該回路網形成に必要な領有面積を低減化すること
ができる。
【図面の簡単な説明】
第1図aは本発明のトリミング抵抗回路網の具
体例の1つを示す電気回路図、同図bは該回路網
の作用を説明するための部分回路図、第2図は第
1図aの回路網を一部変形した電気回路図、第3
図aは本発明のトリミング抵抗回路網の具体例の
他の一つを示す電気回路図、同図bは該回路網の
作用を説明するための部分回路図、第4図は第1
図aの本発明のトリミング抵抗回路網の実施例を
示す電気回路図、第5図は第3図aの本発明のト
リミング抵抗回路網の実施例を示す電気回路図、
第6図は膜抵抗体の抵抗値を決める要因を説明す
るための平面図、第7図aは従来の抵抗値を変え
るためのトリミング方法を説明する電気回路図、
同図bは従来のトリミング膜抵抗体に溝加工をし
た平面図、第8図及び第9図は従来のトリミング
抵抗回路網の問題点を説明するための電気回路図
である。 11,51……第1抵抗体(R1,R51)、11
a,51a……第1接続端、11b,51b……
第2接続端、12,52……第1直列抵抗体
(R2,R2q)、13,56……第1連結体、14,
57……第2連結体、15……並列トリミング抵
抗体(R3)、17……逆L字形抵抗体、18,5
3……第2直列抵抗体(R4,R2o)、54……第
3直列抵抗体(R2n)、55……第4直列抵抗体
(R21)、58m,58n,58q……並列トリミ
ング抵抗体群、T1,T3……第1外部接続用端子、
T2,T4……第2外部接続用端子。

Claims (1)

  1. 【特許請求の範囲】 1 第1及び第2の外部接続用端子と、両端を第
    1及び第2の接続端とする第1抵抗体と、第1外
    部接続用端子と第1接続端とを直列抵抗体を介し
    て接続する第1連結体と、第2外部接続用端子と
    第2接続端とを直結又は直列抵抗体を介して接続
    する第2連結体と、両端がそれぞれ第1連結体及
    び第2連結体に接続される並列トリミング抵抗体
    とを具備し、 各並列トリミング抵抗体若しくは各並列トリミ
    ング抵抗体群が有する第1連結体との接続点及び
    第2連結体との接続点から第1抵抗体側をみた合
    成抵抗値が、いずれも第1抵抗体の抵抗値に等し
    く構成されているとともに、並列トリミング抵抗
    体を1つ切断するごとに、第1及び第2外部接続
    用端子間の合成抵抗値が実質的に一定値ずつ増加
    することを特徴とするトリミング抵抗回路網。 2 並列トリミング抵抗体が不純物をドープした
    ポリシリコン膜、ニクロム系合金膜、タンタル系
    金属膜、ポリイミド系有機膜、アクリルニトリル
    系有機膜、又はルテニウム系酸化膜のうちいずれ
    かの抵抗膜から成る特許請求の範囲第1項記載の
    トリミング抵抗回路網。
JP63022804A 1988-02-04 1988-02-04 トリミング抵抗回路網 Granted JPH01199404A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63022804A JPH01199404A (ja) 1988-02-04 1988-02-04 トリミング抵抗回路網
EP89101755A EP0327078B1 (en) 1988-02-04 1989-02-01 Trimming resistor network
DE68917489T DE68917489T2 (de) 1988-02-04 1989-02-01 Abgleichwiderstandsnetzwerk.
US07/305,811 US4906966A (en) 1988-02-04 1989-02-03 Trimming resistor network
KR9202033U KR920003074Y1 (ko) 1988-02-04 1992-02-12 트리밍 저항회로망

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63022804A JPH01199404A (ja) 1988-02-04 1988-02-04 トリミング抵抗回路網

Publications (2)

Publication Number Publication Date
JPH01199404A JPH01199404A (ja) 1989-08-10
JPH0552043B2 true JPH0552043B2 (ja) 1993-08-04

Family

ID=12092870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63022804A Granted JPH01199404A (ja) 1988-02-04 1988-02-04 トリミング抵抗回路網

Country Status (4)

Country Link
US (1) US4906966A (ja)
EP (1) EP0327078B1 (ja)
JP (1) JPH01199404A (ja)
DE (1) DE68917489T2 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0294555A (ja) * 1988-09-30 1990-04-05 Toshiba Corp トリミング抵抗体
JP2664793B2 (ja) * 1990-04-06 1997-10-22 株式会社東芝 半導体装置の製造方法
US5689428A (en) 1990-09-28 1997-11-18 Texas Instruments Incorporated Integrated circuits, transistors, data processing systems, printed wiring boards, digital computers, smart power devices, and processes of manufacture
US5099148A (en) * 1990-10-22 1992-03-24 Sgs-Thomson Microelectronics, Inc. Integrated circuit having multiple data outputs sharing a resistor network
GB2259807B (en) * 1991-09-23 1995-09-06 Crystal Semiconductor Corp Low drift resistor structure
JP2637662B2 (ja) * 1992-02-25 1997-08-06 ローム株式会社 チップ型複合電子部品の製造方法及びチップ型ネットワーク抵抗器の製造方法
US5567550A (en) * 1993-03-25 1996-10-22 Texas Instruments Incorporated Method of making a mask for making integrated circuits
US5507171A (en) * 1994-04-15 1996-04-16 Ssi Technologies, Inc. Electronic circuit for a transducer
CA2145697A1 (en) * 1994-04-15 1995-10-16 Michael F. Mattes Method and apparatus for compensating for temperature fluctuations in the input to a gain circuit
JP3124473B2 (ja) * 1994-08-19 2001-01-15 セイコーインスツルメンツ株式会社 半導体装置とその製造方法
US5640137A (en) * 1995-01-24 1997-06-17 Zilog, Inc. Polysilicon resistor cooling
EP0780851B1 (en) * 1995-12-20 2003-06-11 International Business Machines Corporation A semiconductor IC chip with electrically adjustable resistor structures
TW340944B (en) * 1996-03-11 1998-09-21 Matsushita Electric Ind Co Ltd Resistor and method of making the same
DE19743271C1 (de) 1997-09-30 1998-10-29 Siemens Ag Lineare Anordnung metallischer Sicherungsstrecken auf Wafern, wobei durch "Schießen" der Sicherungsstrecken Schaltungskenngrößen einstellbar sind
US6664500B2 (en) 2000-12-16 2003-12-16 Anadigics, Inc. Laser-trimmable digital resistor
US20030011625A1 (en) * 2001-07-13 2003-01-16 Kellis James T. Brightness control of displays using exponential current source
DE10224180B4 (de) * 2002-05-31 2007-01-04 Infineon Technologies Ag Schaltungsanordnung zur Einstellung des Eingangswiderstandes und der Eingangskapazität eines integrierten Halbleiterschaltungschips
JP2005158936A (ja) * 2003-11-25 2005-06-16 Sharp Corp 調整インピーダンス素子、半導体装置及びトリミング方法
US7300807B2 (en) * 2004-04-14 2007-11-27 International Business Machines Corporation Structure and method for providing precision passive elements
JP4508023B2 (ja) * 2005-07-21 2010-07-21 株式会社デンソー レーザトリミング評価方法およびレーザトリミング用レーザ強度設定方法
TWI285068B (en) 2006-03-24 2007-08-01 Ind Tech Res Inst An adjustable resistor embedded in a multi-layer substrate and method for forming the same
CN102438400A (zh) * 2006-03-31 2012-05-02 财团法人工业技术研究院 多层基板内的可调电阻及其形成方法
DE102006052748A1 (de) * 2006-08-14 2008-04-30 Rohde & Schwarz Gmbh & Co. Kg Oszilloskop-Tastkopf
US8240027B2 (en) * 2008-01-16 2012-08-14 Endicott Interconnect Technologies, Inc. Method of making circuitized substrates having film resistors as part thereof
US8338192B2 (en) * 2008-05-13 2012-12-25 Stmicroelectronics, Inc. High precision semiconductor chip and a method to construct the semiconductor chip
KR20090121470A (ko) * 2008-05-22 2009-11-26 주식회사 하이닉스반도체 임피던스 교정 회로를 포함하는 반도체 메모리 장치
WO2010035608A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
DE112011105993T5 (de) 2011-12-23 2014-09-04 Intel Corporation Prozessabstimmbarer Widerstand mit Nutzerwählbaren Werten
JP6357298B2 (ja) * 2012-05-02 2018-07-11 株式会社半導体エネルギー研究所 トリミング抵抗
US9634646B1 (en) 2015-10-27 2017-04-25 Analog Devices, Inc. Mismatch calibration of capacitive differential isolator
JP2017146134A (ja) * 2016-02-16 2017-08-24 アルプス電気株式会社 抵抗値調整回路および荷重検出装置ならびに抵抗値調整方法
US11056253B2 (en) * 2019-03-18 2021-07-06 Qualcomm Incorporated Thin-film resistors with flexible terminal placement for area saving
US10653013B1 (en) * 2019-09-03 2020-05-12 The Boeing Company Thin film resistor having surface mounted trimming bridges for incrementally tuning resistance
DE102020134776B4 (de) 2020-12-22 2023-05-25 urbanhive GmbH Modulares System für Hydrokulturen für den Einsatz im Innenraum

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB732437A (en) * 1951-10-03 1955-06-22 Technograph Printed Circuits L Electric circuit components
US3431640A (en) * 1966-03-04 1969-03-11 Burroughs Corp Method for adjusting thin film resistors
US3916142A (en) * 1973-03-29 1975-10-28 Gte Automatic Electric Lab Inc Method of static trimming of film deposited resistors
FI52780C (fi) * 1974-06-18 1977-11-10 Paramic Ab Oy Vastusarvoltaan aseteltava vastusverkko.
US4150366A (en) * 1976-09-01 1979-04-17 Motorola, Inc. Trim network for monolithic circuits and use in trimming a d/a converter
US4338590A (en) * 1980-01-07 1982-07-06 National Semiconductor Corporation Multi stage resistive ladder network having extra stages for trimming
JPS56132815A (en) * 1980-03-21 1981-10-17 Nec Corp Reference step voltage generating circuit
JPS60160726A (ja) * 1984-02-01 1985-08-22 Fujitsu Ltd Cmos駆動回路
US4647906A (en) * 1985-06-28 1987-03-03 Burr-Brown Corporation Low cost digital-to-analog converter with high precision feedback resistor and output amplifier

Also Published As

Publication number Publication date
DE68917489T2 (de) 1994-12-15
DE68917489D1 (de) 1994-09-22
EP0327078A3 (en) 1991-04-03
EP0327078A2 (en) 1989-08-09
JPH01199404A (ja) 1989-08-10
EP0327078B1 (en) 1994-08-17
US4906966A (en) 1990-03-06

Similar Documents

Publication Publication Date Title
JPH0552043B2 (ja)
US3988824A (en) Method for manufacturing thin film circuits
JP2945166B2 (ja) 電気抵抗体およびその製造方法
KR920003467B1 (ko) 트리밍소자와 그 전기단락방법
US9806605B2 (en) Voltage divider circuit having at least two kinds of unit resistors
US6725436B2 (en) Resistor circuit
JP2003037179A (ja) 抵抗回路並びにそれを用いた電圧検出回路及び定電圧発生回路
US7205880B2 (en) Trimmer impedance component, semiconductor device and trimming method
US3778689A (en) Thin film capacitors and method for manufacture
US5257005A (en) Small value precision integrated circuit resistors
KR920003074Y1 (ko) 트리밍 저항회로망
JP3294401B2 (ja) 半導体装置
JP2801801B2 (ja) Pinダイオード
US5656987A (en) Resistance temperature sensor
JPH0132363Y2 (ja)
JP2881457B2 (ja) 増幅回路
JP3476849B2 (ja) ヒユーズ抵抗器およびその製造方法
JPH0636675A (ja) ヒユーズ抵抗器およびその製造方法
JPH09260113A (ja) 抵抗器およびその製造方法
JPS63310160A (ja) レ−ザ−トリミング方法
JP2919398B2 (ja) 半導体装置
JPH0964277A (ja) 抵抗素子及びその製造方法
JPS6248903B2 (ja)
JPH04250601A (ja) チップ抵抗器の抵抗値調整方法
US20020033518A1 (en) Integrated circuit resistor structure

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees