JP2003037179A - 抵抗回路並びにそれを用いた電圧検出回路及び定電圧発生回路 - Google Patents
抵抗回路並びにそれを用いた電圧検出回路及び定電圧発生回路Info
- Publication number
- JP2003037179A JP2003037179A JP2002128382A JP2002128382A JP2003037179A JP 2003037179 A JP2003037179 A JP 2003037179A JP 2002128382 A JP2002128382 A JP 2002128382A JP 2002128382 A JP2002128382 A JP 2002128382A JP 2003037179 A JP2003037179 A JP 2003037179A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- resistance element
- circuit
- voltage
- error correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【課題】 面積をあまり増大させることなく、ヒューズ
切断後の抵抗回路の抵抗値誤差を抑制する。 【解決手段】 誤差補正抵抗素子Ｒｌｄｎと設定抵抗素
子ＲＴｎが直列に接続され、設定抵抗素子ＲＴｎ及び誤
差補正抵抗素子ＲｌｄｎにヒューズＲＬｎが並列に接続
されてなるｍ＋１個（ｍは正の整数）の単位抵抗ＳＢｎ
が抵抗素子Ｒbottomと抵抗素子Ｒtopの間に直列に接続
されている。単位抵抗ＳＢｎでは、ヒューズ切断前のヒ
ューズＲＬｎ、設定抵抗素子ＲＴｎ及び誤差補正抵抗素
子Ｒｌｄｎの合成抵抗と、誤差補正抵抗素子Ｒｌｄｎ単
独の抵抗値が等しくなるように設定されている。ヒュー
ズＲＬｎ切断後の単位抵抗ＳＢｎの抵抗値は、ヒューズ
ＲＬｎ切断前に比べて設定抵抗素子ＲＴｎの抵抗値分だ
け増加するので、ヒューズＲＬｎの抵抗値に起因するヒ
ューズＲＬｎ切断後の単位抵抗ＳＢｎの抵抗値誤差を抑
制できる。
切断後の抵抗回路の抵抗値誤差を抑制する。 【解決手段】 誤差補正抵抗素子Ｒｌｄｎと設定抵抗素
子ＲＴｎが直列に接続され、設定抵抗素子ＲＴｎ及び誤
差補正抵抗素子ＲｌｄｎにヒューズＲＬｎが並列に接続
されてなるｍ＋１個（ｍは正の整数）の単位抵抗ＳＢｎ
が抵抗素子Ｒbottomと抵抗素子Ｒtopの間に直列に接続
されている。単位抵抗ＳＢｎでは、ヒューズ切断前のヒ
ューズＲＬｎ、設定抵抗素子ＲＴｎ及び誤差補正抵抗素
子Ｒｌｄｎの合成抵抗と、誤差補正抵抗素子Ｒｌｄｎ単
独の抵抗値が等しくなるように設定されている。ヒュー
ズＲＬｎ切断後の単位抵抗ＳＢｎの抵抗値は、ヒューズ
ＲＬｎ切断前に比べて設定抵抗素子ＲＴｎの抵抗値分だ
け増加するので、ヒューズＲＬｎの抵抗値に起因するヒ
ューズＲＬｎ切断後の単位抵抗ＳＢｎの抵抗値誤差を抑
制できる。
Description
【０００１】
【発明の属する技術分野】本発明は、並列接続された抵
抗の一方の抵抗をレーザー又は電気的ストレスにより切
断することによりその直列抵抗値を変化させることがで
きる抵抗回路、並びにそのような抵抗回路を備えた電圧
検出回路及び定電圧発生回路に関するものである。この
ような抵抗回路、定電圧発生回路及び電圧検出回路は、
例えばアナログ電子回路を備えた半導体集積回路に搭載
される。
抗の一方の抵抗をレーザー又は電気的ストレスにより切
断することによりその直列抵抗値を変化させることがで
きる抵抗回路、並びにそのような抵抗回路を備えた電圧
検出回路及び定電圧発生回路に関するものである。この
ような抵抗回路、定電圧発生回路及び電圧検出回路は、
例えばアナログ電子回路を備えた半導体集積回路に搭載
される。
【０００２】
【従来の技術】図５は、定電圧発生回路の一例を示す回
路図である。直流電源５からの電源を負荷７に安定して
供給すべく、定電圧発生回路９が設けられている。定電
圧発生回路９は、直流電源５が接続される入力端子（Ｖ
bat）１１、基準電圧発生回路（Ｖref）１３、演算増幅
器１５、出力ドライバを構成するＰチャネル型ＭＯＳト
ランジスタ（以下、ＰＭＯＳと略記する）１７、分圧抵
抗Ｒ１，Ｒ２及び出力端子（Ｖout）１９を備えてい
る。定電圧発生回路９の演算増幅器１５では、出力端子
がＰＭＯＳ１７のゲート電極に接続され、反転入力端子
に基準電圧発生回路１３から基準電圧Ｖrefが印加さ
れ、非反転入力端子に出力電圧Ｖoutを抵抗Ｒ１とＲ２
で分圧した電圧が印加され、抵抗Ｒ１，Ｒ２の分圧電圧
が基準電圧Ｖrefに等しくなるように制御される。
路図である。直流電源５からの電源を負荷７に安定して
供給すべく、定電圧発生回路９が設けられている。定電
圧発生回路９は、直流電源５が接続される入力端子（Ｖ
bat）１１、基準電圧発生回路（Ｖref）１３、演算増幅
器１５、出力ドライバを構成するＰチャネル型ＭＯＳト
ランジスタ（以下、ＰＭＯＳと略記する）１７、分圧抵
抗Ｒ１，Ｒ２及び出力端子（Ｖout）１９を備えてい
る。定電圧発生回路９の演算増幅器１５では、出力端子
がＰＭＯＳ１７のゲート電極に接続され、反転入力端子
に基準電圧発生回路１３から基準電圧Ｖrefが印加さ
れ、非反転入力端子に出力電圧Ｖoutを抵抗Ｒ１とＲ２
で分圧した電圧が印加され、抵抗Ｒ１，Ｒ２の分圧電圧
が基準電圧Ｖrefに等しくなるように制御される。
【０００３】図６は、電圧検出回路の一例を示す回路図
である。１５は演算増幅器で、その反転入力端子に基準
電圧発生回路１３が接続され、基準電圧Ｖrefが印加さ
れる。入力端子（Ｖsens）２３から入力される測定する
べき端子の電圧が分圧抵抗Ｒ１とＲ２によって分圧され
て演算増幅器１５の非反転入力端子に入力される。演算
増幅器１５の出力は出力端子１９を介して外部に出力さ
れる。この電圧検出回路２１において、測定するべき端
子の電圧が高く、分圧抵抗Ｒ１とＲ２により分圧された
電圧が基準電圧Ｖrefよりも高いときは演算増幅器１５
の出力がＨを維持し、測定するべき端子の電圧が降下し
てきて分圧抵抗Ｒ１とＲ２により分圧された電圧が基準
電圧Ｖref以下になってくると演算増幅器１５の出力が
Ｌになる。
である。１５は演算増幅器で、その反転入力端子に基準
電圧発生回路１３が接続され、基準電圧Ｖrefが印加さ
れる。入力端子（Ｖsens）２３から入力される測定する
べき端子の電圧が分圧抵抗Ｒ１とＲ２によって分圧され
て演算増幅器１５の非反転入力端子に入力される。演算
増幅器１５の出力は出力端子１９を介して外部に出力さ
れる。この電圧検出回路２１において、測定するべき端
子の電圧が高く、分圧抵抗Ｒ１とＲ２により分圧された
電圧が基準電圧Ｖrefよりも高いときは演算増幅器１５
の出力がＨを維持し、測定するべき端子の電圧が降下し
てきて分圧抵抗Ｒ１とＲ２により分圧された電圧が基準
電圧Ｖref以下になってくると演算増幅器１５の出力が
Ｌになる。
【０００４】一般に、図５に示した定電圧発生回路や図
６に示した電圧検出回路では、製造プロセスのバラツキ
に起因して基準電圧発生回路からの基準電圧Ｖrefが変
動するので、その変動に対応すべく、分圧抵抗としてヒ
ューズの切断により抵抗値を調整可能な抵抗回路を用い
て、分圧抵抗の抵抗値を調整している。
６に示した電圧検出回路では、製造プロセスのバラツキ
に起因して基準電圧発生回路からの基準電圧Ｖrefが変
動するので、その変動に対応すべく、分圧抵抗としてヒ
ューズの切断により抵抗値を調整可能な抵抗回路を用い
て、分圧抵抗の抵抗値を調整している。
【０００５】図７は、分圧抵抗を構成する従来の抵抗回
路を示す回路図である。抵抗素子Ｒbottom、ｍ＋１個
（ｍは正の整数）の設定抵抗素子ＲＴ０，ＲＴ１，…，
ＲＴｍ、抵抗素子Ｒtopが直列に接続されている。設定
抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍには、各設定抵抗
素子に対応してヒューズＲＬ０，ＲＬ１，…，ＲＬｍが
並列に接続されている。このような抵抗回路は例えば特
開２０００−１５７９９公報に開示されている。このよ
うに、抵抗対の比の精度が重視される抵抗回路では、製
造工程での作り込み精度を上げるために、一対の設定抵
抗素子及びヒューズからなる単位抵抗が直列に接続され
て梯子状に配置されている。
路を示す回路図である。抵抗素子Ｒbottom、ｍ＋１個
（ｍは正の整数）の設定抵抗素子ＲＴ０，ＲＴ１，…，
ＲＴｍ、抵抗素子Ｒtopが直列に接続されている。設定
抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍには、各設定抵抗
素子に対応してヒューズＲＬ０，ＲＬ１，…，ＲＬｍが
並列に接続されている。このような抵抗回路は例えば特
開２０００−１５７９９公報に開示されている。このよ
うに、抵抗対の比の精度が重視される抵抗回路では、製
造工程での作り込み精度を上げるために、一対の設定抵
抗素子及びヒューズからなる単位抵抗が直列に接続され
て梯子状に配置されている。
【０００６】このような抵抗回路では、任意のヒューズ
ＲＬ０，ＲＬ１，…，ＲＬｍをレーザー光線で切断する
ことにより、所望の直列抵抗値を得ることができる。こ
の場合、ヒューズＲＬ０，ＲＬ１，…，ＲＬｍの抵抗値
を設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍの抵抗値よ
りも無視できる程度に小さく、又は設定抵抗素子ＲＴ
０，ＲＴ１，…，ＲＴｍの抵抗値をヒューズＲＬ０，Ｒ
Ｌ１，…，ＲＬｍの抵抗値を無視できる程度に大きくす
ることによって、ヒューズ切断後に抵抗値誤差の少ない
抵抗値を得ることができる。
ＲＬ０，ＲＬ１，…，ＲＬｍをレーザー光線で切断する
ことにより、所望の直列抵抗値を得ることができる。こ
の場合、ヒューズＲＬ０，ＲＬ１，…，ＲＬｍの抵抗値
を設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍの抵抗値よ
りも無視できる程度に小さく、又は設定抵抗素子ＲＴ
０，ＲＴ１，…，ＲＴｍの抵抗値をヒューズＲＬ０，Ｒ
Ｌ１，…，ＲＬｍの抵抗値を無視できる程度に大きくす
ることによって、ヒューズ切断後に抵抗値誤差の少ない
抵抗値を得ることができる。
【０００７】図７の抵抗回路を図５の定電圧発生回路の
分圧抵抗Ｒ１，Ｒ２に適用する場合、例えば抵抗素子Ｒ
bottom端を接地し、抵抗素子Ｒtop端をＰＭＯＳ１７の
ドレインに接続し、抵抗素子Ｒbottom、ＲＴ０間の端子
ＮｏｄｅＬを演算増幅器１５の非反転入力端子に接続す
る。また、図７の抵抗回路を図６の電圧検出回路の分圧
抵抗Ｒ１，Ｒ２に適用する場合、例えば抵抗素子Ｒbott
om端を接地し、抵抗素子Ｒtop端を直流電源５に接続
し、端子ＮｏｄｅＬを演算増幅器１５の非反転入力端子
に接続する。これらの場合、分圧抵抗Ｒ１はＲtopによ
り構成され、分圧抵抗Ｒ２はＲbottom、設定抵抗素子Ｒ
Ｔ０，ＲＴ１，…，ＲＴｍ及びヒューズＲＬ０，ＲＬ
１，…，ＲＬｍにより構成される。
分圧抵抗Ｒ１，Ｒ２に適用する場合、例えば抵抗素子Ｒ
bottom端を接地し、抵抗素子Ｒtop端をＰＭＯＳ１７の
ドレインに接続し、抵抗素子Ｒbottom、ＲＴ０間の端子
ＮｏｄｅＬを演算増幅器１５の非反転入力端子に接続す
る。また、図７の抵抗回路を図６の電圧検出回路の分圧
抵抗Ｒ１，Ｒ２に適用する場合、例えば抵抗素子Ｒbott
om端を接地し、抵抗素子Ｒtop端を直流電源５に接続
し、端子ＮｏｄｅＬを演算増幅器１５の非反転入力端子
に接続する。これらの場合、分圧抵抗Ｒ１はＲtopによ
り構成され、分圧抵抗Ｒ２はＲbottom、設定抵抗素子Ｒ
Ｔ０，ＲＴ１，…，ＲＴｍ及びヒューズＲＬ０，ＲＬ
１，…，ＲＬｍにより構成される。
【０００８】また、図７の抵抗回路を図５の定電圧発生
回路の分圧抵抗Ｒ１，Ｒ２に適用する場合、例えば抵抗
素子Ｒbottom端を接地し、抵抗素子Ｒtop端をＰＭＯＳ
１７のドレインに接続し、抵抗素子Ｒtop、ＲＴｍ間の
端子ＮｏｄｅＭを演算増幅器１５の非反転入力端子に接
続するようにしてもよい。また、図７の抵抗回路を図６
の電圧検出回路の分圧抵抗Ｒ１，Ｒ２に適用する場合、
例えば抵抗素子Ｒbottom端を接地し、抵抗素子Ｒtop端
を直流電源５に接続し、端子ＮｏｄｅＭを演算増幅器１
５の非反転入力端子に接続するようにしてもよい。これ
らの場合、分圧抵抗Ｒ１はＲtop、設定抵抗素子ＲＴ
０，ＲＴ１，…，ＲＴｍ及びヒューズＲＬ０，ＲＬ１，
…，ＲＬｍにより構成され、分圧抵抗Ｒ２はＲbottomに
より構成される。
回路の分圧抵抗Ｒ１，Ｒ２に適用する場合、例えば抵抗
素子Ｒbottom端を接地し、抵抗素子Ｒtop端をＰＭＯＳ
１７のドレインに接続し、抵抗素子Ｒtop、ＲＴｍ間の
端子ＮｏｄｅＭを演算増幅器１５の非反転入力端子に接
続するようにしてもよい。また、図７の抵抗回路を図６
の電圧検出回路の分圧抵抗Ｒ１，Ｒ２に適用する場合、
例えば抵抗素子Ｒbottom端を接地し、抵抗素子Ｒtop端
を直流電源５に接続し、端子ＮｏｄｅＭを演算増幅器１
５の非反転入力端子に接続するようにしてもよい。これ
らの場合、分圧抵抗Ｒ１はＲtop、設定抵抗素子ＲＴ
０，ＲＴ１，…，ＲＴｍ及びヒューズＲＬ０，ＲＬ１，
…，ＲＬｍにより構成され、分圧抵抗Ｒ２はＲbottomに
より構成される。
【０００９】
【発明が解決しようとする課題】図７に示した抵抗回路
では、ヒューズ切断後に得る抵抗値がヒューズＲＬ０，
ＲＬ１，…，ＲＬｍの抵抗値に対して相対的に小さい、
又は近い値の場合、ヒューズＲＬ０，ＲＬ１，…，ＲＬ
ｍの抵抗値の影響が無視できなくなり、ヒューズ切断後
の抵抗値に誤差が発生する。この誤差を補正するために
は、あらかじめ設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴ
ｍにその誤差成分を含ませておけばよい。しかし、抵抗
対の比の精度が重視される抵抗回路では、製造工程での
作り込み精度を上げるために、一対の設定抵抗素子及び
ヒューズからなる単位抵抗を直列又は並列に接続して一
つの抵抗素子として使用するため、設定抵抗素子の絶対
抵抗値は単位抵抗の抵抗値や数によって制限されてい
る。そのため、設定抵抗素子に誤差成分を必ずしも含ま
せることができないという問題があった。
では、ヒューズ切断後に得る抵抗値がヒューズＲＬ０，
ＲＬ１，…，ＲＬｍの抵抗値に対して相対的に小さい、
又は近い値の場合、ヒューズＲＬ０，ＲＬ１，…，ＲＬ
ｍの抵抗値の影響が無視できなくなり、ヒューズ切断後
の抵抗値に誤差が発生する。この誤差を補正するために
は、あらかじめ設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴ
ｍにその誤差成分を含ませておけばよい。しかし、抵抗
対の比の精度が重視される抵抗回路では、製造工程での
作り込み精度を上げるために、一対の設定抵抗素子及び
ヒューズからなる単位抵抗を直列又は並列に接続して一
つの抵抗素子として使用するため、設定抵抗素子の絶対
抵抗値は単位抵抗の抵抗値や数によって制限されてい
る。そのため、設定抵抗素子に誤差成分を必ずしも含ま
せることができないという問題があった。
【００１０】図７に示したような構造の抵抗回路を分圧
抵抗として用いた定電圧発生回路や電圧検出回路では、
分圧抵抗に抵抗値誤差が含まれると、定電圧発生回路に
おいては設定電圧通りの出力電圧が得られず、電圧検出
回路においては設定電圧通りの電圧検出を行なえないと
いう問題があった。
抵抗として用いた定電圧発生回路や電圧検出回路では、
分圧抵抗に抵抗値誤差が含まれると、定電圧発生回路に
おいては設定電圧通りの出力電圧が得られず、電圧検出
回路においては設定電圧通りの電圧検出を行なえないと
いう問題があった。
【００１１】一方、図７に示したような構造の抵抗回路
において抵抗値誤差を小さくする方法として、ヒューズ
の抵抗値を小さくする方法がある。例えば図８に示すよ
うに、１つの設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍ
ごとに複数のヒューズＲＬ０，ＲＬ１，…，ＲＬｍを並
列に接続することにより、設定抵抗素子の抵抗値に対す
るヒューズの抵抗値を小さくすることができる。ヒュー
ズ切断時には、目的の設定抵抗素子ＲＴ０，ＲＴ１，
…，ＲＴｍに並列に接続されたすべてのヒューズＲＬ
０，ＲＬ１，…，ＲＬｍが同時に切断される。しかし、
１つの設定抵抗素子ごとに複数のヒューズを並列に接続
するためにヒューズの数が増加し、さらに、安定したヒ
ューズ切断を行なうためには十分な間隔が必要であるな
ど、同等な抵抗回路と比較して大きな面積が必要である
という問題があった。
において抵抗値誤差を小さくする方法として、ヒューズ
の抵抗値を小さくする方法がある。例えば図８に示すよ
うに、１つの設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍ
ごとに複数のヒューズＲＬ０，ＲＬ１，…，ＲＬｍを並
列に接続することにより、設定抵抗素子の抵抗値に対す
るヒューズの抵抗値を小さくすることができる。ヒュー
ズ切断時には、目的の設定抵抗素子ＲＴ０，ＲＴ１，
…，ＲＴｍに並列に接続されたすべてのヒューズＲＬ
０，ＲＬ１，…，ＲＬｍが同時に切断される。しかし、
１つの設定抵抗素子ごとに複数のヒューズを並列に接続
するためにヒューズの数が増加し、さらに、安定したヒ
ューズ切断を行なうためには十分な間隔が必要であるな
ど、同等な抵抗回路と比較して大きな面積が必要である
という問題があった。
【００１２】本発明は上記のような問題を解決するため
になされたものであり、切断専用抵抗素子の切断により
設定値を調整可能な抵抗回路、そのような抵抗回路を分
圧抵抗として用いた定電圧発生回路及び電圧検出回路に
おいて、面積をあまり増大させることなく、切断専用抵
抗素子切断後の抵抗回路の抵抗値誤差を抑制することを
目的とするものである。
になされたものであり、切断専用抵抗素子の切断により
設定値を調整可能な抵抗回路、そのような抵抗回路を分
圧抵抗として用いた定電圧発生回路及び電圧検出回路に
おいて、面積をあまり増大させることなく、切断専用抵
抗素子切断後の抵抗回路の抵抗値誤差を抑制することを
目的とするものである。
【００１３】
【課題を解決するための手段】本発明にかかる抵抗回路
は、設定抵抗素子と誤差補正抵抗素子が直列に接続さ
れ、上記設定抵抗素子及び上記誤差補正抵抗素子の直列
回路に切断専用抵抗素子が並列に接続されてなり、上記
誤差補正抵抗素子の抵抗値は、上記切断専用抵抗素子切
断前の上記設定抵抗素子、上記誤差補正抵抗素子及び上
記切断専用抵抗素子の合成抵抗値と同じ値に設定されて
いるものである。
は、設定抵抗素子と誤差補正抵抗素子が直列に接続さ
れ、上記設定抵抗素子及び上記誤差補正抵抗素子の直列
回路に切断専用抵抗素子が並列に接続されてなり、上記
誤差補正抵抗素子の抵抗値は、上記切断専用抵抗素子切
断前の上記設定抵抗素子、上記誤差補正抵抗素子及び上
記切断専用抵抗素子の合成抵抗値と同じ値に設定されて
いるものである。
【００１４】切断専用抵抗素子が切断されると、抵抗回
路の抵抗値は設定抵抗素子及び誤差補正抵抗素子の合成
抵抗値になる。誤差補正抵抗素子の抵抗値が設定抵抗素
子、誤差補正抵抗素子及び切断専用抵抗素子の合成抵抗
値と同じ値に設定されていることにより、切断専用抵抗
素子切断後の抵抗回路の抵抗値は、切断専用抵抗素子切
断前に比べて設定抵抗素子の抵抗値分だけ増加する。こ
のように、切断専用抵抗素子の抵抗値に起因する切断専
用抵抗素子切断後の抵抗回路の抵抗値誤差を抑制するこ
とができる。さらに、従来の抵抗回路に比べて誤差補正
抵抗素子を追加するだけであり、面積をあまり増大させ
ずに実現できる。
路の抵抗値は設定抵抗素子及び誤差補正抵抗素子の合成
抵抗値になる。誤差補正抵抗素子の抵抗値が設定抵抗素
子、誤差補正抵抗素子及び切断専用抵抗素子の合成抵抗
値と同じ値に設定されていることにより、切断専用抵抗
素子切断後の抵抗回路の抵抗値は、切断専用抵抗素子切
断前に比べて設定抵抗素子の抵抗値分だけ増加する。こ
のように、切断専用抵抗素子の抵抗値に起因する切断専
用抵抗素子切断後の抵抗回路の抵抗値誤差を抑制するこ
とができる。さらに、従来の抵抗回路に比べて誤差補正
抵抗素子を追加するだけであり、面積をあまり増大させ
ずに実現できる。
【００１５】本発明にかかる電圧検出回路は、入力電圧
を分圧して分圧電圧を供給するための分圧抵抗と、基準
電圧を供給するための基準電圧発生回路と、上記分圧抵
抗からの分圧電圧と上記基準電圧発生回路からの基準電
圧を比較するための比較回路を備えた電圧検出回路であ
って、上記分圧抵抗は、設定抵抗素子と誤差補正抵抗素
子が直列に接続され、上記設定抵抗素子及び上記誤差補
正抵抗素子の直列回路に切断専用抵抗素子が並列に接続
され、上記誤差補正抵抗素子の抵抗値が上記設定抵抗素
子、上記誤差補正抵抗素子及び上記切断専用抵抗素子の
合成抵抗値と同じ値に設定されている複数の単位抵抗が
直列に接続されて構成されているものである。
を分圧して分圧電圧を供給するための分圧抵抗と、基準
電圧を供給するための基準電圧発生回路と、上記分圧抵
抗からの分圧電圧と上記基準電圧発生回路からの基準電
圧を比較するための比較回路を備えた電圧検出回路であ
って、上記分圧抵抗は、設定抵抗素子と誤差補正抵抗素
子が直列に接続され、上記設定抵抗素子及び上記誤差補
正抵抗素子の直列回路に切断専用抵抗素子が並列に接続
され、上記誤差補正抵抗素子の抵抗値が上記設定抵抗素
子、上記誤差補正抵抗素子及び上記切断専用抵抗素子の
合成抵抗値と同じ値に設定されている複数の単位抵抗が
直列に接続されて構成されているものである。
【００１６】分圧抵抗が本発明の抵抗回路により構成さ
れているので、切断専用抵抗素子切断後の分圧抵抗の抵
抗値誤差を抑制することができ、さらに分圧抵抗の抵抗
値誤差に起因する検出電圧の誤差を抑制することができ
る。
れているので、切断専用抵抗素子切断後の分圧抵抗の抵
抗値誤差を抑制することができ、さらに分圧抵抗の抵抗
値誤差に起因する検出電圧の誤差を抑制することができ
る。
【００１７】本発明にかかる定電圧発生回路は、入力電
圧の出力を制御する出力ドライバと、出力電圧を分圧し
て分圧電圧を供給するための分圧抵抗と、基準電圧を供
給するための基準電圧発生回路と、上記分圧抵抗からの
分圧電圧と上記基準電圧発生回路からの基準電圧を比較
し、比較結果に応じて上記出力ドライバの動作を制御す
るための比較回路を備えた定電圧発生回路であって、上
記分圧抵抗は、設定抵抗素子と誤差補正抵抗素子が直列
に接続され、上記設定抵抗素子及び上記誤差補正抵抗素
子の直列回路に切断専用抵抗素子が並列に接続され、上
記誤差補正抵抗素子の抵抗値が上記設定抵抗素子、上記
誤差補正抵抗素子及び上記切断専用抵抗素子の合成抵抗
値と同じ値に設定されている複数の単位抵抗が直列に接
続されて構成されているものである。
圧の出力を制御する出力ドライバと、出力電圧を分圧し
て分圧電圧を供給するための分圧抵抗と、基準電圧を供
給するための基準電圧発生回路と、上記分圧抵抗からの
分圧電圧と上記基準電圧発生回路からの基準電圧を比較
し、比較結果に応じて上記出力ドライバの動作を制御す
るための比較回路を備えた定電圧発生回路であって、上
記分圧抵抗は、設定抵抗素子と誤差補正抵抗素子が直列
に接続され、上記設定抵抗素子及び上記誤差補正抵抗素
子の直列回路に切断専用抵抗素子が並列に接続され、上
記誤差補正抵抗素子の抵抗値が上記設定抵抗素子、上記
誤差補正抵抗素子及び上記切断専用抵抗素子の合成抵抗
値と同じ値に設定されている複数の単位抵抗が直列に接
続されて構成されているものである。
【００１８】分圧抵抗が本発明の抵抗回路により構成さ
れているので、切断専用抵抗素子切断後の分圧抵抗の抵
抗値誤差を抑制することができ、さらに分圧抵抗の抵抗
値誤差に起因する出力電圧の誤差を抑制することができ
る。
れているので、切断専用抵抗素子切断後の分圧抵抗の抵
抗値誤差を抑制することができ、さらに分圧抵抗の抵抗
値誤差に起因する出力電圧の誤差を抑制することができ
る。
【００１９】
【発明の実施の形態】本発明の抵抗回路において、上記
設定抵抗素子、上記誤差補正抵抗素子及び上記切断専用
抵抗素子を単位抵抗とし、複数の単位抵抗が直列又は並
列に接続されていることが好ましい。その結果、切断専
用抵抗素子の切断により抵抗値を調整可能な抵抗回路と
しての汎用性が増す。
設定抵抗素子、上記誤差補正抵抗素子及び上記切断専用
抵抗素子を単位抵抗とし、複数の単位抵抗が直列又は並
列に接続されていることが好ましい。その結果、切断専
用抵抗素子の切断により抵抗値を調整可能な抵抗回路と
しての汎用性が増す。
【００２０】本発明の抵抗回路において、上記複数の単
位抵抗を構成する各誤差補正抵抗素子の一例は、同じ素
材、同じ向き及び同じ幅で形成されたポリシリコンパタ
ーンにより形成されているものである。本発明の抵抗回
路において、上記複数の単位抵抗を構成する各切断専用
抵抗素子の一例は、同じ素材、同じ向き及び同じ寸法で
形成されたポリシリコンパターンにより形成されている
ものである。このようにして複数の誤差補正抵抗素子や
複数の切断専用抵抗素子を形成することにより、製造工
程での抵抗値のバラツキを抑制できる。
位抵抗を構成する各誤差補正抵抗素子の一例は、同じ素
材、同じ向き及び同じ幅で形成されたポリシリコンパタ
ーンにより形成されているものである。本発明の抵抗回
路において、上記複数の単位抵抗を構成する各切断専用
抵抗素子の一例は、同じ素材、同じ向き及び同じ寸法で
形成されたポリシリコンパターンにより形成されている
ものである。このようにして複数の誤差補正抵抗素子や
複数の切断専用抵抗素子を形成することにより、製造工
程での抵抗値のバラツキを抑制できる。
【００２１】
【実施例】図１は抵抗回路の一実施例を示す回路図であ
る。図２はその実施例の誤差補正抵抗素子及び切断専用
抵抗素子のレイアウト例を示すレイアウト図である。図
３はその実施例の設定抵抗素子のレイアウト例を示すレ
イアウト図である。図１から図３を用いてこの実施例を
説明する。
る。図２はその実施例の誤差補正抵抗素子及び切断専用
抵抗素子のレイアウト例を示すレイアウト図である。図
３はその実施例の設定抵抗素子のレイアウト例を示すレ
イアウト図である。図１から図３を用いてこの実施例を
説明する。
【００２２】誤差補正抵抗素子と設定抵抗素子が直列に
接続され、設定抵抗素子及び誤差補正抵抗素子の直列回
路にヒューズ（切断専用抵抗素子）が並列に接続されて
なるｍ＋１個（ｍは正の整数）の単位抵抗ＳＢ０，ＳＢ
１，…，ＳＢｍが抵抗素子Ｒbottomと抵抗素子Ｒtopの
間に直列に接続されている。抵抗素子Ｒbottom側から順
に誤差補正抵抗素子Ｒｌｄ０，Ｒｌｄ１，…，Ｒｌｄ
ｍ、設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍ、ヒュー
ズＲＬ０，ＲＬ１，…，ＲＬｍとする。
接続され、設定抵抗素子及び誤差補正抵抗素子の直列回
路にヒューズ（切断専用抵抗素子）が並列に接続されて
なるｍ＋１個（ｍは正の整数）の単位抵抗ＳＢ０，ＳＢ
１，…，ＳＢｍが抵抗素子Ｒbottomと抵抗素子Ｒtopの
間に直列に接続されている。抵抗素子Ｒbottom側から順
に誤差補正抵抗素子Ｒｌｄ０，Ｒｌｄ１，…，Ｒｌｄ
ｍ、設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍ、ヒュー
ズＲＬ０，ＲＬ１，…，ＲＬｍとする。
【００２３】単位抵抗ＳＢ０から数えてｎ番目（単位抵
抗ＳＢ０が０番目、ｎは０≦ｎ≦ｍの整数）の単位抵抗
ＳＢｎは、誤差補正抵抗素子Ｒｌｄｎ（誤差補正抵抗素
子Ｒｌｄ０から数えてｎ番目の誤差補正抵抗素子）、設
定抵抗素子ＲＴｎ（設定抵抗素子ＲＴ０から数えてｎ番
目の設定抵抗素子）、ヒューズＲＬｎ（ヒューズＲＬ０
から数えてｎ番目のヒューズ）により構成される。
抗ＳＢ０が０番目、ｎは０≦ｎ≦ｍの整数）の単位抵抗
ＳＢｎは、誤差補正抵抗素子Ｒｌｄｎ（誤差補正抵抗素
子Ｒｌｄ０から数えてｎ番目の誤差補正抵抗素子）、設
定抵抗素子ＲＴｎ（設定抵抗素子ＲＴ０から数えてｎ番
目の設定抵抗素子）、ヒューズＲＬｎ（ヒューズＲＬ０
から数えてｎ番目のヒューズ）により構成される。
【００２４】設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍ
の値は抵抗素子Ｒbottom側から順に二進数的に増加する
よう設定されている。すなわち、設定抵抗素子ＲＴｎの
抵抗値は、設定抵抗素子ＲＴ０の抵抗値を単位値とし、
その単位値の２n倍である。例えば、図３に示すよう
に、同じ素材、同じ向き及び同じ寸法で形成された複数
のポリシリコンパターン１を用い、設定抵抗素子ＲＴ０
を１本のポリシリコンパターン１を単位抵抗値とし、設
定抵抗素子ＲＴｎを２n本のポリシリコンパターン１に
より構成する。ポリシリコンパターン１は、例えばＰ型
不純物又はＮ型不純物が注入されて１００Ω〜１０ｋΩ
のシート抵抗をもつ高抵抗ポリシリコン膜により形成さ
れる。
の値は抵抗素子Ｒbottom側から順に二進数的に増加する
よう設定されている。すなわち、設定抵抗素子ＲＴｎの
抵抗値は、設定抵抗素子ＲＴ０の抵抗値を単位値とし、
その単位値の２n倍である。例えば、図３に示すよう
に、同じ素材、同じ向き及び同じ寸法で形成された複数
のポリシリコンパターン１を用い、設定抵抗素子ＲＴ０
を１本のポリシリコンパターン１を単位抵抗値とし、設
定抵抗素子ＲＴｎを２n本のポリシリコンパターン１に
より構成する。ポリシリコンパターン１は、例えばＰ型
不純物又はＮ型不純物が注入されて１００Ω〜１０ｋΩ
のシート抵抗をもつ高抵抗ポリシリコン膜により形成さ
れる。
【００２５】ｎ番目の誤差補正抵抗素子Ｒｌｄｎの抵抗
値は、ヒューズ切断前のｎ番目の単位抵抗ＳＢｎの合成
抵抗、すなわちｎ番目のヒューズＲＬｎ、ｎ番目の設定
抵抗素子ＲＴｎ及びｎ番目の誤差補正抵抗素子Ｒｌｄｎ
の合成抵抗と、誤差補正抵抗素子Ｒｌｄｎ単独の抵抗値
が等しくなるように設定される。誤差補正抵抗素子Ｒｌ
ｄｎの抵抗値は次の数式（１）により求められる。 Ｒldn＝（−ＲTn＋（ＲTn 2＋４ＲLnＲTn）1/2）／２ …（１） ここで、Ｒldnは誤差補正抵抗素子Ｒｌｄｎの抵抗値、
ＲTnは設定抵抗素子ＲＴｎの抵抗値、ＲLnはヒューズＲ
Ｌｎの抵抗値である。
値は、ヒューズ切断前のｎ番目の単位抵抗ＳＢｎの合成
抵抗、すなわちｎ番目のヒューズＲＬｎ、ｎ番目の設定
抵抗素子ＲＴｎ及びｎ番目の誤差補正抵抗素子Ｒｌｄｎ
の合成抵抗と、誤差補正抵抗素子Ｒｌｄｎ単独の抵抗値
が等しくなるように設定される。誤差補正抵抗素子Ｒｌ
ｄｎの抵抗値は次の数式（１）により求められる。 Ｒldn＝（−ＲTn＋（ＲTn 2＋４ＲLnＲTn）1/2）／２ …（１） ここで、Ｒldnは誤差補正抵抗素子Ｒｌｄｎの抵抗値、
ＲTnは設定抵抗素子ＲＴｎの抵抗値、ＲLnはヒューズＲ
Ｌｎの抵抗値である。
【００２６】ヒューズＲＬｎを切断すると、単位抵抗Ｓ
Ｂｎの抵抗値は設定抵抗素子ＲＴｎ及び誤差補正抵抗素
子Ｒｌｄｎの合成抵抗値になる。誤差補正抵抗素子Ｒｌ
ｄｎの抵抗値が設定抵抗素子ＲＴｎ、誤差補正抵抗素子
Ｒｌｄｎ及びヒューズＲＬｎの合成抵抗値と同じ値に設
定されていることにより、ヒューズＲＬｎ切断後の単位
抵抗ＳＢｎの抵抗値は、ヒューズＲＬｎ切断前に比べて
設定抵抗素子ＲＴｎの抵抗値分だけ増加する。このよう
に、ヒューズＲＬｎの抵抗値に起因するヒューズＲＬｎ
切断後の単位抵抗ＳＢｎの抵抗値誤差を抑制することが
できる。さらに、従来の抵抗回路に比べて誤差補正抵抗
素子Ｒｌｄｎを追加するだけであり、面積をあまり増大
させずに実現できる。
Ｂｎの抵抗値は設定抵抗素子ＲＴｎ及び誤差補正抵抗素
子Ｒｌｄｎの合成抵抗値になる。誤差補正抵抗素子Ｒｌ
ｄｎの抵抗値が設定抵抗素子ＲＴｎ、誤差補正抵抗素子
Ｒｌｄｎ及びヒューズＲＬｎの合成抵抗値と同じ値に設
定されていることにより、ヒューズＲＬｎ切断後の単位
抵抗ＳＢｎの抵抗値は、ヒューズＲＬｎ切断前に比べて
設定抵抗素子ＲＴｎの抵抗値分だけ増加する。このよう
に、ヒューズＲＬｎの抵抗値に起因するヒューズＲＬｎ
切断後の単位抵抗ＳＢｎの抵抗値誤差を抑制することが
できる。さらに、従来の抵抗回路に比べて誤差補正抵抗
素子Ｒｌｄｎを追加するだけであり、面積をあまり増大
させずに実現できる。
【００２７】図２に示すように、ヒューズＲＬ０，ＲＬ
１，…，ＲＬｍは、例えばシート抵抗が２０Ω〜４０Ω
のポリシリコン膜により形成され、同じ素材、同じ向き
及び同じ寸法で形成されている。また、誤差補正抵抗素
子Ｒｌｄ０，Ｒｌｄ１，…，Ｒｌｄｍは、例えばシート
抵抗が２０Ω〜４０Ωのポリシリコン膜により形成さ
れ、同じ素材、同じ向き及び同じ幅で形成されている。
これにより製造工程でのバラツキを抑制することができ
る。さらに、ヒューズＲＬ０，ＲＬ１，…，ＲＬｍ及び
誤差補正抵抗素子Ｒｌｄ０，Ｒｌｄ１，…，Ｒｌｄｍを
構成するポリシリコン膜を同一工程で形成するようにす
れば、従来技術と比較して製造工程を増加させることな
く、誤差補正抵抗素子Ｒｌｄ０，Ｒｌｄ１，…，Ｒｌｄ
ｍを形成することができる。
１，…，ＲＬｍは、例えばシート抵抗が２０Ω〜４０Ω
のポリシリコン膜により形成され、同じ素材、同じ向き
及び同じ寸法で形成されている。また、誤差補正抵抗素
子Ｒｌｄ０，Ｒｌｄ１，…，Ｒｌｄｍは、例えばシート
抵抗が２０Ω〜４０Ωのポリシリコン膜により形成さ
れ、同じ素材、同じ向き及び同じ幅で形成されている。
これにより製造工程でのバラツキを抑制することができ
る。さらに、ヒューズＲＬ０，ＲＬ１，…，ＲＬｍ及び
誤差補正抵抗素子Ｒｌｄ０，Ｒｌｄ１，…，Ｒｌｄｍを
構成するポリシリコン膜を同一工程で形成するようにす
れば、従来技術と比較して製造工程を増加させることな
く、誤差補正抵抗素子Ｒｌｄ０，Ｒｌｄ１，…，Ｒｌｄ
ｍを形成することができる。
【００２８】図２及び図３において、符号Ａ−Ａ間、符
号Ｂ−Ｂ間、符号Ｃ−Ｃ間、符号Ｄ−Ｄ、符号Ｅ−Ｅ、
符号Ｆ−Ｆ及び符号Ｇ−Ｇ間はそれぞれメタル配線３に
より電気的に接続されている。メタル配線３は、例えば
アルミニウム９８.５％、シリコン１％、銅０.５％を含
む合金により形成され、そのシート抵抗は０.０４Ω〜
０.１Ωである。
号Ｂ−Ｂ間、符号Ｃ−Ｃ間、符号Ｄ−Ｄ、符号Ｅ−Ｅ、
符号Ｆ−Ｆ及び符号Ｇ−Ｇ間はそれぞれメタル配線３に
より電気的に接続されている。メタル配線３は、例えば
アルミニウム９８.５％、シリコン１％、銅０.５％を含
む合金により形成され、そのシート抵抗は０.０４Ω〜
０.１Ωである。
【００２９】図１に示した抵抗回路の実施例は、例えば
図５に示した定電圧発生回路の分圧抵抗に適用すること
ができる。定電圧発生回路の一実施例を図１及び図５を
用いて説明する。例えば抵抗素子Ｒbottom端を接地し、
抵抗素子Ｒtop端をＰＭＯＳ１７のドレインに接続し、
抵抗素子Ｒbottom、Ｒｌｄ０間の端子ＮｏｄｅＬを演算
増幅器１５の非反転入力端子に接続する。分圧抵抗Ｒ１
はＲtop、誤差補正抵抗素子Ｒｌｄ０，Ｒｌｄ１，…，
Ｒｌｄｍ、設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍ及
びヒューズＲＬ０，ＲＬ１，…，ＲＬｍにより構成さ
れ、分圧抵抗Ｒ２はＲbottomにより構成される。
図５に示した定電圧発生回路の分圧抵抗に適用すること
ができる。定電圧発生回路の一実施例を図１及び図５を
用いて説明する。例えば抵抗素子Ｒbottom端を接地し、
抵抗素子Ｒtop端をＰＭＯＳ１７のドレインに接続し、
抵抗素子Ｒbottom、Ｒｌｄ０間の端子ＮｏｄｅＬを演算
増幅器１５の非反転入力端子に接続する。分圧抵抗Ｒ１
はＲtop、誤差補正抵抗素子Ｒｌｄ０，Ｒｌｄ１，…，
Ｒｌｄｍ、設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍ及
びヒューズＲＬ０，ＲＬ１，…，ＲＬｍにより構成さ
れ、分圧抵抗Ｒ２はＲbottomにより構成される。
【００３０】端子ＮｏｄｅＬから演算増幅器１５の非反
転入力端子にフィードバックする分圧電圧を調整する場
合、次の数式（２）からトリミングコードＴを求めるこ
とができる。 ここで、Ｒtopは抵抗素子Ｒtopの抵抗値、Ｒbottomは抵
抗素子Ｒbottomの抵抗値、Ｒld0＋Ｒld1＋…＋Ｒldmは
誤差補正抵抗素子Ｒｌｄ０，Ｒｌｄ１，…，Ｒｌｄｍの
抵抗値の和、Ｒt0は設定抵抗素子ＲＴ０の抵抗値、Ｖ
setは定電圧発生回路の出力電圧設定値、Ｖmesはヒュー
ズ切断前に測定された出力電圧値である。数式（２）で
求められたトリミングコードＴを２進数に変換し、単位
抵抗ＳＢ０，ＳＢ１，…，ＳＢｍのうち、２進数に変換
したトリミングコードＴの「１」に対応する単位抵抗の
ヒューズを切断することにより、出力電圧が設定電圧に
なる。
転入力端子にフィードバックする分圧電圧を調整する場
合、次の数式（２）からトリミングコードＴを求めるこ
とができる。 ここで、Ｒtopは抵抗素子Ｒtopの抵抗値、Ｒbottomは抵
抗素子Ｒbottomの抵抗値、Ｒld0＋Ｒld1＋…＋Ｒldmは
誤差補正抵抗素子Ｒｌｄ０，Ｒｌｄ１，…，Ｒｌｄｍの
抵抗値の和、Ｒt0は設定抵抗素子ＲＴ０の抵抗値、Ｖ
setは定電圧発生回路の出力電圧設定値、Ｖmesはヒュー
ズ切断前に測定された出力電圧値である。数式（２）で
求められたトリミングコードＴを２進数に変換し、単位
抵抗ＳＢ０，ＳＢ１，…，ＳＢｍのうち、２進数に変換
したトリミングコードＴの「１」に対応する単位抵抗の
ヒューズを切断することにより、出力電圧が設定電圧に
なる。
【００３１】また、図１の抵抗回路を分圧抵抗として用
いた図５の定電圧発生回路において、例えば抵抗素子Ｒ
bottom端を接地し、抵抗素子Ｒtop端をＰＭＯＳ１７の
ドレインに接続し、抵抗素子Ｒtop、ＲＴｍ間の端子Ｎ
ｏｄｅＭを演算増幅器１５の非反転入力端子に接続する
ようにしてもよい。分圧抵抗Ｒ１はＲtopにより構成さ
れ、分圧抵抗Ｒ２はＲbottom、誤差補正抵抗素子Ｒｌｄ
０，Ｒｌｄ１，…，Ｒｌｄｍ、設定抵抗素子ＲＴ０，Ｒ
Ｔ１，…，ＲＴｍ及びヒューズＲＬ０，ＲＬ１，…，Ｒ
Ｌｍにより構成される。
いた図５の定電圧発生回路において、例えば抵抗素子Ｒ
bottom端を接地し、抵抗素子Ｒtop端をＰＭＯＳ１７の
ドレインに接続し、抵抗素子Ｒtop、ＲＴｍ間の端子Ｎ
ｏｄｅＭを演算増幅器１５の非反転入力端子に接続する
ようにしてもよい。分圧抵抗Ｒ１はＲtopにより構成さ
れ、分圧抵抗Ｒ２はＲbottom、誤差補正抵抗素子Ｒｌｄ
０，Ｒｌｄ１，…，Ｒｌｄｍ、設定抵抗素子ＲＴ０，Ｒ
Ｔ１，…，ＲＴｍ及びヒューズＲＬ０，ＲＬ１，…，Ｒ
Ｌｍにより構成される。
【００３２】端子ＮｏｄｅＭから演算増幅器１５の非反
転入力端子にフィードバックする分圧電圧を調整する場
合、次の数式（３）からトリミングコードＴを求めるこ
とができる。 Ｔ＝｛（Ｒtop＋Ｒbottom＋Ｒld0＋Ｒld1＋…＋Ｒldm） ×（Ｒbottom＋Ｒld0＋Ｒld1＋…＋Ｒldm）×（Ｖmes−Ｖset）｝ ／｛（Ｒtop＋Ｒbottom＋Ｒld0＋Ｒld1＋…＋Ｒldm）×Ｖset −（Ｒbottom＋Ｒld0＋Ｒld1＋…＋Ｒldm）×Ｖset｝ （３） 数式（３）で求められたトリミングコードＴを２進数に
変換し、単位抵抗ＳＢ０，ＳＢ１，…，ＳＢｍのうち、
２進数に変換したトリミングコードＴの「１」に対応す
る単位抵抗のヒューズを切断することにより、出力電圧
が設定電圧になる。
転入力端子にフィードバックする分圧電圧を調整する場
合、次の数式（３）からトリミングコードＴを求めるこ
とができる。 Ｔ＝｛（Ｒtop＋Ｒbottom＋Ｒld0＋Ｒld1＋…＋Ｒldm） ×（Ｒbottom＋Ｒld0＋Ｒld1＋…＋Ｒldm）×（Ｖmes−Ｖset）｝ ／｛（Ｒtop＋Ｒbottom＋Ｒld0＋Ｒld1＋…＋Ｒldm）×Ｖset −（Ｒbottom＋Ｒld0＋Ｒld1＋…＋Ｒldm）×Ｖset｝ （３） 数式（３）で求められたトリミングコードＴを２進数に
変換し、単位抵抗ＳＢ０，ＳＢ１，…，ＳＢｍのうち、
２進数に変換したトリミングコードＴの「１」に対応す
る単位抵抗のヒューズを切断することにより、出力電圧
が設定電圧になる。
【００３３】図１の抵抗回路の実施例を図６の電圧検出
回路の分圧抵抗Ｒ１，Ｒ２に適用することもできる。電
圧検出回路の一実施例を図１及び図６を用いて説明す
る。例えば抵抗素子Ｒbottom端を接地し、抵抗素子Ｒto
p端を端子２３に接続し、抵抗素子Ｒbottom、Ｒｌｄ０
間の端子ＮｏｄｅＬを演算増幅器１５の非反転入力端子
に接続する。分圧抵抗Ｒ１はＲtop、誤差補正抵抗素子
Ｒｌｄ０，Ｒｌｄ１，…，Ｒｌｄｍ、設定抵抗素子ＲＴ
０，ＲＴ１，…，ＲＴｍ及びヒューズＲＬ０，ＲＬ１，
…，ＲＬｍにより構成され、分圧抵抗Ｒ２はＲbottomに
より構成される。
回路の分圧抵抗Ｒ１，Ｒ２に適用することもできる。電
圧検出回路の一実施例を図１及び図６を用いて説明す
る。例えば抵抗素子Ｒbottom端を接地し、抵抗素子Ｒto
p端を端子２３に接続し、抵抗素子Ｒbottom、Ｒｌｄ０
間の端子ＮｏｄｅＬを演算増幅器１５の非反転入力端子
に接続する。分圧抵抗Ｒ１はＲtop、誤差補正抵抗素子
Ｒｌｄ０，Ｒｌｄ１，…，Ｒｌｄｍ、設定抵抗素子ＲＴ
０，ＲＴ１，…，ＲＴｍ及びヒューズＲＬ０，ＲＬ１，
…，ＲＬｍにより構成され、分圧抵抗Ｒ２はＲbottomに
より構成される。
【００３４】端子ＮｏｄｅＬから演算増幅器１５の非反
転入力端子に入力する分圧電圧を調整する場合、次の数
式（４）からトリミングコードＴを求めることができ
る。 ここで、Ｖsetは電圧検出回路の検出電圧設定値、Ｖmes
はヒューズ切断前に測定された演算増幅器１５の出力が
例えばＨからＬへ反転する入力端子２３での入力電圧値
である。数式（４）で求められたトリミングコードＴを
２進数に変換し、単位抵抗ＳＢ０，ＳＢ１，…，ＳＢｍ
のうち、２進数に変換したトリミングコードＴの「１」
に対応する単位抵抗のヒューズを切断することにより、
検出電圧が設定電圧になる。
転入力端子に入力する分圧電圧を調整する場合、次の数
式（４）からトリミングコードＴを求めることができ
る。 ここで、Ｖsetは電圧検出回路の検出電圧設定値、Ｖmes
はヒューズ切断前に測定された演算増幅器１５の出力が
例えばＨからＬへ反転する入力端子２３での入力電圧値
である。数式（４）で求められたトリミングコードＴを
２進数に変換し、単位抵抗ＳＢ０，ＳＢ１，…，ＳＢｍ
のうち、２進数に変換したトリミングコードＴの「１」
に対応する単位抵抗のヒューズを切断することにより、
検出電圧が設定電圧になる。
【００３５】また、図１の抵抗回路を分圧抵抗として用
いた図６の電圧検出回路において、例えば抵抗素子Ｒbo
ttom端を接地し、抵抗素子Ｒtop端を端子２３に接続
し、抵抗素子Ｒtop、ＲＴｍ間の端子ＮｏｄｅＭを演算
増幅器１５の非反転入力端子に接続するようにしてもよ
い。分圧抵抗Ｒ１はＲtopにより構成され、分圧抵抗Ｒ
２はＲbottom、誤差補正抵抗素子Ｒｌｄ０，Ｒｌｄ１，
…，Ｒｌｄｍ、設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴ
ｍ及びヒューズＲＬ０，ＲＬ１，…，ＲＬｍにより構成
される。
いた図６の電圧検出回路において、例えば抵抗素子Ｒbo
ttom端を接地し、抵抗素子Ｒtop端を端子２３に接続
し、抵抗素子Ｒtop、ＲＴｍ間の端子ＮｏｄｅＭを演算
増幅器１５の非反転入力端子に接続するようにしてもよ
い。分圧抵抗Ｒ１はＲtopにより構成され、分圧抵抗Ｒ
２はＲbottom、誤差補正抵抗素子Ｒｌｄ０，Ｒｌｄ１，
…，Ｒｌｄｍ、設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴ
ｍ及びヒューズＲＬ０，ＲＬ１，…，ＲＬｍにより構成
される。
【００３６】端子ＮｏｄｅＭから演算増幅器１５の非反
転入力端子に入力する分圧電圧を調整する場合、次の数
式（５）からトリミングコードＴを求めることができ
る。 Ｔ＝｛（Ｒtop＋Ｒbottom＋Ｒld0＋Ｒld1＋…＋Ｒldm） ×（Ｒbottom＋Ｒld0＋Ｒld1＋…＋Ｒldm）×（Ｖmes−Ｖset）｝ ／｛（Ｒtop＋Ｒbottom＋Ｒld0＋Ｒld1＋…＋Ｒldm）×Ｖset −（Ｒbottom＋Ｒld0＋Ｒld1＋…＋Ｒldm）×Ｖset｝ （５） 数式（５）で求められたトリミングコードＴを２進数に
変換し、単位抵抗ＳＢ０，ＳＢ１，…，ＳＢｍのうち、
２進数に変換したトリミングコードＴの「１」に対応す
る単位抵抗のヒューズを切断することにより、検出電圧
が設定電圧になる。
転入力端子に入力する分圧電圧を調整する場合、次の数
式（５）からトリミングコードＴを求めることができ
る。 Ｔ＝｛（Ｒtop＋Ｒbottom＋Ｒld0＋Ｒld1＋…＋Ｒldm） ×（Ｒbottom＋Ｒld0＋Ｒld1＋…＋Ｒldm）×（Ｖmes−Ｖset）｝ ／｛（Ｒtop＋Ｒbottom＋Ｒld0＋Ｒld1＋…＋Ｒldm）×Ｖset −（Ｒbottom＋Ｒld0＋Ｒld1＋…＋Ｒldm）×Ｖset｝ （５） 数式（５）で求められたトリミングコードＴを２進数に
変換し、単位抵抗ＳＢ０，ＳＢ１，…，ＳＢｍのうち、
２進数に変換したトリミングコードＴの「１」に対応す
る単位抵抗のヒューズを切断することにより、検出電圧
が設定電圧になる。
【００３７】以上、抵抗回路、定電圧電源及び電圧検出
回路の実施例を説明したが、本発明は上記の実施例に限
定されるものではなく、特許請求の範囲に記載された本
発明の範囲内で種々の変更が可能である。例えば図１に
示した抵抗回路の実施例では単位抵抗ＳＢ０，ＳＢ１，
…，ＳＢｍを直列に接続しているが、本発明はこれに限
定されるものではなく、例えば図４に示すように、単位
抵抗ＳＢ０，ＳＢ１，…，ＳＢｍを並列に接続するよう
にしてもよい。また、上記の実施例では、ヒューズとし
てレーザーの照射により切断されるものを用いている
が、本発明はこれに限定されるものではなく、ヒューズ
として電気的ストレスにより切断できるものを用いても
よい。
回路の実施例を説明したが、本発明は上記の実施例に限
定されるものではなく、特許請求の範囲に記載された本
発明の範囲内で種々の変更が可能である。例えば図１に
示した抵抗回路の実施例では単位抵抗ＳＢ０，ＳＢ１，
…，ＳＢｍを直列に接続しているが、本発明はこれに限
定されるものではなく、例えば図４に示すように、単位
抵抗ＳＢ０，ＳＢ１，…，ＳＢｍを並列に接続するよう
にしてもよい。また、上記の実施例では、ヒューズとし
てレーザーの照射により切断されるものを用いている
が、本発明はこれに限定されるものではなく、ヒューズ
として電気的ストレスにより切断できるものを用いても
よい。
【００３８】
【発明の効果】本発明の抵抗回路では、設定抵抗素子と
誤差補正抵抗素子が直列に接続され、上記設定抵抗素子
及び上記誤差補正抵抗素子の直列回路に切断専用抵抗素
子が並列に接続されてなり、上記誤差補正抵抗素子の抵
抗値は、上記切断専用抵抗素子切断前の上記設定抵抗素
子、上記誤差補正抵抗素子及び上記切断専用抵抗素子の
合成抵抗値と同じ値に設定されているようにしたので、
面積をあまり増大させることなく、切断専用抵抗素子切
断後の抵抗回路の抵抗値誤差を抑制することができる。
誤差補正抵抗素子が直列に接続され、上記設定抵抗素子
及び上記誤差補正抵抗素子の直列回路に切断専用抵抗素
子が並列に接続されてなり、上記誤差補正抵抗素子の抵
抗値は、上記切断専用抵抗素子切断前の上記設定抵抗素
子、上記誤差補正抵抗素子及び上記切断専用抵抗素子の
合成抵抗値と同じ値に設定されているようにしたので、
面積をあまり増大させることなく、切断専用抵抗素子切
断後の抵抗回路の抵抗値誤差を抑制することができる。
【００３９】本発明の抵抗回路において、上記設定抵抗
素子、上記誤差補正抵抗素子及び上記切断専用抵抗素子
を単位抵抗とし、複数の単位抵抗が直列又は並列に接続
されているようにすれば、切断専用抵抗素子の切断によ
り抵抗値を調整可能な抵抗回路としての汎用性が増す。
素子、上記誤差補正抵抗素子及び上記切断専用抵抗素子
を単位抵抗とし、複数の単位抵抗が直列又は並列に接続
されているようにすれば、切断専用抵抗素子の切断によ
り抵抗値を調整可能な抵抗回路としての汎用性が増す。
【００４０】本発明の抵抗回路において、上記複数の単
位抵抗を構成する各誤差補正抵抗素子は、同じ素材、同
じ向き及び同じ幅で形成されたポリシリコンパターンに
より形成されているようにすれば、複数の誤差補正抵抗
素子について製造工程での抵抗値のバラツキを抑制でき
る。
位抵抗を構成する各誤差補正抵抗素子は、同じ素材、同
じ向き及び同じ幅で形成されたポリシリコンパターンに
より形成されているようにすれば、複数の誤差補正抵抗
素子について製造工程での抵抗値のバラツキを抑制でき
る。
【００４１】本発明の抵抗回路において、上記複数の単
位抵抗を構成する各切断専用抵抗素子は、同じ素材、同
じ向き及び同じ寸法で形成されたポリシリコンパターン
により形成されているようにすれば、複数の切断専用抵
抗素子について製造工程での抵抗値のバラツキを抑制で
きる。
位抵抗を構成する各切断専用抵抗素子は、同じ素材、同
じ向き及び同じ寸法で形成されたポリシリコンパターン
により形成されているようにすれば、複数の切断専用抵
抗素子について製造工程での抵抗値のバラツキを抑制で
きる。
【００４２】本発明の電圧検出回路では、分圧抵抗は、
設定抵抗素子と誤差補正抵抗素子が直列に接続され、上
記設定抵抗素子及び上記誤差補正抵抗素子の直列回路に
切断専用抵抗素子が並列に接続され、上記誤差補正抵抗
素子の抵抗値が上記設定抵抗素子、上記誤差補正抵抗素
子及び上記切断専用抵抗素子の合成抵抗値と同じ値に設
定されている複数の単位抵抗が直列に接続されて構成さ
れているようにしたので、切断専用抵抗素子切断後の分
圧抵抗の抵抗値誤差を抑制することができ、さらに分圧
抵抗の抵抗値誤差に起因する検出電圧の誤差を抑制する
ことができる。
設定抵抗素子と誤差補正抵抗素子が直列に接続され、上
記設定抵抗素子及び上記誤差補正抵抗素子の直列回路に
切断専用抵抗素子が並列に接続され、上記誤差補正抵抗
素子の抵抗値が上記設定抵抗素子、上記誤差補正抵抗素
子及び上記切断専用抵抗素子の合成抵抗値と同じ値に設
定されている複数の単位抵抗が直列に接続されて構成さ
れているようにしたので、切断専用抵抗素子切断後の分
圧抵抗の抵抗値誤差を抑制することができ、さらに分圧
抵抗の抵抗値誤差に起因する検出電圧の誤差を抑制する
ことができる。
【００４３】本発明の定電圧発生回路では、分圧抵抗
は、設定抵抗素子と誤差補正抵抗素子が直列に接続さ
れ、上記設定抵抗素子及び上記誤差補正抵抗素子の直列
回路に切断専用抵抗素子が並列に接続され、上記誤差補
正抵抗素子の抵抗値が上記設定抵抗素子、上記誤差補正
抵抗素子及び上記切断専用抵抗素子の合成抵抗値と同じ
値に設定されている複数の単位抵抗が直列に接続されて
構成されているようにしたので、切断専用抵抗素子切断
後の分圧抵抗の抵抗値誤差を抑制することができ、さら
に分圧抵抗の抵抗値誤差に起因する出力電圧の誤差を抑
制することができる。
は、設定抵抗素子と誤差補正抵抗素子が直列に接続さ
れ、上記設定抵抗素子及び上記誤差補正抵抗素子の直列
回路に切断専用抵抗素子が並列に接続され、上記誤差補
正抵抗素子の抵抗値が上記設定抵抗素子、上記誤差補正
抵抗素子及び上記切断専用抵抗素子の合成抵抗値と同じ
値に設定されている複数の単位抵抗が直列に接続されて
構成されているようにしたので、切断専用抵抗素子切断
後の分圧抵抗の抵抗値誤差を抑制することができ、さら
に分圧抵抗の抵抗値誤差に起因する出力電圧の誤差を抑
制することができる。
【図１】抵抗回路の一実施例を示す回路図である。
【図２】同実施例の誤差補正抵抗素子及び切断専用抵抗
素子のレイアウト例を示すレイアウト図である。
素子のレイアウト例を示すレイアウト図である。
【図３】同実施例の設定抵抗素子のレイアウト例を示す
レイアウト図である。
レイアウト図である。
【図４】抵抗回路の他の実施例を示す回路図である。
【図５】定電圧発生回路の一例を示す回路図である。
【図６】電圧検出回路の一例を示す回路図である。
【図７】分圧抵抗を構成する従来の抵抗回路の一例を示
す回路図である。
す回路図である。
【図８】従来の抵抗回路の他の例を示す回路図である。
Ｒtop，Ｒbottom 抵抗素子
ＳＢ０，ＳＢ１，…，ＳＢｍ 単位抵抗
Ｒｌｄ０，Ｒｌｄ１，…，Ｒｌｄｍ 誤差補正抵抗素
子 ＲＴ０，ＲＴ１，…，ＲＴｍ 設定抵抗素子 ＲＬ０，ＲＬ１，…，ＲＬｍ 切断専用抵抗素
子（ヒューズ） ＮｏｄｅＬ，ＮｏｄｅＭ 端子 １ ポリシリコンパターン ３ メタル配線 ５ 直流電源 ７ 負荷 ９ 定電圧発生回路 １１ 入力端子（Ｖbat） １３ 基準電圧発生回路 １５ 演算増幅器 １７ Ｐチャネル型ＭＯＳトランジスタ １９ 出力端子（Ｖout） ２１ 電圧検出回路 ２３ 入力端子（Ｖsens） ２５ 出力端子（Ｖout）
子 ＲＴ０，ＲＴ１，…，ＲＴｍ 設定抵抗素子 ＲＬ０，ＲＬ１，…，ＲＬｍ 切断専用抵抗素
子（ヒューズ） ＮｏｄｅＬ，ＮｏｄｅＭ 端子 １ ポリシリコンパターン ３ メタル配線 ５ 直流電源 ７ 負荷 ９ 定電圧発生回路 １１ 入力端子（Ｖbat） １３ 基準電圧発生回路 １５ 演算増幅器 １７ Ｐチャネル型ＭＯＳトランジスタ １９ 出力端子（Ｖout） ２１ 電圧検出回路 ２３ 入力端子（Ｖsens） ２５ 出力端子（Ｖout）
Claims (6)
- 【請求項１】 設定抵抗素子と誤差補正抵抗素子が直列
に接続され、前記設定抵抗素子及び前記誤差補正抵抗素
子の直列回路に切断専用抵抗素子が並列に接続されてな
り、前記誤差補正抵抗素子の抵抗値は、前記切断専用抵
抗素子切断前の前記設定抵抗素子、前記誤差補正抵抗素
子及び前記切断専用抵抗素子の合成抵抗値と同じ値に設
定されている抵抗回路。 - 【請求項２】 前記設定抵抗素子、前記誤差補正抵抗素
子及び前記切断専用抵抗素子を単位抵抗とし、複数の単
位抵抗が直列又は並列に接続されている請求項１に記載
の抵抗回路。 - 【請求項３】 前記複数の単位抵抗を構成する各誤差補
正抵抗素子は、同じ素材、同じ向き及び同じ幅で形成さ
れたポリシリコンパターンにより形成されている請求項
２に記載の抵抗回路。 - 【請求項４】 前記複数の単位抵抗を構成する各切断専
用抵抗素子は、同じ素材、同じ向き及び同じ寸法で形成
されたポリシリコンパターンにより形成されている請求
項２又は３に記載の抵抗回路。 - 【請求項５】 入力電圧を分圧して分圧電圧を供給する
ための分圧抵抗と、基準電圧を供給するための基準電圧
発生回路と、前記分圧抵抗からの分圧電圧と前記基準電
圧発生回路からの基準電圧を比較するための比較回路を
備えた電圧検出回路において、 前記分圧抵抗は、設定抵抗素子と誤差補正抵抗素子が直
列に接続され、前記設定抵抗素子及び前記誤差補正抵抗
素子の直列回路に切断専用抵抗素子が並列に接続され、
前記誤差補正抵抗素子の抵抗値が前記設定抵抗素子、前
記誤差補正抵抗素子及び前記切断専用抵抗素子の合成抵
抗値と同じ値に設定されている複数の単位抵抗が直列に
接続されて構成されていることを特徴とする電圧検出回
路。 - 【請求項６】 入力電圧の出力を制御する出力ドライバ
と、出力電圧を分圧して分圧電圧を供給するための分圧
抵抗と、基準電圧を供給するための基準電圧発生回路
と、前記分圧抵抗からの分圧電圧と前記基準電圧発生回
路からの基準電圧を比較し、比較結果に応じて前記出力
ドライバの動作を制御するための比較回路を備えた定電
圧発生回路において、 前記分圧抵抗は、設定抵抗素子と誤差補正抵抗素子が直
列に接続され、前記設定抵抗素子及び前記誤差補正抵抗
素子の直列回路に切断専用抵抗素子が並列に接続され、
前記誤差補正抵抗素子の抵抗値が前記設定抵抗素子、前
記誤差補正抵抗素子及び前記切断専用抵抗素子の合成抵
抗値と同じ値に設定されている複数の単位抵抗が直列に
接続されて構成されていることを特徴とする定電圧発生
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002128382A JP3894833B2 (ja) | 2001-05-14 | 2002-04-30 | 抵抗回路並びにそれを用いた電圧検出回路及び定電圧発生回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-142873 | 2001-05-14 | ||
| JP2001142873 | 2001-05-14 | ||
| JP2002128382A JP3894833B2 (ja) | 2001-05-14 | 2002-04-30 | 抵抗回路並びにそれを用いた電圧検出回路及び定電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003037179A true JP2003037179A (ja) | 2003-02-07 |
| JP3894833B2 JP3894833B2 (ja) | 2007-03-22 |
Family
ID=26615030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002128382A Expired - Fee Related JP3894833B2 (ja) | 2001-05-14 | 2002-04-30 | 抵抗回路並びにそれを用いた電圧検出回路及び定電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3894833B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005252160A (ja) * | 2004-03-08 | 2005-09-15 | Ricoh Co Ltd | 半導体装置 |
| JP2005277251A (ja) * | 2004-03-26 | 2005-10-06 | Ricoh Co Ltd | 半導体装置 |
| JP2005303051A (ja) * | 2004-04-13 | 2005-10-27 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| WO2007108107A1 (ja) * | 2006-03-20 | 2007-09-27 | Fujitsu Limited | 受動素子設計プログラム、設計装置、および設計方法 |
| US7292133B2 (en) | 2005-09-30 | 2007-11-06 | Ricoh Company, Ltd. | Resistance circuit, and voltage detection and constant voltage generating circuits incorporating such resistance circuit |
| JP2009224723A (ja) * | 2008-03-18 | 2009-10-01 | Ricoh Co Ltd | 抵抗回路及びその抵抗回路の抵抗値調整方法 |
| KR100968122B1 (ko) | 2008-06-30 | 2010-07-06 | 주성대학산학협력단 | 정전압 회로 |
| JP2011035050A (ja) * | 2009-07-30 | 2011-02-17 | Ricoh Co Ltd | 半導体装置 |
| US7986028B2 (en) | 2005-10-14 | 2011-07-26 | Ricoh Company, Ltd. | Semiconductor device having metal thin film resistance element |
| US8278991B2 (en) | 2008-01-15 | 2012-10-02 | Ricoh Company, Ltd. | Power supply circuit and method for controlling the same |
| JP2013154547A (ja) * | 2012-01-30 | 2013-08-15 | Brother Industries Ltd | インクジェットヘッドユニット、インクジェットヘッドユニットの噴射調整方法、インクジェットヘッドユニットの製造方法、インクジェット記録装置 |
| US8581657B2 (en) | 2006-03-03 | 2013-11-12 | Ricoh Company, Ltd. | Voltage divider, constant voltage circuit using same, and trimming method in the voltage divider circuit |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5332248B2 (ja) | 2008-03-18 | 2013-11-06 | 株式会社リコー | 電源装置 |
-
2002
- 2002-04-30 JP JP2002128382A patent/JP3894833B2/ja not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4484548B2 (ja) * | 2004-03-08 | 2010-06-16 | 株式会社リコー | 半導体装置 |
| JP2005252160A (ja) * | 2004-03-08 | 2005-09-15 | Ricoh Co Ltd | 半導体装置 |
| JP2005277251A (ja) * | 2004-03-26 | 2005-10-06 | Ricoh Co Ltd | 半導体装置 |
| JP4497975B2 (ja) * | 2004-03-26 | 2010-07-07 | 株式会社リコー | 半導体装置 |
| JP2005303051A (ja) * | 2004-04-13 | 2005-10-27 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| US7292133B2 (en) | 2005-09-30 | 2007-11-06 | Ricoh Company, Ltd. | Resistance circuit, and voltage detection and constant voltage generating circuits incorporating such resistance circuit |
| US7986028B2 (en) | 2005-10-14 | 2011-07-26 | Ricoh Company, Ltd. | Semiconductor device having metal thin film resistance element |
| US8581657B2 (en) | 2006-03-03 | 2013-11-12 | Ricoh Company, Ltd. | Voltage divider, constant voltage circuit using same, and trimming method in the voltage divider circuit |
| JPWO2007108107A1 (ja) * | 2006-03-20 | 2009-07-30 | 富士通株式会社 | 受動素子設計プログラム、設計装置、および設計方法 |
| JP4673405B2 (ja) * | 2006-03-20 | 2011-04-20 | 富士通株式会社 | 受動素子設計プログラム、設計装置、および設計方法 |
| WO2007108107A1 (ja) * | 2006-03-20 | 2007-09-27 | Fujitsu Limited | 受動素子設計プログラム、設計装置、および設計方法 |
| US8278991B2 (en) | 2008-01-15 | 2012-10-02 | Ricoh Company, Ltd. | Power supply circuit and method for controlling the same |
| JP2009224723A (ja) * | 2008-03-18 | 2009-10-01 | Ricoh Co Ltd | 抵抗回路及びその抵抗回路の抵抗値調整方法 |
| KR100968122B1 (ko) | 2008-06-30 | 2010-07-06 | 주성대학산학협력단 | 정전압 회로 |
| JP2011035050A (ja) * | 2009-07-30 | 2011-02-17 | Ricoh Co Ltd | 半導体装置 |
| JP2013154547A (ja) * | 2012-01-30 | 2013-08-15 | Brother Industries Ltd | インクジェットヘッドユニット、インクジェットヘッドユニットの噴射調整方法、インクジェットヘッドユニットの製造方法、インクジェット記録装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3894833B2 (ja) | 2007-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060197649A1 (en) | Resistance hybrid, and voltage detection and constant voltage generating circuits incorporating such resistance hybrid | |
| JP2003037179A (ja) | 抵抗回路並びにそれを用いた電圧検出回路及び定電圧発生回路 | |
| US20060197581A1 (en) | Temperature detecting circuit | |
| JP3627385B2 (ja) | 電流検出機能を有する負荷電流供給回路 | |
| KR100630398B1 (ko) | 단락보호회로를 구비한 전압조정기 | |
| US7443178B2 (en) | Circuit arrangement of the temperature compensation of a measuring resistor structure | |
| US6225796B1 (en) | Zero temperature coefficient bandgap reference circuit and method | |
| JP4175862B2 (ja) | 電圧設定回路及びその設定方法、並びに電圧検出回路及び定電圧発生回路 | |
| JP5168927B2 (ja) | 半導体装置およびそのトリミング方法 | |
| US7292133B2 (en) | Resistance circuit, and voltage detection and constant voltage generating circuits incorporating such resistance circuit | |
| US20030154456A1 (en) | Resistor circuit | |
| US7463012B2 (en) | Bandgap reference circuits with isolated trim elements | |
| US6586985B1 (en) | Methods and apparatus for trimming packaged electrical devices | |
| US7449871B2 (en) | System for setting an electrical circuit parameter at a predetermined value | |
| JPH0643953A (ja) | 基準電圧発生回路 | |
| JP3558930B2 (ja) | 安定化電源 | |
| US20230317643A1 (en) | Semiconductor device | |
| US6791340B2 (en) | Device for the comparison of two resistors, and integrated resistor compensation system incorporating this device | |
| JP2010114296A (ja) | 抵抗回路および該抵抗回路を用いた定電圧発生回路ならびに電圧検出回路 | |
| KR0148689B1 (ko) | 전압 조절기 | |
| CN112904923B (zh) | 电流产生电路 | |
| US11216021B2 (en) | Current generation circuit | |
| JPH10335594A (ja) | 抵抗トリミング回路及びそのトリミング方法 | |
| JPH10239180A (ja) | センサ回路及びその調整方法 | |
| JPH06236966A (ja) | 集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |