JP2881457B2 - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JP2881457B2 JP2881457B2 JP1294867A JP29486789A JP2881457B2 JP 2881457 B2 JP2881457 B2 JP 2881457B2 JP 1294867 A JP1294867 A JP 1294867A JP 29486789 A JP29486789 A JP 29486789A JP 2881457 B2 JP2881457 B2 JP 2881457B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier circuit
- channels
- amplifier
- amplifying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、高精度増幅回路に関するもので、特に複数
チャンネルの増幅回路において、チャンネル間マッチン
グ特性を大幅に改善するものである。
チャンネルの増幅回路において、チャンネル間マッチン
グ特性を大幅に改善するものである。
（従来の技術） 従来、この種の増幅回路は、第４図に示すような構成
であった。第４図の従来回路において、１はオペアンプ
等の増幅回路、Ri1,Ri2は入力抵抗、Rf1,Rf2は帰還抵
抗、Vi1,Vi2,VO1,VO2は入、出力端子、４はこれら電子
部品を接続する回路基板で、基板導体３により各々の電
子部品は相互に接続されている。抵抗Ri1,Ri2,Rf1,Rf2
はチップ抵抗などの個別部品が使用される。周知のよう
に、この増幅回路の利得AVは次式で表わされる。
であった。第４図の従来回路において、１はオペアンプ
等の増幅回路、Ri1,Ri2は入力抵抗、Rf1,Rf2は帰還抵
抗、Vi1,Vi2,VO1,VO2は入、出力端子、４はこれら電子
部品を接続する回路基板で、基板導体３により各々の電
子部品は相互に接続されている。抵抗Ri1,Ri2,Rf1,Rf2
はチップ抵抗などの個別部品が使用される。周知のよう
に、この増幅回路の利得AVは次式で表わされる。
チャンネル１ AV1＝Rf1/Ri1 チャンネル２ AV2＝Rf2/Ri2 上式のごとく、チャンネル1,2とも、利得は抵抗比の
みで定まる。
みで定まる。
従来の増幅回路では、Ri1,Rf1,Ri2,Rf2がそれぞれ個
別の抵抗で構成されるため、各々の抵抗比Rf1/Ri1,Rf2/
Ri2の精度偏差は、５％か10％で、いかに高価で精度の
高い抵抗を使用しても、たかだか数％が限度であった。
このため、チャンネル1,2間の利得のマッチングは上記
の抵抗比で限定されていた。チャンネル間の利得のマッ
チングを改善する対策として、抵抗比を機能修正するこ
とにより初期値で0.1％以上の精度を得ることは可能で
ある。しかし、抵抗比の決定が個別の抵抗でされている
ため、基本的に温度特性や、経時変化を含めた精度の維
持は非常に難しく、複数チャンネルの増幅回路間の特性
マッチングは、たかだか数％の精度を得るのが限度であ
った。このように従来回路では、1.0％以上の高い精度
の回路特性を実現することは到底できないという大きな
欠点を有していた。
別の抵抗で構成されるため、各々の抵抗比Rf1/Ri1,Rf2/
Ri2の精度偏差は、５％か10％で、いかに高価で精度の
高い抵抗を使用しても、たかだか数％が限度であった。
このため、チャンネル1,2間の利得のマッチングは上記
の抵抗比で限定されていた。チャンネル間の利得のマッ
チングを改善する対策として、抵抗比を機能修正するこ
とにより初期値で0.1％以上の精度を得ることは可能で
ある。しかし、抵抗比の決定が個別の抵抗でされている
ため、基本的に温度特性や、経時変化を含めた精度の維
持は非常に難しく、複数チャンネルの増幅回路間の特性
マッチングは、たかだか数％の精度を得るのが限度であ
った。このように従来回路では、1.0％以上の高い精度
の回路特性を実現することは到底できないという大きな
欠点を有していた。
（発明が解決しようとする課題） 本発明は、このような問題点を解決するもので、複数
チャンネルの増幅回路間の特性を完全にマッチングさ
せ、初期の高精度特性のみでなく、温度特性や経時変化
に伴う特性変化を伴わない増幅回路を実現するものであ
る。
チャンネルの増幅回路間の特性を完全にマッチングさ
せ、初期の高精度特性のみでなく、温度特性や経時変化
に伴う特性変化を伴わない増幅回路を実現するものであ
る。
（課題を解決するための手段及び作用） この課題を解決するために、本発明は、増幅回路の特
性を設定する抵抗等のインピーダンス素子の全て、また
は、マッチングの重要な部分について、同一ウェーハ上
にコンパクトに構成することにより、複数個の抵抗比の
マッチング特性を向上させ、増幅回路間の特性もまた完
全にマッチングさせるようにしたものである。
性を設定する抵抗等のインピーダンス素子の全て、また
は、マッチングの重要な部分について、同一ウェーハ上
にコンパクトに構成することにより、複数個の抵抗比の
マッチング特性を向上させ、増幅回路間の特性もまた完
全にマッチングさせるようにしたものである。
（実施例） 第１図は本発明の一実施例による増幅回路の構成
（ａ）及び回路接続（ｂ）を示す図で、複数２チャンネ
ルの増幅回路例である。各々の増幅回路には、利得を設
定するインピーダンス素子として、抵抗Ri1,Rf1,Ri2,R
f2が各々接続されている。また、上記の４抵抗は、その
抵抗比Rf1/Ri1,Rf2/Ri2が利得AV1,AV2を決定する重要な
部分で、２つの抵抗比Rf1/Ri1,Rf2/Ri2のマッチングを
完全にするため、これらのインピーダンス素子の全て
が、能動回路とは別の同一ウェーハ上に構成されて、抵
抗ネットワーク２を構成している。オペアンプ１、抵抗
ネットワーク２は、回路基板４に実装され、基板導体３
に接続されて入、出力端子Vi1,VO1,Vi2,VO2により、入
出力される。
（ａ）及び回路接続（ｂ）を示す図で、複数２チャンネ
ルの増幅回路例である。各々の増幅回路には、利得を設
定するインピーダンス素子として、抵抗Ri1,Rf1,Ri2,R
f2が各々接続されている。また、上記の４抵抗は、その
抵抗比Rf1/Ri1,Rf2/Ri2が利得AV1,AV2を決定する重要な
部分で、２つの抵抗比Rf1/Ri1,Rf2/Ri2のマッチングを
完全にするため、これらのインピーダンス素子の全て
が、能動回路とは別の同一ウェーハ上に構成されて、抵
抗ネットワーク２を構成している。オペアンプ１、抵抗
ネットワーク２は、回路基板４に実装され、基板導体３
に接続されて入、出力端子Vi1,VO1,Vi2,VO2により、入
出力される。
次に第１図に示す増幅回路の動作について更に詳しく
説明する。第１図で、オペアンプ等の増幅回路１は、従
来のものと同一である。大きく異なるのは、２つの増幅
回路の利得AV1,AV2を決定する抵抗比Rf1/Ri1,Rf2/Ri2の
マッチングをよくするため、４個の抵抗は、１つのシリ
コンウエーハ上に構成し、初期特性と温度特性、経時変
化特性の向上を図った点にある。このような特性を実現
する抵抗ネットワーク２の構成を、第２図により詳細に
説明する。図で５はシリコンベースのウェーハ、６はNi
Cr等を蒸着した抵抗体、７はアルミ等を蒸着した導体、
８は蒸着抵抗の表面を保護するための保護膜、９はシリ
コンウェーハ表面に設けられたシリコン熱酸化膜であ
る。第２図で、（ａ）はその構成を示す図、（ｂ）はそ
の回路接続を示す図である。（ａ）の構成図で抵抗体６
及び導体７は蒸着やスパッタ等の着膜手法で構成するこ
とにより、ミクロンオーダの微細加工処理され抵抗ネッ
トワーク２全体が非常に小さく構成される。本実施例で
の４抵抗の抵抗パターン例（ｂ）に示すように、２チャ
ンネル分の抵抗を、各々対称に配置すること、上記の微
細加工さていることにより、４つの抵抗のマッチングは
非常に良くなり、抵抗比Rf1/Ri1及びRf2/Ri2の相対温度
特性は実に数ppm/℃の高安定特性が容易に実現される。
尚、第１図（ａ）に示すように抵抗ネットワーク２と、
回路基板４との接続は抵抗ネットワーク２が蒸着等の微
細加工処理により非常に小さく構成される特長を活かし
て、裸チップにワイヤボンディングで実現されている。
説明する。第１図で、オペアンプ等の増幅回路１は、従
来のものと同一である。大きく異なるのは、２つの増幅
回路の利得AV1,AV2を決定する抵抗比Rf1/Ri1,Rf2/Ri2の
マッチングをよくするため、４個の抵抗は、１つのシリ
コンウエーハ上に構成し、初期特性と温度特性、経時変
化特性の向上を図った点にある。このような特性を実現
する抵抗ネットワーク２の構成を、第２図により詳細に
説明する。図で５はシリコンベースのウェーハ、６はNi
Cr等を蒸着した抵抗体、７はアルミ等を蒸着した導体、
８は蒸着抵抗の表面を保護するための保護膜、９はシリ
コンウェーハ表面に設けられたシリコン熱酸化膜であ
る。第２図で、（ａ）はその構成を示す図、（ｂ）はそ
の回路接続を示す図である。（ａ）の構成図で抵抗体６
及び導体７は蒸着やスパッタ等の着膜手法で構成するこ
とにより、ミクロンオーダの微細加工処理され抵抗ネッ
トワーク２全体が非常に小さく構成される。本実施例で
の４抵抗の抵抗パターン例（ｂ）に示すように、２チャ
ンネル分の抵抗を、各々対称に配置すること、上記の微
細加工さていることにより、４つの抵抗のマッチングは
非常に良くなり、抵抗比Rf1/Ri1及びRf2/Ri2の相対温度
特性は実に数ppm/℃の高安定特性が容易に実現される。
尚、第１図（ａ）に示すように抵抗ネットワーク２と、
回路基板４との接続は抵抗ネットワーク２が蒸着等の微
細加工処理により非常に小さく構成される特長を活かし
て、裸チップにワイヤボンディングで実現されている。
第１図（ｂ）で利得を決定する抵抗素子は、単に個別
の抵抗素子が接続されているのではなく、各々の抵抗の
マッチングが取れた抵抗ネットワーク２を接続してい
る。
の抵抗素子が接続されているのではなく、各々の抵抗の
マッチングが取れた抵抗ネットワーク２を接続してい
る。
以上の説明では、複数チャンネル増幅回路の例とし
て、２チャンネル増幅回路を例として説明したが、３チ
ャンネル以上の増幅回路についてもその構成、動作、効
果は同一である。また、電子回路の特性として上記の利
得の他に、動作電圧を決定するバイアス電圧やスレショ
ルド電圧等も重要な特性で、これらの特性を決定する回
路部分にもまた高い精度と、安定性、特に複数チャンネ
ル間の良いマッチング特性が要求され、本発明の回路に
よる効果が大きい。
て、２チャンネル増幅回路を例として説明したが、３チ
ャンネル以上の増幅回路についてもその構成、動作、効
果は同一である。また、電子回路の特性として上記の利
得の他に、動作電圧を決定するバイアス電圧やスレショ
ルド電圧等も重要な特性で、これらの特性を決定する回
路部分にもまた高い精度と、安定性、特に複数チャンネ
ル間の良いマッチング特性が要求され、本発明の回路に
よる効果が大きい。
抵抗等のインピーダンス素子が構成される１枚のウェ
ーハについて、本実施例ではシリコンベースを用いた例
で説明したが、シリコンに継いで熱伝導もよく、蒸着や
スパッタの可能なセラミック基板を用いてもよい。
ーハについて、本実施例ではシリコンベースを用いた例
で説明したが、シリコンに継いで熱伝導もよく、蒸着や
スパッタの可能なセラミック基板を用いてもよい。
一方、これら電子回路の利得や、バイアス電圧等の特
性の絶対値自体についてもまた、複数個の増幅回路間の
特性の相対値を高精度に設定することが要求されるケー
スがある。このような場合も、本発明の実施例では、同
一ウェーハ上に構成されたインピーダンス素子の定数を
機能修正等の手法により容易に達成することができる。
この例を、第２図（ｂ）に示す。図で、抵抗体６の幅が
一部で広くなっており、この部分に機能修正でのレーザ
ビームカットを加えることにより、必要とする特性が容
易に得られる。
性の絶対値自体についてもまた、複数個の増幅回路間の
特性の相対値を高精度に設定することが要求されるケー
スがある。このような場合も、本発明の実施例では、同
一ウェーハ上に構成されたインピーダンス素子の定数を
機能修正等の手法により容易に達成することができる。
この例を、第２図（ｂ）に示す。図で、抵抗体６の幅が
一部で広くなっており、この部分に機能修正でのレーザ
ビームカットを加えることにより、必要とする特性が容
易に得られる。
本発明の他の実施例について第３図により説明する。
第３図の実施例は、複数チャンネルの増幅回路が、定電
流発生回路で構成されている例で、定電流iS1,iS2は次
式で現される。
第３図の実施例は、複数チャンネルの増幅回路が、定電
流発生回路で構成されている例で、定電流iS1,iS2は次
式で現される。
チャンネル１ iS1＝ir1＝Vref/Rr1 チャンネル２ iS2＝ir2＝Vref/Rr2 ここで、定電流ir1,ir2を発生する抵抗素子Rr1,R
r2に、同一ウェーハ上に構成された抵抗ネットワーク２
を採用することにより、２チャンネル間の発生電流がよ
くマッチングされる。定電流出力回路の場合も、２チャ
ンネル定電流出力値そのものは、２つの抵抗体Rr1,Rr2
の機能修正により偏差0.1％以上の精度は得られるが、
２チャンネル間の定電流の比iS1/iS2の温度特性、及び
経時変化を含む電流比の精度については、２つの抵抗R
r1,Rr2が個別抵抗で構成されている場合、たかだか数％
の精度しか得られないが、本実施例のように、同一ウェ
ーハ上に構成された抵抗ネットワークを用いることによ
り、温度特性、経時変化を含めても0.1％以上のチャン
ネル間相対精度を得ることが可能となる。
r2に、同一ウェーハ上に構成された抵抗ネットワーク２
を採用することにより、２チャンネル間の発生電流がよ
くマッチングされる。定電流出力回路の場合も、２チャ
ンネル定電流出力値そのものは、２つの抵抗体Rr1,Rr2
の機能修正により偏差0.1％以上の精度は得られるが、
２チャンネル間の定電流の比iS1/iS2の温度特性、及び
経時変化を含む電流比の精度については、２つの抵抗R
r1,Rr2が個別抵抗で構成されている場合、たかだか数％
の精度しか得られないが、本実施例のように、同一ウェ
ーハ上に構成された抵抗ネットワークを用いることによ
り、温度特性、経時変化を含めても0.1％以上のチャン
ネル間相対精度を得ることが可能となる。
（発明の効果） 以上のように、本発明の実施例によれば複数の増幅回
路の特性を設定する抵抗等のインピーダンス素子の全
て、または、マッチングの重要な部分について、シリコ
ン等の同一ウェーハ上にコンパクトに構成することによ
り、複数個の増幅回路の特性を決定する抵抗比に関し、
初期値のみでなく温度特性や経時変化も含む複数回路間
のマッチング特性が大幅に向上し、複数の増幅回路間の
特性マッチングもまた大幅に向上させることが可能とな
った。
路の特性を設定する抵抗等のインピーダンス素子の全
て、または、マッチングの重要な部分について、シリコ
ン等の同一ウェーハ上にコンパクトに構成することによ
り、複数個の増幅回路の特性を決定する抵抗比に関し、
初期値のみでなく温度特性や経時変化も含む複数回路間
のマッチング特性が大幅に向上し、複数の増幅回路間の
特性マッチングもまた大幅に向上させることが可能とな
った。
第１図は本発明の一実施例を示す図、第２図は更に詳細
に説明する図、第３図は本発明の他の実施例を示す図、
第４図は従来例を示す図である。 １……オペアンプ、２……抵抗ネットワーク、３……基
板導体、４……回路基板、５……シリコンベース、６…
…抵抗体、７……導体、８……保護膜、９……シリコン
熱酸化膜。
に説明する図、第３図は本発明の他の実施例を示す図、
第４図は従来例を示す図である。 １……オペアンプ、２……抵抗ネットワーク、３……基
板導体、４……回路基板、５……シリコンベース、６…
…抵抗体、７……導体、８……保護膜、９……シリコン
熱酸化膜。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03F 1/30 H01L 25/00 - 27/26
Claims (5)
- 【請求項１】複数チャンネルの増幅回路を具備し、それ
ぞれの増幅回路には、利得、バイアスその他の特性を設
定するインピーダンス素子が接続され、かつ、該インピ
ーダンス素子のすべて、または特性のマッチングが必要
な素子が、能動回路とは別の同一ウェーハ上に構成され
ていることを特徴とする増幅回路。 - 【請求項２】インピーダンス素子として、蒸着抵抗を用
いたことを特徴とする請求項（１）記載の増幅回路。 - 【請求項３】ウェーハ材料としてシリコン基板、また
は、セラミック基板を用いたことを特徴とする請求項
（１）記載の増幅回路。 - 【請求項４】複数チャンネルの増幅回路のそれぞれに接
続されたインピーダンス素子定数を修正することによ
り、それぞれの増幅回路の特性を実現していることを特
徴とする請求項（１）記載の増幅回路。 - 【請求項５】複数チャンネルの増幅回路が、定電流発生
回路で構成されていることを特徴とする請求項（４）記
載の増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1294867A JP2881457B2 (ja) | 1989-11-15 | 1989-11-15 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1294867A JP2881457B2 (ja) | 1989-11-15 | 1989-11-15 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03157009A JPH03157009A (ja) | 1991-07-05 |
| JP2881457B2 true JP2881457B2 (ja) | 1999-04-12 |
Family
ID=17813277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1294867A Expired - Fee Related JP2881457B2 (ja) | 1989-11-15 | 1989-11-15 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2881457B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999000786A1 (fr) * | 1997-06-30 | 1999-01-07 | Seiko Epson Corporation | Circuit de traitement du signal video, affichage video et equipement electronique utilisant tous deux ledit circuit, et procede de reglage des sorties de convertisseurs numeriques-analogiques |
| WO2008075480A1 (ja) * | 2006-12-20 | 2008-06-26 | Sharp Kabushiki Kaisha | 表示ドライバおよび表示ドライバユニットならびに表示装置 |
-
1989
- 1989-11-15 JP JP1294867A patent/JP2881457B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03157009A (ja) | 1991-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4349777A (en) | Variable current source | |
| JPH0552043B2 (ja) | ||
| US4424461A (en) | Semiconductor integrated circuit providing temperature compensation | |
| KR900006963B1 (ko) | 고정도 궤환 저항체와 출력증폭기를 구비한 저렴한 디지탈-아날로그 변환기 | |
| JPH02174414A (ja) | 半導体集積回路装置 | |
| JP2881457B2 (ja) | 増幅回路 | |
| US6101883A (en) | Semiconductor pressure sensor including a resistive element which compensates for the effects of temperature on a reference voltage and a pressure sensor | |
| JPH07335828A (ja) | 半導体装置 | |
| JP2003042870A (ja) | センサ用温度特性補正回路装置及びセンサの温度特性補正方法 | |
| JPH03257986A (ja) | 電子回路装置 | |
| JPH0719019Y2 (ja) | 温度補正回路 | |
| JPH03154394A (ja) | 電子回路モジュール | |
| JP2748145B2 (ja) | 差動増幅回路 | |
| JP3442092B2 (ja) | 集積回路 | |
| JP3067286B2 (ja) | モノリシックフィルタ回路 | |
| JPH07302704A (ja) | 抵抗器 | |
| JPS6036115B2 (ja) | ホ−ル素子 | |
| JPS6059413A (ja) | 電圧安定化集積回路装置 | |
| JP2730107B2 (ja) | カレントミラー回路 | |
| JPS6241453Y2 (ja) | ||
| JPS60208801A (ja) | チツプ抵抗器 | |
| JPH0132363Y2 (ja) | ||
| JPH08320346A (ja) | 電気量測定装置 | |
| JPH09229962A (ja) | 加速度センサ回路 | |
| JPS63241969A (ja) | 半導体圧力センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |