JPH03154394A - 電子回路モジュール - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、並列配置した回路間の特性差を極力抑制して
回路間に高安定な精度を保つ電子回路モジュールに関す
る。

（従来の技術） 第７図は従来の、電子回路を並列に構成したモジュール
の一例を示す図で、ＡおよびＢのチャンネルのオペアン
プＯＰ１．０Ｐ２による増幅回路が配置されている。Ａ
、Ｂ各チャンネルの増幅利得Ａ、、、Ａ□は、それぞれ
独立に接続された抵抗（Ｒ，、Ｒ２）、（Ｒ３，Ｒ４）
の抵抗値（対応する抵抗の小文字により表わす）の比に
よって、Ａ□＝ｒ　、／　ｒｚ、Ａ　ｙ６　＝　ｔ”　
３　／　ｒ　４として表わされ、利得は抵抗比のみによ
って決まる。

一方、抵抗Ｒ，，Ｒ□、　Ｒ，、Ｒ９は個別素子が用い
られており、利得を決定する抵抗比の精度は５％ないし
１０％程度で、如何に精度の高い抵抗を用いてもたかだ
か数％の精度で、さらに、抵抗が個別、独立した素子で
あるために蒙る温度変化は各々に独立した変動をし、そ
のため抵抗比は大きさ極性とも不安定に大きく変化する
ことになり、測成、２つのチャンネル間で高精度に一致
する高安定動作を得ることは極めて困難であった。

第８図は他の従来の例を示す並列比較回路で、各比較回
路ＣＯＭＰ　１　、　ＣＯＭＰ　２は１つの電極線Ｖ　
ｃ　ａ　ニ接続された２組の抵抗（Ｒ１，、ＲＧ）、（
Ｒ，、Ｒ，）による分圧比それぞれによって決まる電圧
を比較電圧としている。

この回路においても分圧回路を構成する抵抗、Ｒ５，Ｒ
，、Ｒ，、Ｒ，は個別、独立であるから５個別に温度変
化を受けＡ、Ｒ２組の比較回路間で比較誤差を生じて、
測成安定な出力間の関係を得ることは不可能であった。

（発明が解決しようとする課題） したがって、並列して設けるステレオのような２チヤン
ネルの増幅回路、あるいは並列形成する比較回路等は、
それぞれの回路特性を決定する抵抗比の、特に温度特性
の不安定性によって、増幅８力、あるいは比較出力に大
きなばらつきがあり、それにより２つのチャンネル間の
増幅または比較出力間に、精度のばらつきがでる欠点が
あった。

本発明は、上述の従来の欠点に鑑み、増幅回路あるいは
比較回路等の並列配置した電子回路において、実用上全
く温度特性や経時変化に特性差を伴わない、回路間の誤
差が極力排除される精度の高い電子回路モジュールの提
供を目的とする。

（課題を解決するための手段） 本発明は上記の目的を、複数の抵抗により、増幅利得、
比較レベル、あるいはバイアス電圧等を決定する回路を
複数配置する電子回路において、熱伝導度良好な半導体
基板上に上記抵抗を、蒸着。

スパッタ等の半導体着膜技術によって抵抗網として形成
させ、かつ、複数配置の回路間で対応する抵抗を近接さ
せて、半導体基板に密着して構成した電子回路モジュー
ルとして達成する。

（作　用） 本発明によれば、並列配置の回路間で、それらの特性を
決定する抵抗が半導体基板上に密着し且つ互いに近接し
て形成されるから、温度または経時変化は全く同様に受
は特性変化の差がなく、したがって回路相互間の特性が
きわめて高い精度で保たれることになる。

（実施例） 以下、本発明の実施例を図面を用いて詳細に説明する。

第１図は本発明の第１の実施例を示す回路図で。

オペアンプＯＰＩ、ＯＰ２それぞれによって構成された
Ａ、８２チヤンネルの増幅回路を例としており、オペア
ンプＯＰＩ、ＯＰ２の、それぞれの１つの電極に接続さ
れて増幅利得を決定する複数の抵抗（Ｒ１゜Ｒ２）およ
び（Ｒｓ　−Ｒ４）を有し、それらの抵抗は熱伝導度の
良好な同一サブストレート（半導体基板）に密着させて
形成され、抵抗比、ｒ、／ｒ□。

ｒ４／ｒ、がそれぞれ、増幅回路Ａ、Ｂの増幅利得Ａ□
ｔＡｖｂを決定し、Ｒ１ないしＲ４の抵抗は同一半導体
基板上に形成されて抵抗網Ｒｎｅｔｌを構成している。

第２図は、そのＲｎｅｔｌを具体的に示す斜視図である
。１はシリコンウェハ等の半導体基板、２はシリコン熱
酸化膜からなる絶縁層、３はＮｉＣｒ等を蒸着してなる
抵抗体で、４はアルミ等を蒸着した導体であり、全表面
にはＳ　ｉｏ、等の保護膜が形成されている。なお、抵
抗体３、または導体４は蒸着やスパッタ等の着膜技術に
よってミクロンオーダの微細処理され、抵抗網Ｒｎ５ｔ
ｌ全体が極めてコンパクトに形成される。

この抵抗網Ｒｎｅｔｌの構成は抵抗を形成する４つのパ
ターンを図示のように、同一電極に接続される２つの抵
抗（Ｒ□、Ｒ３）、および（Ｒ３，Ｒ４）のパターンを
接近させて形成することによって、抵抗としての温度ト
ラッキング特性が極めて向上し、抵抗比ｒ　ｚ　／　ｒ
Ｉ　Ｈｒ　４　／　ｒ　３の温度特性は、数ｐｐｍ／℃
の高い安定特性となる。

第３図は第２の実施例を示す並列配置した比較回路で、
１つの同じ電源線ｖ０゜に接続された複数個の抵抗（Ｒ
５，Ｒ１）、（Ｒ’ｚ　Ｒ８）による抵抗比。

ｒｓ／　ｆ’ｓｔ　ｒｖ／　ｒ＝がそれぞれ、比較回路
ＧＯＭＰ　１　。

ＣＯＭＰ　２の比較レベル■。えｖＶｃＢを決定してお
り、第１の実施例の第２図と同様に抵抗網Ｒｒ＋ｅｔ２
を同一基板上に形成している。それにより比較レベル■
。ａｔｖｃｓは温度変化や経時変化に対して極めて安定
したものとなる。

第４図は第３の実施例を示すバイアス電源回路を示し、
トランジスタＱの１つの電極のベースに与えられるバイ
アス電圧ｖ１１が、電源ｖｃｃとＧＮＤ間に接続された
分圧抵抗Ｒ工、Ｒ３によって決定されており、それらの
抵抗は同一基板上に第２図のように形成されて、安定な
バイアス電圧ｖ８を出力している。さらにトランジスタ
Ｑによる増幅回路の利得ＡＶ＝ＲＬ／Ｒｐを決定する抵
抗ＲＬ。

ＲＩ！を、同一基板上に構成することにより、第１の実
施例と同様な安定した利得特性が得られる。

この実施例では、それぞれ２つの抵抗（Ｒ１−ＲＬ　）
、（Ｒ−２Ｒｇ）の一端が、電極線ＶｅｅやＧＮＤＡｌ
ｉに共通に接続されており、抵抗網Ｒｎｅｔに接続する
ための電極が共通に使用可能で、その分、抵抗網の電極
が少なくすることができる。

第５図は第４の実施例を示す図である。この実施例は増
幅回路の利得、および比較レベル等の特性を決定する抵
抗網Ｒｎｅｔｌ　、　Ｒｎｅｔ２を、同一基板上に形成
し、かつ、それら２つの抵抗網を接続して電子モジュー
ルとしたもので、利得特性を決定する抵抗（Ｒ１，Ｒ，
）、および（Ｒ３，Ｒ，）がそれぞれペアとして同一基
板上に抵抗網Ｒｎｅｔｌとして、また、同様に比較レベ
ルを決定する抵抗（Ｒｓ。

Ｒｓ　）　、　（Ｒｔ　、Ｒ−）をそれぞれペアとする
抵抗網Ｒｎｅｔ２が同じ基板上に構成されている。

ところで第４図、第５図の実施例では、利得または比較
レベルの２つの重要な特性を決定する抵抗を、同一基板
上に構成しているが、その構成は種々工夫できる。

第６図は、その構成の一例を第５図の回路に適用して示
す図で、利得を決定する抵抗Ｒ１，Ｒ２と。

比較レベルを決定する抵抗Ｒ５，Ｒ，を同一基板上の抵
抗網Ｒｎｅｔｌとして、他の基板の抵抗１！１Ｒｎｅｔ
２には抵抗Ｒ，，Ｒ４，Ｒ，、Ｒ，を配置している。

このように各々の特性を決定する抵抗をペアとして同一
基板上に配置してもよい。

以上、本発明を利得、または比較レベルの安定化を中心
に実施例を用いて説明したが、その他の特性、たとえば
スレショルド電圧も高い精度と安定性が要求されるが、
そのような回路に対しても本発明を実施して同様な効果
が得られることは明らかである。

（発明の効果） 以上説明して明らかなように本発明は、電子回路の特性
を決定する抵抗の全て、またはマツチングの重要な部位
について同一基板上にコンパクトに構成することによっ
て、抵抗比の経時変化や、温度変化を大幅に軽減できる
から、初期値のみでなく、温度特性や経時変化も含む電
子回路特性の安定化と高集積化が可能な効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示す回路図、第２図
は第１図の要部の具体例を示す斜視図、第３図、第４図
、第５図はそれぞれ他の実施例を示す回路図、第６図は
実施例の説明補助図、第７図、第８図はそれぞれ従来例
を示す図である。 １・・・半導体基板、　２・・・絶縁層、　３・・・抵
抗体、　４・・・導体。 第１図 第２図

Claims (1)

【特許請求の範囲】
1. 複数の抵抗により、増幅利得、比較レベル、あるいはバ
   イアス電圧等を決定する回路を複数配置する電子回路に
   おいて、熱伝導度良好な半導体基板上に上記抵抗を、蒸
   着、スパッタ等の半導体着膜技術によって抵抗網として
   形成させ、かつ、複数配置の回路間で対応する抵抗を近
   接させて、半導体基板に密着して構成したことを特徴と
   する電子回路モジュール。