JPS6036115B2 - ホ−ル素子 - Google Patents

Description

【発明の詳細な説明】 本発明は、不平衡電圧を取り除いたホ−ル素子に関する
ものである。

ホール素子は第１図に示すように、例えばＳｉ、蛇など
ホール係数の大きい材料基板１に、一組の電流端子２１
および２２を設けるとともに一組の電圧端子３１および
３２を設けたものである。

そして、電流端子２１，２２を通じて基板１に電流を流
しておき、基板１に垂直に磁場を加えると、この磁場と
流した電流との相互作用によって電圧端子３１，３２間
にホール電圧ＶＨが発生し、このホール電圧ＶＨを測定
することによって加えた磁場の大きさを知ることができ
る。ところで、このうなホール素子において、印加した
磁場を除去し、磁場零の状態とすれば、電圧端子３１，
３２間のホール電圧ＶＨは零になるはずであるが、実際
にはホール素子の製作工程におけるマスク精度、エッチ
ング、拡散の精度の不均一性による幾何学的形状のずれ
等、種々の原因で、印加磁場が零の場合でも電圧端子３
１，３２間に電圧（この電圧を不平衡電圧と呼んでいる
）が発生する。

ここにおいて、本発明はこのような不平衡電圧が発生し
ないホール素子を実現しようとするものである。

第２図は本発明の一実施例を示す平面図である。

本発明においては、同一の条件で二組のホール素子を同
一基板上に形成し、こられの素子の電流電極をそこに流
れる電流の方向が互に直角となるように設けるとともに
電圧電極に得られる不平衡電圧が互に相殺されるように
接続した点に特徴がある。図において１川ま板、１１，
１２は基板１０上に、厚さ数ミクロンの例えばＳｉを付
着して形成したホール効果発生素子部である。このホ−
ル効果発生素子部１１，１２は互に近接し、基板１０上
に同一条件で形成される。１２１，１２２は第１ホール
効果発生素子部１１の互に対向する側部に設けた電流電
極、１３１，１３２は残りの互に対向する側部に設けた
電圧電極、２２１，２２２は第２ホール効果発生素子部
１２の互に対向する側部に設けた電流電極、２３１，２
３２は電圧電極である。

第１および第２ホール効果発生素子部１１および１２に
おいて、その電流電極１２１，１２２および２２１，２
２２は、各素子に流れる駆動電流１の流れ方向が互に直
角となるように配置され電流端子２１，２２に並列に接
続されている。また、電圧電極１３１，１３２および２
３１，２３２はこの電極間に発生する電圧が互に加算さ
れるようにここでは電極１３２一１３１一２３２−２３
１が電圧端子３１，３２に直列に接続されている。この
ようにして構成したホール素子において、第１および第
２のホール効果発生素子部１１，１２の電極１３１，２
２１の位置が、第３図に誇張して示したように電極１３
２，２２２の位置に比べて左上りにずれて形成されたも
のとする。

いま、磁場零の状態で電流端子２１，２２に駆動電流を
流すと、各ホール効果発生素子１１，１２には、図示す
る方向に電流が流れる。このため第１ホール効果素子１
１においては、電極１３１の電位ｅ，３，が電極１３２
の電位ｅ服に比べて高くなる。一方第２ホール効果素子
１２においては、電極２３２の電位ｅ２３２が電極２３
１の電位ｅ２３，に比べて高くなる。ここで第１ホール
効果素子１１と第２ホール効果素子１２とは互に近接し
、しかも同一条件で形成されているので、各電極間の電
位差ｅ，３，一ｅ．３２およびｅ２３２−ｅ２３，はい
ずれも等しくなる。したがって電位の高い電極相互間１
３１と２３２とを接続し、電極１３２、電極２３１をそ
れぞれ電圧端子３１，３２に接続すると、前記の電位差
は互に相殺され、電圧端子３１，３２間電位は零、すな
わち不平衡電圧を零にすることができる。第１ホール効
果素子１１、第２ホール効果素子１２に磁場が加わった
場合、各素子１１，１２の電圧電極間にはホール効果に
基づくホール電圧が発生し、これが互に加算されて電圧
端子３１，３２から取り出されるので、１つのホール効
果素子によって得られるホール電圧の２倍の電圧を得る
ことができ、検出感度を増大させることができる。

第４図は本発明の他の実施例を示す平面図である。

この実施例では第１のホール効果素子１１１と第２のホ
ール効果素子１２とを左右に並べて形成するとともに、
各ホール効果素子の電圧電極１３１，１３２および２３
２，２３１を電圧端子３１，３２に対して並列的に接続
したものである。この実施例によれば、各素子に発生す
る不平衡電圧は互に相殺され、ホール効果に基づくホー
ル電圧は互に並列的に取り出される。また、このように
接続すると、基板に歪が加わった場合にもその歪による
影響を受けないという効果がある。すなわち、第４図に
おいて、ホール素子を４個の抵抗からなるブリッジ回路
で表現し、簡略化した等価回路で示せば第５図の通りと
なる。第５図において、２つのホール効果素子１１，１
２に同じような歪が加わったものとすると、その影響は
抵抗変化として表われる。このとき、同じ方向を向いて
いる抵抗には同じように影響が表われるものとすると、
各抵抗は【１）、（２）式のように表わされる。ｒｌニ
ｒ３ニｒ８こｒ６ニｒ。（１十Ｑ） ‘・Ｉｒ２＝
ｒ４＝ｒ５＝ｒ７＝ｒ。（１十３） （２ーＱ、Ｂ
：歪による抵抗変化率【ｏ：歪のないときの抵抗値 この場合、電圧端子３１の電圧ｖ，および３２の電圧ｖ
２はそれぞれ糊、｛４｝式の通りとなる。

ここで、各抵抗の配列位置から‘６）式が成立する。ｒ
，−ｒ２−ｒ４−ｒ３−ｒ。

（１十Ｑ）．ｒ。（１十８） ■ｒ５ ｒ６
ｒ８ ｒ２ ｒ。（１十Ｑ）＋ｒ。（１十３）【５｝式
を糊式および‘４１式に代入すると、■、‘７ｉ式が得
られる。ム−１ ‘６） Ｖ−２ 守＝享 ｛７’ したがって、歪による影響を受けない。

なお、上記の実施例では、電流電極を電流端子２１，２
２に並列的に援続したがこれを直列に接続し各々ホール
出力電圧を例えば増幅器を介在させ他に影響しない方法
で加算してもよい。

またこの実施例では電圧電極を互に電圧端子３１，３２
に対して直列的又は並列的に接続したものであるが、例
えば増幅器を介在させ各電圧電極間に発生する電圧が互
に並列加算されるように増幅器に接続するようにしても
よい。以上説明したように本発明によれば、不平衡電圧
が発生しないホール素子が実現できる。

【図面の簡単な説明】

第１図は従来公知のホール素子の構成図、第２図は本発
明の一実施例を示す平面図、第３図は本発明の動作を説
明するための説明図、第４図は本発明の他の実施例を示
す平面図、第５図はその等価回路図である。 １０・・・・・・基板、１１，１２・・・・・・ホール
効果発生素子部、２１，２２・・・・・・電流端子、３
１，３２・・・・・・電圧端子、１２１，１２２，２２
１，２２２，・・・・・・電圧電極、１３１，１３２，
２３１，２３２・・・・・・電圧電極。 第１図 第２図 第３図 第４図 第５図

Claims (1)

1. 【特許請求の範囲】 １ 同一基板上に同一条件で互に近接して形成した２個
   のホール効果発生素子部、これらのホール効果発生素子
   部の互に対向する側部にそれぞれ設けられた一組の電流
   電極および電圧電極を具備し、前記２個のホール効果発
   生素子の各電流電極を前記各素子に流れる駆動電流の流
   れ方向が互に直角となるように定め、前記各電圧電極を
   電圧電極相互間に発生する不平衡電圧に相殺されるよう
   に接続したホール素子。 ２ 電圧電極相互間に発生する電圧が互に並列加算され
   るように各電圧電極を増幅器に接続した特許請求の範囲
   第１項記載のホール素子。 ３ 電圧電極相互間に発生する電圧が互に直列に加算さ
   れるように各電圧電極を電圧端子に直列に接続した特許
   請求の範囲第１項記載のホール素子。 ４ ２個のホール効果発生素子部の電圧電極を互いに並
   列となるように電圧端子に接続した特許請求の範囲第１
   項記載のホール素子。