JPH0422260Y2 - - Google Patents
Info
- Publication number
- JPH0422260Y2 JPH0422260Y2 JP1296186U JP1296186U JPH0422260Y2 JP H0422260 Y2 JPH0422260 Y2 JP H0422260Y2 JP 1296186 U JP1296186 U JP 1296186U JP 1296186 U JP1296186 U JP 1296186U JP H0422260 Y2 JPH0422260 Y2 JP H0422260Y2
- Authority
- JP
- Japan
- Prior art keywords
- output voltage
- voltage
- output
- variable reference
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 239000000284 extract Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 1
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【考案の詳細な説明】
〈産業上の利用分野〉
本考案は、圧力、温度等の物理量の変化に応じ
て抵抗値が変化する抵抗素子を少なくとも一辺に
含むブリツジ回路を用いた抵抗−電気信号変換回
路に関し、更に詳しく述べれば、ゼロ、スパンの
相互干渉が発生しない抵抗−電気信号変換回路に
関する。
て抵抗値が変化する抵抗素子を少なくとも一辺に
含むブリツジ回路を用いた抵抗−電気信号変換回
路に関し、更に詳しく述べれば、ゼロ、スパンの
相互干渉が発生しない抵抗−電気信号変換回路に
関する。
〈従来の技術〉
第４図は従来の抵抗−電気信号変換回路を示す
回路図である。図中、１は、４辺に抵抗素子R1，
R2，R3，R4が接続されたブリツジ回路で、これ
ら抵抗素子のうちR1が圧力、温度等の物理量に
よつて変化するものとする。２は基準電圧源で、
ブリツジ回路１における相対する一対の電源端子
に一定電圧VSを与える。３はブリツジ回路１の
相対する他の一対の出力端子からの二出力を差動
増幅する差動増幅器で、入力回路並びに帰還回路
に抵抗値が夫々等しい抵抗Ｒが接続されている。
回路図である。図中、１は、４辺に抵抗素子R1，
R2，R3，R4が接続されたブリツジ回路で、これ
ら抵抗素子のうちR1が圧力、温度等の物理量に
よつて変化するものとする。２は基準電圧源で、
ブリツジ回路１における相対する一対の電源端子
に一定電圧VSを与える。３はブリツジ回路１の
相対する他の一対の出力端子からの二出力を差動
増幅する差動増幅器で、入力回路並びに帰還回路
に抵抗値が夫々等しい抵抗Ｒが接続されている。
４は非反転入力端子に差動増幅器３の出力電圧
V1が加えられ、反転入力端子に出力電圧V2を分
圧比βで分圧した電圧が供給されたスパン調整用
の増幅器、５は反転入力端子に入力抵抗R5を介
し増幅器４の出力電圧V2が加えられ、その反転
入力端子と出力端子との間の帰還回路に抵抗R6
が接続されると共に、非反転入力端子に基準電圧
Vsを分圧比αで分圧したゼロ点調整用の電圧Vz
が加えられた増幅器である。
V1が加えられ、反転入力端子に出力電圧V2を分
圧比βで分圧した電圧が供給されたスパン調整用
の増幅器、５は反転入力端子に入力抵抗R5を介
し増幅器４の出力電圧V2が加えられ、その反転
入力端子と出力端子との間の帰還回路に抵抗R6
が接続されると共に、非反転入力端子に基準電圧
Vsを分圧比αで分圧したゼロ点調整用の電圧Vz
が加えられた増幅器である。
このような構成により、差動増幅器３の出力電
圧は、 V1＝｛R3／（R2＋R3）−R4／（R1＋R4）｝・Vs
…(1) で表わされる。このうち、｛ ｝内は出力信号分
ΔRとゼロ誤差Δrの和と考えられ、(1)式は以下で
表わされる。
圧は、 V1＝｛R3／（R2＋R3）−R4／（R1＋R4）｝・Vs
…(1) で表わされる。このうち、｛ ｝内は出力信号分
ΔRとゼロ誤差Δrの和と考えられ、(1)式は以下で
表わされる。
V1＝ΔR・Vs＋Δr・Vs …(2)
更に、増幅器４の出力電圧V2は、
V2＝（１／β）・V1 …(3)
ゼロ調整用電圧Vzは、
Vz＝α・Vs …(4)
で表わされる。
次に、増幅器５の出力電圧V0と入力電圧との
関係について説明する。増幅器５の反転入力端子
の電圧をEfとすると、この電圧は Ef＝Vz …(5) また、抵抗R5に矢印方向に流れる電流ｉは、 ｉ＝（１／R5）・（V2−Ef） ＝（１／R5）・｛（１／β）・（ΔR＋Δr）・Vs−
（α・Vs）｝ …(6) で表わされる。
関係について説明する。増幅器５の反転入力端子
の電圧をEfとすると、この電圧は Ef＝Vz …(5) また、抵抗R5に矢印方向に流れる電流ｉは、 ｉ＝（１／R5）・（V2−Ef） ＝（１／R5）・｛（１／β）・（ΔR＋Δr）・Vs−
（α・Vs）｝ …(6) で表わされる。
従つて、出力電圧V0は、
V0＝−ｉ・R6＋α・Vs
＝−｛（R6／R5）・（１／β）・ΔR・Vs｝−
｛（R6／R5）・（１／β）・Δr・Vs｝＋α・Vs・
｛（R6／R5）＋１｝ …(7) で表わされる。
｛（R6／R5）・（１／β）・Δr・Vs｝＋α・Vs・
｛（R6／R5）＋１｝ …(7) で表わされる。
この式において、信号として必要な部分は第１
項の部分で、スパン調整はこのうちのβを変える
ことによつて行われる。一方、ゼロ調整は上記式
の第２項と第３項の和が零となるようにαを調整
して行う。
項の部分で、スパン調整はこのうちのβを変える
ことによつて行われる。一方、ゼロ調整は上記式
の第２項と第３項の和が零となるようにαを調整
して行う。
しかしながら、このような方式では、第２項に
βが含まれ、ゼロ、スパンが相互干渉する。
βが含まれ、ゼロ、スパンが相互干渉する。
〈考案が解決しようとする問題点〉
本考案の解決しようとする技術的課題は、この
ような装置において、ゼロ、スパンの相互干渉が
発生しないようにすることにある。
ような装置において、ゼロ、スパンの相互干渉が
発生しないようにすることにある。
〈問題点を解決するための手段〉
本考案の構成は、可変基準電圧源と、この可変
基準電圧源の出力電圧を極性反転する利得１の反
転増幅器と、各４辺に接続された抵抗素子のうち
少なくとも一つの抵抗素子の抵抗値が物理量の変
化に応じて変化し、相対する一対の電源端子に前
記反転増幅器の出力電圧が接続され、他の一対の
出力端子から出力電圧を取出すブリツジ回路と、
このブリツジ回路の出力を差動増幅する差動増幅
器と、前記可変基準電圧源の出力電圧とこの電圧
を反転した前記反転増幅器の出力電圧とが両端に
接続されたポテンシヨメータと、前記差動増幅器
の出力電圧と前記ポテンシヨメータの出力電圧と
が加えられ、これらを加算し前記ブリツジの抵抗
値の変化に対応した出力電圧を発生する加算器と
より構成される。
基準電圧源の出力電圧を極性反転する利得１の反
転増幅器と、各４辺に接続された抵抗素子のうち
少なくとも一つの抵抗素子の抵抗値が物理量の変
化に応じて変化し、相対する一対の電源端子に前
記反転増幅器の出力電圧が接続され、他の一対の
出力端子から出力電圧を取出すブリツジ回路と、
このブリツジ回路の出力を差動増幅する差動増幅
器と、前記可変基準電圧源の出力電圧とこの電圧
を反転した前記反転増幅器の出力電圧とが両端に
接続されたポテンシヨメータと、前記差動増幅器
の出力電圧と前記ポテンシヨメータの出力電圧と
が加えられ、これらを加算し前記ブリツジの抵抗
値の変化に対応した出力電圧を発生する加算器と
より構成される。
〈作用〉
前記の技術手段は次のように作用する。即ち、
前記ポテンシヨメータの分圧比を変えて前記出力
電圧のゼロ誤差を打消し、前記可変基準電圧源の
出力電圧を変えてスパン調整を行う。
前記ポテンシヨメータの分圧比を変えて前記出力
電圧のゼロ誤差を打消し、前記可変基準電圧源の
出力電圧を変えてスパン調整を行う。
〈実施例〉
以下図面に従い本考案の実施例を説明する。第
１図は本考案実施例装置を示す回路図である。図
中、第４図における要素と同じ要素には同一符号
が付されている。６は可変基準電圧源で、例え
ば、第２図に示すように、電源Ｅからの一定電圧
をポテンシヨメータ６ａで分圧して、この電圧を
非反転増幅器６ｂを介し出力する構成となつてい
る。７はこの可変基準電圧源の出力電圧Vspを極
性反転する利得１の反転増幅器である。この反転
増幅器の出力−Vspはブリツジ回路１の電源端子
に接続される。８は可変基準電圧源６の出力電圧
Vspとこの電圧を反転した反転増幅器７の出力電
圧−Vspとが両端に接続されたポテンシヨメータ
である。尚、増幅器５は入力抵抗R5を介し反転
入力端子に加えられた差動増幅器３の出力電圧
V3と、非反転入力端子に加えられたポテンシヨ
メータ８からの出力電圧Vz′とを加算する加算器
として働く。
１図は本考案実施例装置を示す回路図である。図
中、第４図における要素と同じ要素には同一符号
が付されている。６は可変基準電圧源で、例え
ば、第２図に示すように、電源Ｅからの一定電圧
をポテンシヨメータ６ａで分圧して、この電圧を
非反転増幅器６ｂを介し出力する構成となつてい
る。７はこの可変基準電圧源の出力電圧Vspを極
性反転する利得１の反転増幅器である。この反転
増幅器の出力−Vspはブリツジ回路１の電源端子
に接続される。８は可変基準電圧源６の出力電圧
Vspとこの電圧を反転した反転増幅器７の出力電
圧−Vspとが両端に接続されたポテンシヨメータ
である。尚、増幅器５は入力抵抗R5を介し反転
入力端子に加えられた差動増幅器３の出力電圧
V3と、非反転入力端子に加えられたポテンシヨ
メータ８からの出力電圧Vz′とを加算する加算器
として働く。
このような構成で、差動増幅器３の出力電圧
V3は、 V3＝（ΔR＋Δr）・（−Vsp） ＝−Vsp・ΔR−Vsp・Δr …(8) で表わされる。ポテンシヨメータ８の出力電圧
Vz′は、このポテンシヨメータのボリユームの位
置が１：ｋの所にあるとき、 Vz′＝｛（１−ｋ）／（１＋ｋ）｝Vsp …(9) で表わされる。
V3は、 V3＝（ΔR＋Δr）・（−Vsp） ＝−Vsp・ΔR−Vsp・Δr …(8) で表わされる。ポテンシヨメータ８の出力電圧
Vz′は、このポテンシヨメータのボリユームの位
置が１：ｋの所にあるとき、 Vz′＝｛（１−ｋ）／（１＋ｋ）｝Vsp …(9) で表わされる。
一方、加算器５の入力電圧と出力電圧V0′との
間には、 V0′＝Vsp・ΔR・（R6／R5）＋Vsp・Δr・（R6／
R5）＋｛（R6／R5）＋１｝・｛（１−ｋ）／（１＋ｋ）
｝
Vsp ＝Vsp［ΔR・（R6／R5）＋Δr・（R6／R5）＋
｛（R6／R5）＋１｝・｛（１−ｋ）／（１＋ｋ）｝］
…(10) なる関係がある。この式で信号として必要な部分
は第１項のVsp・ΔR・（R6／R5）の部分で、第２
項のゼロ誤差 Vsp・Δr・（R6／R5）は第３項のｋを調整して、
第２項と第３項の和が零となるようにして打消
す。スパン調整はその後で可変基準電圧源６の出
力電圧Vspを変更して行う。
間には、 V0′＝Vsp・ΔR・（R6／R5）＋Vsp・Δr・（R6／
R5）＋｛（R6／R5）＋１｝・｛（１−ｋ）／（１＋ｋ）
｝
Vsp ＝Vsp［ΔR・（R6／R5）＋Δr・（R6／R5）＋
｛（R6／R5）＋１｝・｛（１−ｋ）／（１＋ｋ）｝］
…(10) なる関係がある。この式で信号として必要な部分
は第１項のVsp・ΔR・（R6／R5）の部分で、第２
項のゼロ誤差 Vsp・Δr・（R6／R5）は第３項のｋを調整して、
第２項と第３項の和が零となるようにして打消
す。スパン調整はその後で可変基準電圧源６の出
力電圧Vspを変更して行う。
〈考案の効果〉
本考案によれば、調整の際、ゼロ、スパンの相
互干渉が発生せず、また可変基準電圧源６の出力
電圧Vspがドリフトしてもゼロ調整ずれが生じな
い。
互干渉が発生せず、また可変基準電圧源６の出力
電圧Vspがドリフトしてもゼロ調整ずれが生じな
い。
尚、反転増幅器７だけでは駆動能力が不足して
いる場合には、第３図のように駆動用トランジス
タ９をブリツジ回路１の電源端子に接続して駆動
する。
いる場合には、第３図のように駆動用トランジス
タ９をブリツジ回路１の電源端子に接続して駆動
する。
第１図は本考案実施例装置の回路図、第２図及
び第３図は本考案実施例装置における部分の回路
図、第４図は従来装置の回路図を示す。 １……ブリツジ回路、３……差動増幅器、５…
…加算器、６……可変基準電圧源、７……利得１
の反転増幅器、８……ポテンシヨメータ。
び第３図は本考案実施例装置における部分の回路
図、第４図は従来装置の回路図を示す。 １……ブリツジ回路、３……差動増幅器、５…
…加算器、６……可変基準電圧源、７……利得１
の反転増幅器、８……ポテンシヨメータ。
Claims (1)
- 可変基準電圧源と、この可変基準電圧源の出力
電圧を極性反転する利得１の反転増幅器と、各４
辺に接続された抵抗素子のうち少なくとも一つの
抵抗素子の抵抗値が物理量の変化に応じて変化
し、相対する一対の電源端子に前記反転増幅器の
出力電圧が接続され、他の一対の出力端子から出
力電圧を取出すブリツジ回路と、このブリツジ回
路からの出力を差動増幅する差動増幅器と、前記
可変基準電圧源の出力電圧とこの電圧を反転した
前記反転増幅器の出力電圧とが両端に接続された
ポテンシヨメータと、前記差動増幅器の出力電圧
と前記ポテンシヨメータの出力電圧とが加えら
れ、これらを加算し前記ブリツジの抵抗値の変化
に対応した出力電圧を発生する加算器とを具備
し、前記ポテンシヨメータの分圧比を変えて前記
出力電圧のゼロ誤差を打消し、前記可変基準電圧
源の出力電圧を変えてスパン調整を行うようにし
た抵抗−電気信号変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1296186U JPH0422260Y2 (ja) | 1986-01-31 | 1986-01-31 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1296186U JPH0422260Y2 (ja) | 1986-01-31 | 1986-01-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62124505U JPS62124505U (ja) | 1987-08-07 |
| JPH0422260Y2 true JPH0422260Y2 (ja) | 1992-05-21 |
Family
ID=30801580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1296186U Expired JPH0422260Y2 (ja) | 1986-01-31 | 1986-01-31 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0422260Y2 (ja) |
-
1986
- 1986-01-31 JP JP1296186U patent/JPH0422260Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62124505U (ja) | 1987-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0422260Y2 (ja) | ||
| JP2710507B2 (ja) | 増幅回路 | |
| JPS5949726B2 (ja) | 電圧制御型抵抗回路 | |
| JPH0346581Y2 (ja) | ||
| JPS62144412A (ja) | Ｃｍｏｓ形差動増巾器 | |
| JP2748145B2 (ja) | 差動増幅回路 | |
| JPH0719019Y2 (ja) | 温度補正回路 | |
| JPH0635540Y2 (ja) | 差動増幅器 | |
| JPH05114824A (ja) | 電圧電流変換器 | |
| JPH0495406A (ja) | 差仂増巾回路 | |
| JPS6341839Y2 (ja) | ||
| JP2589974Y2 (ja) | 角速度検出回路 | |
| JPS635290Y2 (ja) | ||
| JPH0623120Y2 (ja) | 信号切換回路 | |
| JPH025419Y2 (ja) | ||
| JPH0323690Y2 (ja) | ||
| JPS5942899B2 (ja) | 制御信号発生回路 | |
| JPH0644118Y2 (ja) | 発光素子バイアスモニター回路 | |
| JPS6223164Y2 (ja) | ||
| JPS60675Y2 (ja) | 信号加算回路 | |
| JPH05203687A (ja) | 抵抗／電圧変換器 | |
| JPS6031126B2 (ja) | Ｂｔｌ増巾回路 | |
| JPH04172804A (ja) | 増幅装置 | |
| JPH065808B2 (ja) | 利得制御増幅回路 | |
| JPH0250646B2 (ja) |