CN107533889B - 矩形片式电阻器及其制造方法 - Google Patents
矩形片式电阻器及其制造方法 Download PDFInfo
- Publication number
- CN107533889B CN107533889B CN201680023751.2A CN201680023751A CN107533889B CN 107533889 B CN107533889 B CN 107533889B CN 201680023751 A CN201680023751 A CN 201680023751A CN 107533889 B CN107533889 B CN 107533889B
- Authority
- CN
- China
- Prior art keywords
- surface electrode
- insulating substrate
- notch
- resistor body
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C13/00—Resistors not provided for elsewhere
- H01C13/02—Structural combinations of resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
- H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
- H01C17/242—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/003—Thick film resistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Plasma & Fusion (AREA)
- Electromagnetism (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Details Of Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
本发明涉及一种片式电阻器,其包含绝缘基板(10)、设置在其上表面长度方向两端部的第一及第二上表面电极(11x、11b)、以及与上表面电极电接触的电阻体(12),上表面电极在相对的内侧具有切口部(11a)及突出部(11b),第一上表面电极的切口部从绝缘基板长度方向上的边中的至少一侧朝向绝缘基板横截方向内侧,第二上表面电极的切口部位于与第一上表面电极的切口部相对于绝缘基板中央实质性点对称的位置,电阻体具有在上表面电极的突出部接触的接触部(12b)、以及不与切口部的上表面电极接触的非接触部(12c),还具有以非接触部端边的一点为始端,并包含沿绝缘基板长度方向延伸的直线形状的修整沟槽(53a、53b)。
Description
技术领域
本发明涉及一种能够抑制由用于调整电阻值的修整沟槽产生的电流集中,且对于浪涌电流等超负荷具有优异耐性的矩形片式电阻器及其制造方法。
背景技术
作为片式电阻器中调整其电阻值的方法,众所周知有在电阻体上形成修整沟槽的方法。过去,例如,如图9中的(a)及(b)所示,已知相对于从设置在绝缘基板90的上表面两端的一对上表面电极91流经电阻体92的电流的方向,以大致直角呈直线状切割形成的修整沟槽93a,或呈L字形状切割形成的修整沟槽93b。但是,这种修整沟槽在前端附近或弯折为L字形状的部分中电流的流动94发生波动,从而产生由电流集中引起的局部发热、微裂纹的加剧所导致的电阻值变化。
因此,为了抑制这种由电流集中而引起的问题,提出了各种技术方案(专利文献1~4等)。
但是,由于这些现有技术中的修整沟槽,均相对于流经电阻体的电流方向,首先以呈大致直角方向的方式切割修整沟槽,再形成直线状、L字形状等,因此难以充分抑制由修整沟槽造成的电流流动的波动。
专利文献5中提出一种在电阻体整个长度方向上相对于流经电阻体的电流方向平行地切割为直线状的修整沟槽的形成方法。该方法中,为了抑制在修整沟槽前端产生的微裂纹,需要在直至与电阻体相接的电极部分形成修整沟槽。该情况下,由于电阻体与电极未被修整沟槽切实地切断,因此难以高精度地对形成该修整沟槽时的电阻值进行设定。而且,由于电阻体在可通电状态下被修整沟槽完全地分割开,因此有可能在该被分割的狭小一方的电阻体区域中发生电流的负荷集中。
现有技术文献
专利文献
专利文献1:日本专利公开平成4-97501号公报
专利文献2:日本专利公开平成10-189317号公报
专利文献3:日本专利公开2001-203101号公报
专利文献4:日本专利公开2009-141171号公报
专利文献5:日本专利公开昭和60-28209号公报
发明内容
(一)要解决的技术问题
本发明的技术问题在于提供一种矩形片式电阻器,其能够抑制由修整沟槽产生的电流集中,且对于浪涌电流等超负荷具有优异耐性。
本发明的另一个技术问题在于提供一种矩形片式电阻器的制造方法,由于其能够进行高精度的电阻值设定以及在较宽范围内的电阻值设定,并且也能够易于对应电阻值的微调,因此能够有效地抑制由修整沟槽产生的电流集中,并高效制造对于电流的超负荷显示出优异耐性的矩形片式电阻器。
本发明的另一个技术问题在于,提供能够对由修整电阻体时产生的微裂纹所引起的电流集中、电流超负荷等的影响进行充分抑制的矩形片式电阻器及其制造方法。
(二)技术方案
根据本发明,提供一种矩形片式电阻器,其特征在于,包含绝缘基板、设置在该绝缘基板上表面长度方向两端部的一对第一及第二上表面电极、以及与该上表面电极电接触的电阻体,第一及第二上表面电极在相对的内侧分别具有切口部及相对于该切口部突出的突出部,第一上表面电极的切口部从绝缘基板的长度方向上的两边中的至少一侧朝向绝缘基板横截方向内侧,第二上表面电极的切口部位于与第一上表面电极的切口部相对于绝缘基板中央实质性点对称的位置,电阻体具有在第一及第二上表面电极的各上述突出部接触的接触部、以及不与各上述切口部的上表面电极接触的非接触部,还具有以该非接触部端边的至少一点为始端,并包含沿绝缘基板长度方向延伸的直线形状的修整沟槽。
所述电阻体以具有以第一上表面电极侧的一个所述非接触部端边的至少一点为始端并包含沿绝缘基板长度方向延长的直线形状的修整沟槽、以及以第二上表面电极侧的一个所述非接触部端边的至少一点为始端并包含沿绝缘基板长度方向延长的直线形状的修整沟槽的方式,可以设置至少两条修整沟槽。通过这样设置两处以上的多条修整沟槽,能够缩短一个切边的长度,进一步降低电流集中,此外,还能够容易地进行电阻值的微调。
所述修整沟槽的至少一个形状可以形成为继沿绝缘基板长度方向延伸的直线形状后接着在其前端向绝缘基板横截方向外侧弯折的、例如L字状的形状。由于可以形成这种形状的修整沟槽,从而能够在更宽范围内控制电阻值设定。
第一及第二上表面电极的所述突出部可以形成为分别具有两个顶点的形状,所述电阻体具有与这些顶点接触的接触点,通过将上述电阻体分割为以直线连接这些接触点而包围的矩形区域和除该矩形区域以外区域的这两块虚拟区域,从而能够将除该矩形区域以外的未与第一及第二上表面电极相接的区域形成为修整沟槽形成区域。通过设定这种修整沟槽形成区域,可以使所述矩形区域电流的流动不发生波动,从而能够更加简便地形成用于设定电阻值的修整沟槽。此外,在所述矩形区域中,通过调整两组相对的角的其中一组的角度,能够充分确保该矩形区域的电流流动,能够充分缓和修整沟槽上电流集中的缺陷,同时在提高电阻器额定功率的情况下仍能够相对于超负荷电压将电阻值变化率抑制得较低,从而也能够进一步提高极限功率。
此外根据本发明,提供一种矩形片式电阻器的制造方法,其特征在于,包含在绝缘基板上表面长度方向两端部形成一对第一及第二上表面电极的工序(A)、以与第一及第二上表面电极电接触的方式形成电阻体的工序(B)、以及为了调整电阻值而在电阻体上设置修整沟槽的工序(C),在工序(A)中,第一上表面电极形成为在与第二上表面电极相对的内侧,具有从绝缘基板长度方向上的两边中的至少一侧朝向绝缘基板横截方向内侧的切口部,且具有相对于该切口部突出的突出部,第二上表面电极形成为在与第一上表面电极相对的内侧,在与第一上表面电极的切口部相对于绝缘基板中央实质性点对称的位置具有切口部,且具有相对于该切口部突出的突出部,在工序(B)中电阻体形成为具有与第一及第二上表面电极的上述各突出部接触的接触部、以及不与各上述切口部的上表面电极接触的至少各一个非接触部的形状,在工序(C)中修整沟槽通过以电阻体的上述非接触部端边的至少一点为始端,并包含沿绝缘基板长度方向延伸的直线形状的方式,从所述始端侧进行激光修整而成。
所述工序(C)中,也可以通过从上述非接触部的始端开始,沿绝缘基板长度方向进行激光修整,接着向绝缘基板横截方向外侧弯折并进行激光修整,由此形成至少一个修整沟槽。这样,通过使修整沟槽朝向绝缘基板长度方向而形成,能够抑制例如由在弯折部分等产生的微裂纹引起的噪声的产生,能够抑制电阻值的变化。此外,由于微裂纹的产生方向朝向绝缘基板长度方向侧的比例增高,因此也能够充分抑制对所产生的微裂纹上的电流集中、电流超负荷等的影响。
所述工序(C)中,形成以电阻体的上述非接触部端边的多点为始端并沿绝缘基板长度方向延伸的多条修整沟槽时,能够以沿着该方向使一部分重叠的方式对修整区域进行激光修整。通过这样进行激光修整,能够一边去除先前修整产生的电阻体碎屑一边进行下一次修整。
(三)有益效果
本发明的矩形片式电阻器(下面,简称为本发明的电阻器)由于具有上述结构,尤其具有修整沟槽,所述修整沟槽将第一及第二上表面电极与电阻体接触的部分和不接触的部分进行明确划分,同时以电阻体上的该不接触的非接触部端边的至少一点为始端,并包含沿长度方向延伸的直线形状,因此能够在电阻体中充分确保不受修整沟槽的影响地流动的电流的区域,而且,即使在形成有修整沟槽的区域中也能够使该修整沟槽的形成方向与电流流动方向大致相同,从而抑制电流集中。并且,适当地控制与上述电阻体的第一及第二上表面电极接触的部分的接触部长度及不接触的部分的非接触部端边长度,并控制修整沟槽的长度、条数等,由此能够确保所希望的电阻值的范围较宽。因此,通过采用上述结构,能够比以往容易地解决由修整沟槽的电流集中引起的问题,也能够提高对于超负荷电流的耐性,进而在提高额定功率的情况下能够充分抑制电阻值的变化率,也能够提高极限功率。
本发明的制造方法由于在上述结构中,尤其是进行工序(A)的切口部及突出部的形成工序,并在工序(B)中在电阻体上完全分离设置上述接触部及非接触部,因此能够充分确保不受修整沟槽的影响地流动的电流的区域,同时能够明确修整沟槽的形成区域。因此,能够使控制高精度的电阻值设定变得容易,而且能够将电阻值的调整范围设定得较宽,还能够容易地进行电阻值的微调。进而,有时因工序(C)中的修整而产生的微裂纹,由于其朝向绝缘基板长度方向侧的比例增高,因此也能够充分抑制对所产生的微裂纹上的电流集中、电流超负荷等的影响。
附图说明
图1中的(a)及图1中的(b)是表示用于说明本发明的电阻器中的第一及第二上表面电极与电阻体之间关系的一个实施方式的俯视图。
图2中的(a)及图2中的(b)是表示用于说明本发明的电阻器中的第一及第二上表面电极与电阻体之间关系的另一个实施方式的俯视图。
图3中的(a)及图3中的(b)是表示用于说明本发明的电阻器中的第一及第二上表面电极与电阻体之间关系的又一个实施方式的俯视图。
图4是表示用于说明本发明的电阻器中修整沟槽的形状及形成位置的一个实施方式的俯视图。
图5是表示用于说明本发明的电阻器中修整沟槽的形状及形成位置的另一个实施方式的俯视图。
图6是表示用于说明本发明的电阻器中修整沟槽的形状及形成位置的又一个实施方式的俯视图。
图7中的(a)及图7中的(b)是表示用于说明修本发明的电阻器中整沟槽的形成方法的两个例子的示意图。
图8是用于说明本发明的电阻器的一个实施方式的结构的截面图。
图9中的(a)及图9中的(b)是片式电阻器的俯视图,其用于说明在各个片式电阻器中过去通常形成的修整沟槽的例子、以及此时电阻体的电流流动。
附图标注说明
10、20、30、80—绝缘基板;11x、21x、31x、81x—第一上表面电极;11y、21y、31y、81y—第二上表面电极;12、22、32、82—电阻体;11a、21a、31a—切口部;11b、21b、31b—突出部;12b、22b、32b—接触部;12c、22c、32c—非接触部;43、53a、53b、63、70、71—修整沟槽;41、51、61—平行四边形的区域;42、52、62—修整沟槽形成区域
具体实施方式
下面参照附图对本发明的实施方式进行说明,但本发明并不限定于此。
图1中的(a)及(b)、图2中的(a)及(b)、以及图3中的(a)及(b)是表示在形成修整沟槽之前的电阻器的实施方式各不相同的一例的俯视图,其用于说明本发明的电阻器中第一及第二上表面电极与电阻体之间关系以及它们的形状等。
在图1~3的(a)及(b)中,10、20及30为绝缘基板,该绝缘基板具备通过丝网印刷设置在上表面的长度方向两端部上的一对第一上表面电极(11x、21x、31x)及第二上表面电极(11y、21y、31y)、以及以与这些上表面电极电接触的方式通过丝网印刷设置的电阻体(12、22、32)。
图1~3的(a)中第一上表面电极(11x、21x、31x)具有从绝缘基板(10、20、30)的长度方向两边的两侧分别朝向绝缘基板横截方向内侧的两处切口部(11a、21a、31a),并具有相对于它们突出的一处突出部(11b、21b、31b)。另一方面,第二上表面电极(11y、21y、31y)在与第一上表面电极的切口部(11a、21a、31a)及突出部(11b、21b、31b)相对于绝缘基板(10、20、30)中央实质性点对称的位置上,具备如图所示的与第一上表面电极相对的切口部(11a、21a、31a)及突出部(11b、21b、31b)。即,图1~3的(a)中,第一及第二上表面电极分别具有两个切口部及一个突出部,具有呈实质性点对称大致相同的形状。
这里,本发明中使用的“实质性点对称”是指除第一上表面电极形状与第二上表面电极形状为完全相同形状的情况外,还包含它们为大致相同形状的情况。例如,在通过印刷等形成第一及第二上表面电极的情况下,即使设计上印刷成相同形状,但有时也会多少产生一些形变而难以使其完全一致。此外,作为本发明的特征、即解决技术问题的方法,也并不限于第一及第二上表面电极为完全相同的形状。因此,“实质性点对称”这种表达方式为如上所述的意思,只要在可以解决本发明技术问题的范围内,允许第一上表面电极形状与第二上表面电极形状有所不同。
图1~3的(b)中第一上表面电极(11x、21x、31x)具有从绝缘基板(10、20、30)长度方向两边的一侧朝向绝缘基板横截方向内方的一处切口部(11a、21a、31a),还具有相对于此突出的突出部(11b、21b、31b)。另一方面,第二上表面电极(11y、21y、31y)在与第一上表面电极切口部(11a、21a、31a)及突出部(11b、21b、31b)相对于绝缘基板(10、20、30)中央实质性点对称的位置上,具备如图所示与第一上表面电极相对的切口部(11a、21a、31a)及突出部(11b、21b、31b)。即,图1~3的(b)中,第一及第二上表面电极分别具有一个切口部及一个突出部,并具有实质性点对称的大致相同的形状。
图1中的(a)及(b)中电阻体12为长方形,在两处接触部12b上与第一及第二上表面电极电接触,所述接触部12b包含电阻体12分别与第一及第二上表面电极各突出部11b的两个顶点相接的两个接触点12a。
图1中的(a)中第一及第二上表面电极(11x、11y)各自的两个切口部11a,或图1中的(b)中第一及第二上表面电极(11x、11y)各自的一个切口部11a,如图所示以使第一及第二上表面电极(11x、11y)不与电阻体12接触的方式分别形成有间隙。形成这种间隙的切口部11a使电阻体12具备不与第一及第二上表面电极(11x、11y)接触的非接触部12c。
图2中的(a)及(b)中电阻体22为如图所示的具有六个90°凸状内角及两个270°凹状内角的八角形,在两处接触部22b与第一及第二上表面电极电接触,所述接触部22b包含电阻体22分别与第一及第二上表面电极各突出部21b的两个顶点相接的两个接触点22a。
图2中的(a)中第一及第二上表面电极(21x、21y)各自的两个切口部21a,或图2中的(b)中第一及第二上表面电极(21x、21y)各自的一个切口部21a及八角形的上述电阻体22上的凹部内角外侧的切口形状部分,如图所示,以使第一及第二上表面电极(21x、21y)不与电阻体22接触的方式分别形成有间隙。形成有这种间隙的切口部21a等使电阻体22具备不与第一及第二上表面电极(21x、21y)接触的非接触部22c。
图3中的(a)及(b)中电阻体32为如图所示的具有两个90°内角及四个135°内角的六角形,在两处接触部32b与第一及第二上表面电极电接触,所述接触部32b包含电阻体32分别与第一及第二上表面电极的各突出部31b的两个顶点相接的两个接触点32a。
图3中的(a)中第一及第二上表面电极(31x、31y)各自的两个切口部31a,或图3中的(b)中第一及第二上表面电极(31x、31y)各自的一个切口部31a以及六角形的上述电阻体32上的135°的四个内角外侧的切口形状部分,如图所示以使第一及第二上表面电极(31x、31y)不与电阻体32接触的方式分别形成有间隙。形成有这种间隙的切口部31a等使电阻体32具备不与第一及第二上表面电极(31x、31y)接触的非接触部32c。
图4~6是用于说明本发明的电阻器上的修整沟槽的形状及形成位置的例子的俯视图,该电阻器使用参照上述图1中的(a)说明的第一及第二上表面电极(11x、11y)和电阻体12,其中,对与图1中的(a)相同的结构标注相同的数字,并省略其详细说明。此外,图7中的(a)及(b)是表示本发明的电阻器中形成修整沟槽的方法的例子的示意图。
图4~6中电阻体12由虚拟的平行四边形区域(41、51、61)和修整沟槽形成区域(42、52、62)构成,所述虚拟的平行四边形区域(41、51、61)是以直线连接四个接触点12a而围成的矩形区域,即由接触部12b的两条边与图中两条点划线围成;所述修整沟槽形成区域(42、52、62)是除该平行四边形区域以外的未与第一及第二上表面电极(11x、11y)接触的区域,即在图中点划线外侧的电阻体区域。
所述平行四边形区域(41、51、61)优选为未形成有修整沟槽的区域,来自第一及第二上表面电极(11x、11y)的电流的流动不会发生波动。因此,通过在较宽范围内确保这种区域,容易实现本发明所希望的目的。在考虑到这一点的情况下,图中所示的θ的角度优选70°~90°,进一步优选75°~90°,尤其优选80°~90°。通过采用将这种区域(41、51、61)确保在更宽范围内,且在修整沟槽形成区域(42、52、62)中沿特定方向形成修整沟槽的结构,能够更加充分地缓和修整沟槽上电流集中的缺陷,同时在提高电阻器额定功率的情况下,仍能够相对于超负荷电压将电阻值变化率抑制得较低,进而能够进一步提高极限功率。
图4是表示仅在两个修整沟槽形成区域42中的一个上形成有修整沟槽43的本发明的电阻器的一个实施方式的俯视图。图4中修整沟槽43以非接触部12c的端边两点为始端,沿绝缘基板10的长度方向形成为两条不同长度的直线形状。修整沟槽的条数、长度及宽度等可以视所希望的电阻值、额定功率等来适当的决定。修整沟槽的形成可以通过例如一边使探针接触电阻体来测定电阻值,一边进行激光切割的公知方法来进行。
例如图4所示,在本发明的电阻器中,以未与第二上表面电极11y接触的非接触部12c的端边为形成修整沟槽43时的始端,且从该始端沿着绝缘基板10的长度方向,即流经电阻体12的电流方向,呈直线状形成修整沟槽43,因此将充分抑制该修整沟槽43上的电流集中。
图5是表示在两个修整沟槽形成区域52分别形成有修整沟槽(53a、53b)的本发明的电阻器的一个实施方式的俯视图。图5中修整沟槽(53a、53b)分别以非接触部12c的端边的两点及一点为始端,沿绝缘基板10的长度方向形成为直线形状。通过这样分别在两个修整沟槽形成区域形成修整沟槽,能够在更宽范围内设定电阻值,此外,由于调整一条修整沟槽长度、宽度的范围也较宽,因此能够更容易地抑制电流集中。
图6是表示仅在两个修整沟槽形成区域62中的一个上形成有修整沟槽63的本发明的电阻器的一个实施方式的俯视图。图6中修整沟槽63以非接触部12c的端边一点为始端,沿绝缘基板10的长度方向切割为直线形状,接着向绝缘基板10横截方向外侧呈直角弯折地切割,形成为L字形状。在形成这种L字形状的修整沟槽的情况下,通常在弯折位置等处易产生微裂纹,但在本发明中,如上所述,修整沟槽63的形成首先是以非接触部12c的端边一点为始端,沿着绝缘基板10的长度方向即电流的流动方向呈直线状地进行切割,因此产生的微裂纹易形成在电流的流动方向上,从而易于抑制由产生的微裂纹引起的电流集中所造成的缺陷、噪声的发生。
图7中的(a)及(b)是用于说明在本发明的电阻器中修整沟槽的形成方法的示意图。图7中的(a)表示将相同宽度的修整沟槽70以与相邻沟槽相接的方式从相同长度形成为不同长度的例子。通过这样以相同宽度设置多条修整沟槽,能够容易地进行电阻值的微调。
图7中的(b)表示将相同宽度的修整沟槽71以与相邻沟槽重叠的方式从相同长度形成为不同长度的例子。通过这样以相同宽度设置多条修整沟槽,能够容易地进行电阻值的微调,而且通过以与先前形成的修整沟槽重叠的方式形成下一个修整沟槽,能够一边去除由先前修整产生的电阻体的碎屑一边进行下一次修整。
在本发明的电阻器中,修整沟槽的形状只要包含沿上述绝缘基板长度方向延伸的直线形状,可以进行各种选择,为了得到所希望的电阻值,也可以在上述规定位置形成适当的条数、长度、宽度等。
下面,参照附图对用于说明本发明电阻器结构的一个实施方式及本发明制造方法的一个实施方式进行说明,但本发明的电阻器的制造方法并不限定于本发明的制造方法。
图8为用于说明本发明的电阻器的一个实施方式的结构的截面图,80为绝缘基板。在绝缘基板80的上表面,在其两端具备一对第一上表面电极81x及第二上表面电极81y,并以与这些第一及第二上表面电极电接触的方式具备电阻体82。这些上表面电极及电阻体的关系如图1~3中的说明。
在绝缘基板80的下表面,在其两端具备一对下表面电极81z。如图所示,电阻体82利用玻璃类保护膜83a及树脂类保护膜83b进行保护。此外,虽未图示,但在电阻体82上形成有如图4~7中说明的修整沟槽。
第一及第二上表面电极(81x、81y)以及下表面电极81z通过端面电极84连接。上表面、下表面及端面电极被镀镍层85覆盖,其上施加镀锡层86作为外涂层。
以上的图8示出的结构仅为一例,本发明的电阻器并不限定于此。此外各结构所使用的材料可以由公知的材料等进行适当选择。
本发明的制造方法包含在绝缘基板上表面的长度方向两端部形成一对第一及第二上表面电极的工序(A)、以与第一及第二上表面电极电接触的方式来形成电阻体的工序(B)、以及为了调整电阻值而在电阻体上设置修整沟槽的工序(C)。另外,在以下的各工序的说明中,以利用丝网印刷法形成为例对切口部等的形成进行说明,但利用激光的图案形成法、蚀刻法等其他形成方法来施行也包含在本发明的范围内。
工序(A)及(B)中在绝缘基板上形成上表面电极及电阻体的步骤,可以通过通常的丝网印刷等来进行,以形成如上所述的所希望的形状。
工序(A)中第一上表面电极形成为,在与第二上表面电极相对的内侧具有从绝缘基板长度方向的两边中的至少一侧朝向绝缘基板横截方向内侧的切口部,且具有相对于该切口部突出的突出部,第二上表面电极形成为,在与第一上表面电极相对的内侧,在与第一上表面电极的切口部相对于绝缘基板中央实质性点对称的位置具有切口部,且具有相对于该切口部突出的突出部。此时,以利用丝网印刷法形成切口部为例进行了说明,但也可以在形成上表面电极后,通过利用激光的图案形成法、蚀刻法来形成。
工序(B)中电阻体形成为具有与第一及第二上表面电极的上述各突出部接触的接触部、以及不与各上述切口部的上表面电极接触的至少各一个非接触部的形状。
关于这种上表面电极及电阻体所希望的形状,如图1~3等的说明所示。
工序(C)中修整沟槽的形成,如上所述,可以利用例如一边测定电阻体的电阻值一边进行激光切割的公知方法来施行。
工序(C)中,对于通过以电阻体的非接触部端边的至少一点为始端,并包含沿绝缘基板长度方向延伸的直线形状的方式,从所述始端侧进行激光修整而形成修整沟槽这一点,如上述图4~6的说明。
本发明的制造方法中,除上述工序(A)~(C)之外,还可以如上述图8中说明那样,例如利用公知方法等施行形成下表面及端面电极、或保护膜及镀层的工序,由此制造本发明的电阻器。
实施例
下面,通过实施例对本发明进行更加详细的说明,但本发明并不限定于此。
实施例1-1~1-3
在图8示出的电阻器中,作为具备第一及第二上表面电极、以及修整沟槽的电阻体,使用图5示出的方式,制造额定功率为0.1W、0.25W、0.33W及0.4W的电阻器。分别使用96%氧化铝基板作为绝缘基板,使用银钯类金属膜作为上表面电极,使用银类金属膜作为下表面电极,以使用氧化钌类特殊电阻材料的电阻膜作为电阻体,使用通过喷射形成的镍-铬类金属膜作为端面电极,使用玻璃类膜作为保护膜83a,使用银钯类膜作为保护膜83b,使用镀镍层作为镀层85,使用镀锡层作为镀层86。
在实施例1-1中将图5示出的θ设定为70°,在实施例1-2中设定为79°,在实施例1-3中设定为87°。
对制造的各电阻器,施加5秒额定电压的2.5倍电压,即对额定功率0.1W的电阻器施加5秒14.14V的电压,对额定功率0.25W的电阻器施加5秒22.36V的电压,对额定功率0.33W的电阻器施加5秒25.69V的电压,对额定功率0.4W的电阻器施加5秒28.28V的电压,通过测定电阻值变化率(ΔR/R)的最大值、最小值及平均值,进行短时间超负荷试验。将结果示于表1。另外,电阻值变化率在±1.0%以内为合格。此外,表1中的空白格表示不能测定的意思。
比较例1
作为上表面电极及电阻体,使用如图9中的(a)所示的方式,将在电阻体上形成的修整沟槽,由如图9中的(a)所示的两条替换为不同长度的三条,除此以外与实施例1-1同样地制造电阻器。使用得到的电阻器,与实施例1-1同样地进行短时间超负荷试验。将结果示于表1。
表1
根据表1的结果可知,本发明的电阻器相较于比较例,即使提高额定功率仍具有对于超负荷电压的优异耐性。此外,可知随着本发明的电阻器中θ变大,其效果将进一步改善。
实施例2-1~2-3及比较例2
与实施例1-1~1-3及比较例1同样地,制造额定功率0.1W、0.25W及0.33W的电阻器。
对制造的各电阻器施加1秒额定电压的2.5倍电压,然后25秒不施加电压,这样循环进行10000次,通过测定电阻值变化率(ΔR/R)的最大值、最小值及平均值,进行间歇超负荷试验。将结果示于表2。另外,电阻值变化率在±1.0%以内为合格。此外,表2中的空白格表示不能测定的意思。
表2
根据表2的结果可知,在本发明的电阻器在间歇超负荷试验中,θ越大,则即使额定电压增高其耐性也会越优异。
实施例3-1~3-3及比较例3
与实施例1-1~1-3及比较例1同样地制造电阻器。
对制造的电阻器以施加时间1ms来施加电压V,测定单脉冲极限功率(电压V×施加时间t=极限功率(W))。将结果示于表3。另外,极限功率取电阻值变化率在±1.0%以内的结果。
表3
根据表3的结果可知,本发明的电阻器中,可以通过控制θ的角度,来提高极限功率。
实施例4-1~4-3及比较例4
与实施例1-1~1-3及比较例1同样地制造电阻器。
对于制造的各电阻器,依据JIS C 5201-1进行固定电阻器的电流噪声试验,测定由电阻器产生的噪声(Noise)电压,求出通过规定公式算出的噪声电压的最大值、最小值及平均值。进而求出从最大值到最小值的噪声。将结果示于表4。另外,结果为噪声电压相对于直流施加电压的比,负值越大则表示结果越好。
表4
根据表4的结果可知,本发明的电阻器相较于比较例,噪声电压被抑制,尤其是随着θ变大,该倾向越大。
Claims (8)
1.一种矩形片式电阻器,其特征在于,包含绝缘基板、设置在该绝缘基板上表面长度方向两端部的一对第一及第二上表面电极、以及与该上表面电极电接触的电阻体;
第一及第二上表面电极在相对的内侧分别具有切口部及相对于该切口部突出的突出部,第一上表面电极的切口部从绝缘基板的长度方向上的两边中的至少一侧朝向绝缘基板横截方向内侧,第二上表面电极的切口部位于与第一上表面电极的切口部相对于绝缘基板中央点对称的位置;
电阻体具有在第一及第二上表面电极的各所述突出部接触的接触部、以及不与各所述切口部的上表面电极接触的非接触部,还具有以该非接触部端边的至少一点为始端,并包含沿绝缘基板长度方向延伸的直线形状的修整沟槽,
第一及第二上表面电极的突出部分别具有两个顶点,所述电阻体具有与这些顶点接触的接触点,所述电阻体由以直线连接这些接触点而包围的矩形区域和除该矩形区域以外的区域构成,使除该矩形区域以外的未与第一及第二上表面电极相接的区域形成为修整沟槽形成区域。
2.根据权利要求1所述的矩形片式电阻器,其特征在于,电阻体具有以第一上表面电极侧的一个所述非接触部端边的至少一点为始端并包含沿绝缘基板长度方向延长的直线形状的修整沟槽、以及以第二上表面电极侧的一个所述非接触部端边的至少一点为始端并包含沿绝缘基板长度方向延长的直线形状的修整沟槽。
3.根据权利要求1或2所述的矩形片式电阻器,其特征在于,修整沟槽的至少一个形状形成为继沿绝缘基板长度方向延长的直线形状后接着在其前端向绝缘基板横截方向外侧弯折的形状。
4.根据权利要求1或2所述的矩形片式电阻器,其特征在于,修整沟槽具有微裂纹。
5.根据权利要求1所述的矩形片式电阻器,其特征在于,在所述矩形区域中,两组相对的角中的一组角度为70°~90°。
6.一种矩形片式电阻器的制造方法,其特征在于,包含在绝缘基板上表面长度方向两端部形成一对第一及第二上表面电极的工序(A)、以与第一及第二上表面电极电接触的方式形成电阻体的工序(B)、以及为了调整电阻值而在电阻体上设置修整沟槽的工序(C);
在工序(A)中,第一上表面电极形成为在与第二上表面电极相对的内侧,具有从绝缘基板长度方向上的两边中的至少一侧朝向绝缘基板横截方向内侧的切口部,且具有相对于该切口部突出的突出部,第二上表面电极形成为,在与第一上表面电极相对的内侧,在与第一上表面电极的切口部相对于绝缘基板中央点对称的位置具有切口部,且具有相对于该切口部突出的突出部;
在工序(B)中,电阻体形成为具有与第一及第二上表面电极的各所述突出部接触的接触部、以及不与各所述切口部的上表面电极接触的至少各一个非接触部的形状;
在工序(C)中,第一及第二上表面电极的突出部分别具有两个顶点,所述电阻体具有与这些顶点接触的接触点,所述电阻体由以直线连接这些接触点而包围的矩形区域和除该矩形区域以外的区域构成,使除该矩形区域以外的未与第一及第二上表面电极相接的区域形成为修整沟槽形成区域,所述修整沟槽通过以电阻体的所述非接触部端边的至少一点为始端,并包含沿绝缘基板长度方向延伸的直线形状的方式,从所述始端侧进行激光修整,形成在所述修整沟槽形成区域内。
7.根据权利要求6所述的制造方法,其特征在于,在工序(C)中,通过从所述非接触部的始端开始,沿绝缘基板长度方向进行激光修整,接着向绝缘基板横截方向外侧弯折并进行激光修整,由此形成至少一个修整沟槽。
8.根据权利要求6或7所述的制造方法,其特征在于,在工序(C)中,形成以电阻体的所述非接触部端边的多点为始端并沿绝缘基板长度方向延长的多条修整沟槽时,以沿着该方向使一部分重叠的方式对修整区域进行激光修整。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015089466 | 2015-04-24 | ||
JP2015-089466 | 2015-04-24 | ||
PCT/JP2016/062724 WO2016171244A1 (ja) | 2015-04-24 | 2016-04-22 | 角形チップ抵抗器及びその製造法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107533889A CN107533889A (zh) | 2018-01-02 |
CN107533889B true CN107533889B (zh) | 2019-11-05 |
Family
ID=57143134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201680023751.2A Active CN107533889B (zh) | 2015-04-24 | 2016-04-22 | 矩形片式电阻器及其制造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10242776B2 (zh) |
JP (1) | JP6822947B2 (zh) |
KR (1) | KR102391738B1 (zh) |
CN (1) | CN107533889B (zh) |
TW (1) | TWI701687B (zh) |
WO (1) | WO2016171244A1 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102157476B1 (ko) * | 2018-02-14 | 2020-09-21 | (주)알파플러스 | 진공 증발원용 히터 및 절연체 어셈블리 |
JP7085378B2 (ja) * | 2018-03-23 | 2022-06-16 | Koa株式会社 | チップ抵抗器 |
JP7152184B2 (ja) * | 2018-05-17 | 2022-10-12 | Koa株式会社 | チップ抵抗器およびチップ抵抗器の製造方法 |
CN110021465A (zh) * | 2019-04-11 | 2019-07-16 | 深圳市杰普特光电股份有限公司 | 电阻板的修调方法、装置、电阻板及存储介质 |
WO2021100084A1 (ja) * | 2019-11-18 | 2021-05-27 | サンコール株式会社 | シャント抵抗器 |
JP2022109695A (ja) * | 2021-01-15 | 2022-07-28 | Koa株式会社 | チップ抵抗器およびチップ抵抗器の製造方法 |
JP2022109674A (ja) * | 2021-01-15 | 2022-07-28 | Koa株式会社 | チップ抵抗器およびその製造方法 |
JP2022159796A (ja) * | 2021-04-05 | 2022-10-18 | Koa株式会社 | チップ抵抗器およびチップ抵抗器の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6244401U (zh) * | 1985-09-05 | 1987-03-17 | ||
US6107909A (en) * | 1997-08-27 | 2000-08-22 | Microlectronic Modules Corporation | Trimmed surge resistors |
CN1661732A (zh) * | 2004-02-27 | 2005-08-31 | 罗姆股份有限公司 | 芯片电阻器及其制造方法 |
CN102057448A (zh) * | 2008-06-05 | 2011-05-11 | 北陆电气工业株式会社 | 芯片状电气部件及其制造方法 |
CN101681702B (zh) * | 2007-05-31 | 2011-09-07 | 兴亚株式会社 | 片式电阻器 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5984801U (ja) * | 1982-11-29 | 1984-06-08 | 日本電信電話株式会社 | 厚膜抵抗体 |
JPS6028209A (ja) | 1983-07-26 | 1985-02-13 | 日本電気株式会社 | 厚膜抵抗体のトリミング方法 |
JPH0497501A (ja) | 1990-08-14 | 1992-03-30 | Matsushita Electric Ind Co Ltd | 抵抗器及びその製造方法 |
JPH05243002A (ja) * | 1992-02-27 | 1993-09-21 | Ngk Insulators Ltd | 配線基板及びその製造方法 |
JP3358070B2 (ja) * | 1993-11-17 | 2002-12-16 | ローム株式会社 | チップ抵抗器およびその抵抗値調整方法 |
TW340944B (en) * | 1996-03-11 | 1998-09-21 | Matsushita Electric Ind Co Ltd | Resistor and method of making the same |
JPH10189317A (ja) | 1996-12-25 | 1998-07-21 | Rohm Co Ltd | 抵抗器 |
JP2001203101A (ja) | 2000-01-21 | 2001-07-27 | Matsushita Electric Ind Co Ltd | 抵抗器 |
JP2007088161A (ja) * | 2005-09-21 | 2007-04-05 | Koa Corp | チップ抵抗器 |
EP1950771A1 (en) * | 2005-10-13 | 2008-07-30 | Rohm Co., Ltd. | Chip resistor and its manufacturing method |
JP5249528B2 (ja) * | 2007-06-07 | 2013-07-31 | 太陽社電気株式会社 | チップ抵抗器 |
JP5179155B2 (ja) * | 2007-12-07 | 2013-04-10 | 太陽社電気株式会社 | チップ抵抗器 |
JP2009218552A (ja) * | 2007-12-17 | 2009-09-24 | Rohm Co Ltd | チップ抵抗器およびその製造方法 |
JP6244401B2 (ja) | 2016-05-26 | 2017-12-06 | 株式会社Nttファシリティーズ | 計画作成支援システム、計画作成支援方法、及びプログラム |
-
2016
- 2016-04-22 CN CN201680023751.2A patent/CN107533889B/zh active Active
- 2016-04-22 KR KR1020177033310A patent/KR102391738B1/ko active IP Right Grant
- 2016-04-22 WO PCT/JP2016/062724 patent/WO2016171244A1/ja active Application Filing
- 2016-04-22 JP JP2017514200A patent/JP6822947B2/ja active Active
- 2016-04-22 US US15/568,865 patent/US10242776B2/en active Active
- 2016-04-22 TW TW105112662A patent/TWI701687B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6244401U (zh) * | 1985-09-05 | 1987-03-17 | ||
US6107909A (en) * | 1997-08-27 | 2000-08-22 | Microlectronic Modules Corporation | Trimmed surge resistors |
CN1661732A (zh) * | 2004-02-27 | 2005-08-31 | 罗姆股份有限公司 | 芯片电阻器及其制造方法 |
CN101681702B (zh) * | 2007-05-31 | 2011-09-07 | 兴亚株式会社 | 片式电阻器 |
CN102057448A (zh) * | 2008-06-05 | 2011-05-11 | 北陆电气工业株式会社 | 芯片状电气部件及其制造方法 |
CN102057448B (zh) * | 2008-06-05 | 2014-03-12 | 北陆电气工业株式会社 | 芯片状电气部件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6822947B2 (ja) | 2021-01-27 |
TW201643903A (zh) | 2016-12-16 |
JPWO2016171244A1 (ja) | 2018-02-15 |
KR20170139594A (ko) | 2017-12-19 |
KR102391738B1 (ko) | 2022-04-28 |
US20180108462A1 (en) | 2018-04-19 |
TWI701687B (zh) | 2020-08-11 |
CN107533889A (zh) | 2018-01-02 |
US10242776B2 (en) | 2019-03-26 |
WO2016171244A1 (ja) | 2016-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107533889B (zh) | 矩形片式电阻器及其制造方法 | |
US10446304B2 (en) | Resistor trimming method | |
TWI687942B (zh) | 晶片電阻器及晶片電阻器之製造方法 | |
US20090040011A1 (en) | Chip Resistor and Its Manufacturing Method | |
JP5386080B2 (ja) | 厚膜抵抗体 | |
JP2008053251A (ja) | チップ抵抗器 | |
WO2019082523A1 (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
US20210142932A1 (en) | Chip Resistor Manufacturing Method | |
JP5157178B2 (ja) | 角形チップ抵抗器 | |
US20220375661A1 (en) | Chip resistor | |
JP2005093717A (ja) | チップ抵抗器とその製造方法 | |
US11646136B2 (en) | Chip resistor and method of manufacturing chip resistor | |
JP2021136365A (ja) | チップ抵抗器 | |
JP2016131169A (ja) | チップ抵抗器 | |
JP2019016643A (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
JP6364606B2 (ja) | チップ抵抗器の製造方法 | |
JP2013089655A (ja) | チップ抵抗器の製造方法 | |
JPH0766019A (ja) | 抵抗体膜のトリミング方法 | |
JP2018006711A (ja) | チップ抵抗器およびチップ抵抗器のトリミング方法 | |
JP2019046879A (ja) | チップ抵抗器の製造方法 | |
CN105789178A (zh) | 熔丝结构、包含该熔丝结构的半导体器件及制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |