JP5179155B2 - チップ抵抗器 - Google Patents

チップ抵抗器 Download PDF

Info

Publication number
JP5179155B2
JP5179155B2 JP2007316706A JP2007316706A JP5179155B2 JP 5179155 B2 JP5179155 B2 JP 5179155B2 JP 2007316706 A JP2007316706 A JP 2007316706A JP 2007316706 A JP2007316706 A JP 2007316706A JP 5179155 B2 JP5179155 B2 JP 5179155B2
Authority
JP
Japan
Prior art keywords
current path
main current
laser trimming
groove
width dimension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007316706A
Other languages
English (en)
Other versions
JP2009141171A (ja
Inventor
主浩 田頭
祐子 冨岡
Original Assignee
太陽社電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 太陽社電気株式会社 filed Critical 太陽社電気株式会社
Priority to JP2007316706A priority Critical patent/JP5179155B2/ja
Publication of JP2009141171A publication Critical patent/JP2009141171A/ja
Application granted granted Critical
Publication of JP5179155B2 publication Critical patent/JP5179155B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Description

本発明はチップ抵抗器に関し、より詳しくは絶縁基板に設けた一対の電極間に電流経路として蛇行パターンを形成した抵抗体を配設したチップ抵抗器に関する。
この種のチップ抵抗器の一形式として、特開平9−205004号公報に開示されているチップ抵抗器では、電流経路としての抵抗体の蛇行パターンを一方の電極に接続する第1主電流経路、第1主電流経路に隣接する印刷溝、印刷溝を挟んで第1主電流経路と略平行な第2主電流経路、印刷溝の一端側で第1主電流経路と第2主電流経路を接続する第1副電流経路、第2主電流経路に隣接するレーザートリミング溝、レーザートリミング溝を挟んで第2主電流経路と略平行な第3主電流経路及びレーザートリミング溝の反第1副電流経路側で第2主電流経路と第3主電流経路を接続する第2副電流経路から構成している。そして、レーザートリミング溝の長さ寸法を調整することにより抵抗値を修正している。
特開平9−205004号公報
ところで、抵抗値修正のために行うレーザートリミング溝の加工時、抵抗体の切り滓がレーザートリミング溝内に残留した場合、レーザートリミング溝を挟んで放電が生じ、保護膜が損傷する可能性があるといった問題がある。
本発明はかかる問題点に鑑み、トリミング溝における放電を防止できるチップ抵抗器を提供することを目的とする。
上記目的を達成するため請求項1に記載の発明は、絶縁基板に一対の電極と両電極間を接続する抵抗体を設け、該抵抗体に電流経路として前記一方の電極に接続する第1主電流経路、第1主電流経路に隣接する印刷溝、印刷溝を挟んで第1主電流経路と略平行な第2主電流経路、印刷溝の一端側で第1主電流経路と第2主電流経路を接続する第1副電流経路、第2主電流経路に隣接するレーザートリミング溝、レーザートリミング溝を挟んで第2主電流経路と略平行な第3主電流経路及びレーザートリミング溝の反第1副電流経路側で第2主電流経路と第3主電流経路を接続する第2副電流経路から成る蛇行パターンを形成し、前記レーザートリミング溝の幅寸法を調整して抵抗値を修正したチップ抵抗器であって、前記第2主電流経路の幅寸法が前記第1主電流経路の幅寸法より大きく、かつ前記レーザートリミング溝の幅寸法が前記印刷溝の幅寸法より大きくなるように前記レーザートリミング溝の幅寸法を調整したことを特徴とする。
請求項に記載の発明は請求項に記載のチップ抵抗器において、前記レーザートリミング溝を複数本のレーザートリミングカット線により形成するとともに、隣接する2本のレーザートリミングカット線がその幅方向に20%以上重なるように加工したことを特徴とする。
請求項1に記載の発明によれば、レーザートリミング溝の幅寸法を印刷溝より大きく拡幅したので、レーザートリミング溝を挟んで発生する放電を抑制できる。
一方、レーザートリミング溝の幅を拡幅すると、レーザートリミング溝に隣接する第2主電流経路の幅が減少するため静電気や電源ノイズ等の影響で発生するサージ電圧が印加された場合にその抵抗値が変動し易くなり、電気的特性が悪化する。しかしながら、本発明によれば、レーザートリミング溝に隣接する第2主電流経路の幅寸法を第1主電流経路より大きく拡幅したので、サージ電圧が印加されたときの抵抗値の変動を抑制できる。
請求項に記載の発明によれば、隣接する2本のレーザートリミングカット線がその幅方向に20%以上重なるようにレーザートリミング加工するので、抵抗体の切り残しを防止でき、より確実に放電を抑制できる。
以下に本発明の第1実施例に係るチップ抵抗器10の製造方法を図1に基づき説明する。当該チップ抵抗器10は直方体形状の絶縁基板11と、絶縁基板11の両端に印刷して焼成した一対の電極12,13と、両電極12,13間に所定形状の抵抗体をスクリーン印刷して焼成した後、レーザートリミング加工によりレーザートリミング溝14を形成した抵抗体15を備えている。このチップ抵抗器10の抵抗値はレーザートリミング溝14の加工時にその長さと幅を調整することにより所望の値に修正されている
チップ抵抗器10の抵抗体15には電流経路として、電極12に接続した第1主電流経路15a、第1主電流経路15aに隣接する第1印刷溝16、第1印刷溝16を挟んで第1主電流経路15aと略平行な第2主電流経路15b、第1印刷溝16の一端側で第1主電流経路15aと第2主電流経路15bを接続する第1副電流経路15c、第2主電流経路15bに隣接するレーザートリミング溝14を挟んで第2主電流経路15bと略平行な第3主電流経路15d及びレーザートリミング溝14の反第1副電流経路15c側で第2主電流経路15bと第3主電流経路15dを接続する第2副電流経路15e、第3主電流経路15fに隣接する第2印刷溝17、第3主電流経路15dに略平行で、電極13に接続した第4主電流経路15f、第2印刷溝17の反第2副電流経路15e側で第3主電流経路15dと第4主電流経路15fを接続する第3副電流経路15gから成る3回蛇行のパターンが形成されている。
この蛇行パターンは図2に示すように、第1主電流経路15a、第1印刷溝16、第1副電流経路15c、矩形ブロック15h、第2印刷溝17、第3副電流経路15g及び第4主電流経路15fから構成される所定形状の抵抗体15Aをスクリーン印刷して焼成した後、矩形ブロック15h部分に複数本のレーザートリミング線によってレーザートリミング溝14を加工することにより形成されている。
しかして、レーザートリミング溝14の幅寸法wは第2主電流経路15bの幅寸法w2が第1主電流経路15aの幅寸法w1より大きくなり、かつレーザートリミング溝14の幅寸法wが印刷溝16の幅寸法w3より大きくなるように加工されている。
すなわち、次式(1)、(2)を満たすようにレーザートリミング溝14の幅寸法wが加工されている。
w1<w2…(1)
w3<w…(2)
そして、第4主電流経路15fの幅寸法は第1主電流経路15aの幅寸法w1と同寸に、第2印刷溝17の幅寸法は第1印刷溝16の幅寸法と同寸に、第3主電流経路15dの幅寸法は第2主電流経路15bの幅寸法と同寸又は略同寸に設定されている。
ちなみに、これらの寸法条件を満たすには矩形ブロック15hの幅寸法Lが次式(3)を満たすことが必要となる。
L>2×w1+w3…(3)
レーザートリミング溝14は図3に示すように、5本のレーザートリミングカット線14a〜14eにより形成されている。レーザートリミングカット線14aとレーザートリミングカット線14bのように隣接する2本のレーザートリミングカット線14a〜14eはその幅方向に約50%重なるように加工されている。5本のレーザートリミングカット線14a〜14eのうち4本14a〜14dは同寸法で、残り1本14eが短寸となっている。短寸のレーザートリミングカット線14eにより抵抗値の微調整がなされる。
ここで、長寸のトリミングカット線を5本、短寸のトリミングカット線を1本としたが本数を限定するものではない。
また、レーザートリミング溝14の幅wは図3における長寸のトリミングカット線14aから14dまでの幅であり、短寸のトリミングカット線14eは含まない。
本実施例に係るチップ抵抗器の構造は以上の通りであって、レーザートリミング溝14に隣接する第2主電流経路15bの幅寸法w2を第1主電流経路15aの幅寸法w1より大きく拡幅したので、サージ電圧が印加されたときの抵抗値の変動を抑制できる。また、レーザートリミング溝14の幅寸法wを第1印刷溝16の幅寸法w3より大きく拡幅したので、レーザートリミング溝14を挟んで発生する放電を抑制できる。
また、隣接する2本のレーザートリミングカット線14a〜14eがその幅方向に50%重なるようにレーザートリミング加工するので、抵抗体15の切り残しを防止でき、より確実に放電を抑制できる。
なお、隣接するレーザートリミングカット線14a〜14eは20%以上重なるように加工することが好ましい。20%以下では抵抗体15の切り残しが生ずるおそれがある。
本発明の第2実施例に係るチップ抵抗器20を図4に示す。当該チップ抵抗器20では絶縁体21に設けた一対の電極22,23が4回蛇行のパターンを有する抵抗体25によって接続されている。この抵抗体25の蛇行パターンは電極22に接続した第1主電流経路25a、第1主電流経路25aに隣接する第1印刷溝26、第1印刷溝26を挟んで第1主電流経路25aと略平行な第2主電流経路25b、第1印刷溝26の一端側で第1主電流経路25aと第2主電流経路25bを接続する第1副電流経路25c、第2主電流経路25bに隣接する第1レーザートリミング溝24を挟んで第2主電流経路25bと略平行な第3主電流経路25d及び第1レーザートリミング溝24の反第1副電流経路25c側で第2主電流経路25bと第3主電流経路25dを接続する第2副電流経路25e、第3主電流経路25dに隣接する第2レーザートリミング溝27、第2レーザートリミング溝27を挟んで第3主電流経路25dと略平行な第4主電流経路25f、第2レーザートリミング溝27の反第2副電流経路25e側で第3主電流経路25dと第4主電流経路25fを接続する第3副電流経路25g、第4主電流経路25fに隣接する第2印刷溝28、第2印刷溝28を挟んで第4主電流経路25fと略平行で電極23に接続した第5主電流経路25h、第2印刷溝28の反第3副電流経路25g側で第4主電流経路25fと第5主電流経路25hを接続する第4副電流経路25iから構成されている。
そして、レーザートリミング溝24の幅寸法wは第2主電流経路25bの幅寸法w2が第1主電流経路25aの幅寸法w1より大きくなり、かつレーザートリミング24溝の幅寸法wが印刷溝26の幅寸法w3より大きくなるように加工されている。
また、第5主電流経路25hの幅寸法は第1主電流経路25aの幅寸法w1と同寸に、第3主電流経路25dと第4主電流経路25fの幅寸法は第2主電流経路25bと同寸又は略同寸に、第2印刷溝28の幅寸法は第1印刷溝26の幅寸法と同寸に、また第2レーザートリミング溝27の幅寸法は第1レーザートリミング溝24と同寸に設定されている。
本発明の第3実施例に係るチップ抵抗器30を図5に示す。当該チップ抵抗器30では絶縁体31に設けた一対の電極32,33が2回蛇行のパターンを有する抵抗体35によって接続されている。
この抵抗体35の蛇行パターンは電極32に接続した第1主電流経路35a、第1主電流経路35aに隣接する印刷溝36、印刷溝36を挟んで第1主電流経路35aと略平行な第2主電流経路35b、印刷溝36の一端側で第1主電流経路35aと第2主電流経路35bを接続する第1副電流経路35c、第2主電流経路35bに隣接するレーザートリミング溝34を挟んで第2主電流経路35bと略平行で、電極33に接続した第3主電流経路35d、レーザートリミング溝34の反第1副電流経路35c側で第2主電流経路35bと第3主電流経路35dを接続する第2副電流経路35eから構成されている。
そして、レーザートリミング溝34の幅寸法wは第2主電流経路35bの幅寸法w2が第1主電流経路35aの幅寸法w1より大きくなり、かつレーザートリミング34溝の幅寸法wが印刷溝36の幅寸法w3より大きくなるように加工されている。
本発明の第4実施例に係るチップ抵抗器40を図6に示す。当該チップ抵抗器40では絶縁体41に設けた一対の電極42,43が2回蛇行のパターンを有する抵抗体45によって接続されている。
この抵抗体45の蛇行パターンは電極42に接続した第1主電流経路45a、第1主電流経路45aに隣接する印刷溝46、印刷溝46を挟んで第1主電流経路45aと略平行な第2主電流経路45b、印刷溝46の一端側で第1主電流経路45aと第2主電流経路45bを接続する第1副電流経路45c、第2主電流経路45bに隣接するレーザートリミング溝44を挟んで第2主電流経路45bと略平行で、電極43に接続した第3主電流経路45d、レーザートリミング溝44の反第1副電流経路45c側で第2主電流経路45bと第3主電流経路45dを接続する第2副電流経路45eから構成されている。
そして、レーザートリミング溝44の幅寸法wは第2主電流経路45bの幅寸法w2が第1主電流経路45aの幅寸法w1より大きくなり、かつレーザートリミング44溝の幅寸法wが印刷溝46の幅寸法w3より大きくなるように加工されている。
なお、上記チップ抵抗器10,20,30,40の各レーザートリミング溝14,24,27,34,44は図3に示す加工方法によって成形されているが、図7、図8及び図9に他の加工方法を示す。図7に示すレーザートリミング溝54は6本のレーザートリミングカット線54a〜54fで加工され、隣接する各カット線54a〜54eは約50%重なるように形成されている。6本のカット線のうち、最初に形成されるカット線54aの終端側はレーザートリミング溝54の幅方向に折曲している。そして、4本のカット線54b〜54eはその終端部がこの折曲部54gに到達するように形成されている。
レーザートリミングカット線は終端部においてマイクロクラック(微少な割目)が発生し、電気的特性に影響する場合があるが、図7に示す加工方法によれば、カット線54b,54c,54d,54eの終端部におけるマイクロクラックの発生がカット線54aの折曲部54gによって防止できるので、マイクロクラックを原因とする電気的特性の低下を防止できる。
図8にレーザートリミング溝64のさらに他の加工方法を示す。このレーザートリミング溝64は5本のレーザートリミングカット線64a〜64eで加工されている。5本のカット線のうち、最初に形成されるカット線64aは左右両辺64f,64gと両辺64f,64gを連結する中間辺64hからなる門形を有し、他の4本のカット線64b〜64eはその終端部が中間辺64hに到達するように形成されている。
この加工方法によれば、中間辺64hによってカット線64b〜64eの終端部におけるマイクロクラックの発生を防止できる。
図9にレーザートリミング溝74のさらに他の加工方法を示す。このレーザートリミング溝74は溝の幅方向に延びる多数本のレーザートリミングカット線を溝の長手方向に積層するように加工することにより形成されている。
この加工方法によれば、レーザートリミング溝74の幅寸法を精確に設定できる。この場合、レーザートリミング溝74の幅寸法は74aとし、残り1本の寸法ではない。
以上の実施例ではトリミング溝の形成をレーザーによるものとしたがこれに限らずサンドブラスト等で形成しても良い。
また、図面1,2,4,5,6における電極の形態をL字状としたが、これに限定されるものではなく方形状などの形状でもよい。また、電極と抵抗体との接続形態についても上記の図面の形態に限定されるものではない。また、電極を絶縁基板の短辺側に形成したが長辺側に形成してもよい。
本発明の第1実施例に係るチップ抵抗器を示す平面図である。 同チップ抵抗器における抵抗体の蛇行パターンの加工前の形状を示す説明図である。 同チップ抵抗器のレーザートリミング溝の加工方法を示す説明図である。 本発明の第2実施例に係るチップ抵抗器を示す平面図である。 本発明の第3実施例に係るチップ抵抗器を示す平面図である。 本発明の第4実施例に係るチップ抵抗器を示す平面図である。 本発明のチップ抵抗器におけるレーザートリミング溝の他の加工方法を示す説明図である。 本発明のチップ抵抗器におけるレーザートリミング溝のさらに他の加工方法を示す説明図である。 本発明のチップ抵抗器におけるレーザートリミング溝のさらに他の加工方法を示す説明図である
10,20,30,40…チップ抵抗器
12,13,22,23,32,33,42,43…電極
4,24,27,34,44…レーザートリミング溝
14a,14b,14c,14d,14e,54a,54b,54c,54d,54e,54f,64a,64b,64c,64d,64e…レーザートリミングカット線
15,25,35,45…抵抗体
15a,25a,35a,45a…第1主電気経路
15b,25b,35b,45b…第2主電気経路
15c,25c,35c,45c…第1副電気経路
15d,25d,35d,45d…第3主電気経路
15e,25e,35e,45e…第2副電気経路
16,17,26,28,36,46…印刷溝

Claims (2)

  1. 絶縁基板に一対の電極と両電極間を接続する抵抗体を設け、該抵抗体に電流経路として前記一方の電極に接続する第1主電流経路、第1主電流経路に隣接する印刷溝、印刷溝を挟んで第1主電流経路と略平行な第2主電流経路、印刷溝の一端側で第1主電流経路と第2主電流経路を接続する第1副電流経路、第2主電流経路に隣接するレーザートリミング溝、レーザートリミング溝を挟んで第2主電流経路と略平行な第3主電流経路及びレーザートリミング溝の反第1副電流経路側で第2主電流経路と第3主電流経路を接続する第2副電流経路から成る蛇行パターンを形成し、前記レーザートリミング溝の幅寸法を調整して抵抗値を修正したチップ抵抗器であって、
    前記第2主電流経路の幅寸法が前記第1主電流経路の幅寸法より大きく、かつ前記レーザートリミング溝の幅寸法が前記印刷溝の幅寸法より大きくなるように前記レーザートリミング溝の幅寸法を調整したことを特徴とするチップ抵抗器。
  2. 前記レーザートリミング溝を複数本のレーザートリミングカット線により形成するとともに、隣接する2本のレーザートリミングカット線がその幅方向に20%以上重なるように加工したことを特徴とする請求項に記載のチップ抵抗器。
JP2007316706A 2007-12-07 2007-12-07 チップ抵抗器 Active JP5179155B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007316706A JP5179155B2 (ja) 2007-12-07 2007-12-07 チップ抵抗器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007316706A JP5179155B2 (ja) 2007-12-07 2007-12-07 チップ抵抗器

Publications (2)

Publication Number Publication Date
JP2009141171A JP2009141171A (ja) 2009-06-25
JP5179155B2 true JP5179155B2 (ja) 2013-04-10

Family

ID=40871493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007316706A Active JP5179155B2 (ja) 2007-12-07 2007-12-07 チップ抵抗器

Country Status (1)

Country Link
JP (1) JP5179155B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9855373B2 (en) 2013-06-14 2018-01-02 Biowintech Implantable material grafted with a cell antiproliferative and/or antibacterial film synthetized from a bifunctional molecule

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011028870A1 (en) 2009-09-04 2011-03-10 Vishay Dale Electronics, Inc. Resistor with temperature coefficient of resistance (tcr) compensation
JP6822947B2 (ja) * 2015-04-24 2021-01-27 釜屋電機株式会社 角形チップ抵抗器及びその製造法
KR102127807B1 (ko) 2018-09-17 2020-06-29 삼성전기주식회사 전자 부품 및 이의 제작 방법
KR102127806B1 (ko) 2018-09-17 2020-06-29 삼성전기주식회사 전자 부품 및 이의 제작 방법
KR20220011000A (ko) * 2020-07-20 2022-01-27 삼성전자주식회사 레지스터를 포함하는 인쇄 회로 기판 조립체 및 이를 포함하는 전자 장치
IL300693B2 (en) 2020-08-20 2024-02-01 Vishay Dale Electronics Llc Resistors, current sensing resistors, battery transitions, transition resistors, and flattening for their production

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4670734A (en) * 1984-11-14 1987-06-02 Caddock Richard E Method of making a compact, high-voltage, noninductive, film-type resistor
JP2000216013A (ja) * 1999-01-26 2000-08-04 Murata Mfg Co Ltd 高圧用抵抗器及びその抵抗値調整方法
JP2001338801A (ja) * 2000-05-30 2001-12-07 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2005093718A (ja) * 2003-09-17 2005-04-07 Rohm Co Ltd チップ抵抗器とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9855373B2 (en) 2013-06-14 2018-01-02 Biowintech Implantable material grafted with a cell antiproliferative and/or antibacterial film synthetized from a bifunctional molecule

Also Published As

Publication number Publication date
JP2009141171A (ja) 2009-06-25

Similar Documents

Publication Publication Date Title
JP5179155B2 (ja) チップ抵抗器
KR102391738B1 (ko) 각형 칩 저항기 및 그 제조법
JP6795879B2 (ja) 抵抗器及びその製造方法
US7436648B2 (en) Multilayer capacitor and mounted structure thereof
TW200540889A (en) Multilayer capacitor
CN112005323B (zh) 晶片电阻器及晶片电阻器的制造方法
JPH0529066A (ja) 加熱体の構造及びoa機器の加熱装置
US7049928B2 (en) Resistor and method of manufacturing the same
JP2009088174A (ja) コンデンサ
JP3138631B2 (ja) チップ抵抗器及びその製造方法
JP2011086750A (ja) 薄膜チップ抵抗器
JP6618248B2 (ja) 抵抗器およびその製造方法
CN107976143B (zh) 应变仪
JP2016086074A5 (ja)
JP2009152464A (ja) 厚膜抵抗体
JP2013179212A (ja) チップ抵抗器
JP2019079963A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2005093717A (ja) チップ抵抗器とその製造方法
JP2009194148A (ja) チップ抵抗器
JPWO2020170750A1 (ja) 抵抗器
JP4341448B2 (ja) チップ型電子部品
US9801281B2 (en) Resistance assembly for mobile device and manufacturing method thereof
JP2007235110A (ja) 角形チップ抵抗器
JP2003022902A (ja) 抵抗器
JP2021136365A (ja) チップ抵抗器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121001

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130109

R150 Certificate of patent or registration of utility model

Ref document number: 5179155

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250