CN106546902A - 一种otp型mcu在未预留测试接口情况下的量产测试方法 - Google Patents

一种otp型mcu在未预留测试接口情况下的量产测试方法 Download PDF

Info

Publication number
CN106546902A
CN106546902A CN201610891953.0A CN201610891953A CN106546902A CN 106546902 A CN106546902 A CN 106546902A CN 201610891953 A CN201610891953 A CN 201610891953A CN 106546902 A CN106546902 A CN 106546902A
Authority
CN
China
Prior art keywords
volume production
otp
test interface
test
mcu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610891953.0A
Other languages
English (en)
Other versions
CN106546902B (zh
Inventor
宋恩琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipsea Technologies Shenzhen Co Ltd
Original Assignee
Chipsea Technologies Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipsea Technologies Shenzhen Co Ltd filed Critical Chipsea Technologies Shenzhen Co Ltd
Priority to CN201610891953.0A priority Critical patent/CN106546902B/zh
Publication of CN106546902A publication Critical patent/CN106546902A/zh
Application granted granted Critical
Publication of CN106546902B publication Critical patent/CN106546902B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2894Aspects of quality control [QC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种OTP型MCU在未预留测试接口情况下的量产测试方法,该方法在CP1阶段中,在程序区模拟一个测试接口,与量产ATE设备进行通信;同时,在CP1、CP2阶段将校准区的有用信息存储下来到公共网络端,在UV之后的CP3阶段,再将对应的公共网络端的有用信息写入到OTP存储区。本发明通过模拟测试接口实现对待测模块的访问,并与ATE设备进行通信,解决了OTP型MCU因没有测试接口导致无法量产测试的问题,解决OTP型MCU在某个测试接口失效导致无法测试的问题。

Description

一种OTP型MCU在未预留测试接口情况下的量产测试方法
技术领域
本发明属于芯片测试技术领域,特别涉及一种OTP型MCU产品的量产测试方法。
背景技术
OTP型MCU产品,指程序区是OTP(One Time Programmable)的MCU,其拥有MCU的复杂性和OTP的不可擦写性。
其中,复杂性,是指设计复杂性,因为微控制单元(Microcontroller Unit;MCU)是把中央处理器(Central Process Unit;CPU)的频率与规格做适当缩减,并将内存(memory)、计数器(Timer)、USB、A/D转换、UART、PLC、DMA等周边接口,甚至LCD驱动电路都整合在单一芯片上,形成芯片级的计算机,模块过多导致设计复杂和难以验证
不可擦写性,是指程序空间为OTP(One Time Programmable)。即只能进行一次编程,不可以进行电擦除操作。在生产阶段(未塑封前)可以通过紫外线(UV)擦除,但UV会清空所有信息。而用户阶段只能进行一次编程,不可重复编程,即One Time Programmable
量产测试,用于对每一颗芯片通过ATE(自动化测试设备)机台进行规划化测试,以CP阶段为例,需要经过CP1测试->OVEN(高温烘烤)->CP2测试->UV(紫外线擦除)->CP3测试这些步骤。测试时会使用设计端预留的各种接口对IC进行测试,同时对相关模拟性能进行校准。例如内部参考电压,LDO电压,时钟频率,温度传感器,上下拉电阻阻值等。
OTP型MCU的量产测试,会因其上述两个特性遇到某些特别的问题。
复杂性,导致设计容易存在bug,而测试接口的bug更为令人头痛。一般设计时为了针对某些模块进行测试会预留“测试接口”,一旦“测试接口”异常,哪怕芯片设计的各个方面均达标,也会因为无法进行量产测试而设计失败。这样会导致,芯片不得不进行改版,而改版意味着追加几百万的投资和推迟2个月以上的IC发行时间。
不可擦写性,不可以进行电擦除操作,因此为了保证芯片为空,则必须在量产测试时进行UV(即紫外线擦除)。而UV会导致其之前的(CP1和CP2)的存储的有用的测试信息都也清空。(如记录的程序版本,测试完成标志等)这样会导致量产阶段的可追溯性变差,例如当客户投诉时,需要追溯某些样片在CP1、CP2阶段的测试信息,因为被UV全部擦除而无法实现,这样极其不利于质量管控。
如专利申请201310370325.4公开了一种晶圆级一次性编程OTP芯片测试方法及装置,所述方法包括:根据测试程序,对一次性编程OTP芯片自身进行测试,所述测试程序预先烧录在所述OTP芯片的供用户使用的一次性编程只读存储器OTPROM中;对所述OTP芯片进行紫外线擦除处理。该发明提供的晶圆级OTP芯片测试方法及装置,通过根据预先烧录在供用户使用的OTPROM中的测试程序,对所述OTP芯片进行测试,并对所述OTP芯片进行紫外线擦除处理的方案,无需在OTP芯片中内嵌专用于存放测试程序的OTPROM,从而在成本有限的情况下实现对芯片进行有效的测试。然而该专利申请仍然无法避免复杂性和不可擦写性所带来的问题,如无法保存OTP擦除前的测试信息等。
发明内容
基于此,因此本发明的首要目地是提供一种OTP型MCU在未预留测试接口情况下的量产测试方法,该方法通过模拟测试接口(例如温度传感器接口)实现对待测模块(如温度传感器)的访问,并与ATE设备进行通信,解决OTP型MCU因没有“测试接口”导致无法量产测试的问题。
本发明的另一个目地在于提供一种OTP型MCU在未预留测试接口情况下的量产测试方法,该方法将有用信息存储到公共网络端,有利于测试信息的记录,便于量产数据的可追溯,并具有易读、可靠的特点。
为实现上述目的,本发明的技术方案为:
一种OTP型MCU在未预留测试接口情况下的量产测试方法,该方法在CP1阶段中,在程序区模拟一个测试接口(例如温度传感器测试接口),该模拟出的测试接口要实现2部分功能:1.访问温度传感器模块,得到当前温度;2.提供接口功能,与量产ATE设备进行通信;同时,在CP1、CP2阶段将校准区的有用信息存储下来到公共网络端,在UV之后的CP3阶段,再将对应的公共网络端的有用信息写入到OTP存储区。
对于CP1、CP2阶段的有用信息存储,将每个批次,每片晶元,晶元上每颗IC的有用信息都进行保存并且可一一对应。
进一步,采用根据批次号和晶元片号时间戳生成文件名,然后根据XY坐标对每颗die进行定位,以解决每颗IC的有用信息都进行保存并且可一一对应的问题。
进一步,通过XY坐标生成一个圆形的数据,该圆形的数据是与die在晶元上的位置对应的圆形,类似于CP阶段的MAP文档,所述圆形的数据存储在公共网络端;同时,在存储的数据后加入CRC4校准值,一旦CRC4校准值和存储信息不符,则报异常。
所述的数据采用优化数据存储结构的方法进行优化,具体的优化规则如下:
规则1:(存储文件名的命名规则),采用以“设计公司简称+生产公司简称+批次号+晶元片号+时间戳”的方式,中间以下划线间隔,例如设计公司简称为:ABC,生产公司简称为(代工厂,如无可省略)XYZ,批次号为A1234,晶元片号为:#5,时间戳为2016-01-01.最终命名如下:ABC_XYZ_A1234_#5_2016-01-01。
规则2:(存储内容的规则),在每颗IC的存储数据后加入CRC4校验码,如数据为0xAA55AA的CRC4校验码为0F,所以最终存储为:0xAA55AA0F。这样如果存储数据和CRC4校验码不符合,则报错,增加可靠性。
规则3:(存储内容的规则),每颗die的存储位置(行列号),按照XY坐标定位。
列号=Y坐标行号=X坐标*(width+1)
其中:with位存储数据的位宽(即有多少个byte),1表示空一个位作为间隔。
本发明通过模拟测试接口实现对温度传感器的访问,并与ATE设备进行通信,解决了OTP型MCU因没有“测试接口”导致无法量产测试的问题,解决OTP型MCU在某个测试接口失效导致无法测试的问题。
同时,本发明将有用信息存储到公共网络端,有利于测试信息的记录,便于量产数据的可追溯,并具有易读、可靠的特点。
附图说明
图1是现有技术实施的芯片测试结构框图。
图2是现有技术实施的芯片量产测试流程图。
图3是本发明所实施的测试流程图。
图4是本发明所实施模拟测试接口的流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
以没有预留温度传感器模块的“测试接口”为例,其系统框图如图1所示。
其中,图1中的上部分为有“测试接口”情况下的系统框架图(即正常情况)。ATE设备通过“测试接口”访问温度传感器,获取当前温度,然后通过既定算法(这个根据芯片结构不同而不同,这里不做细化)生成校准系数,最后ATE设备通过烧录接口将校准系数写入OTP的参数校准区完成校准。
图1中的下部分为无“测试接口”情况下的测试系统框架图(即设计bug导致)。这种情况下,由于设计bug导致,ATE无法通过“测试接口”访问温度传感器。因此,本发明的首先在程序区模拟一个温度传感器的测试接口,该模拟出的测试接口要实现2部分功能:1.访问温度传感器模块,得到当前温度;2.提供接口功能,与量产ATE设备进行通信。
众所周知我们必须保证发给客户的芯片程序区是为空的,而上述“在程序区模拟一个温度传感器测试接口”的操作,实际是在程序区嵌入了一部分代码。因此对于OTP型MCU来说,我们必须在模拟“测试接口”后再进行UV(紫外线擦除)。而量产测试的流程如图2所示,为:
CP1->OVEN(高温烘烤)->CP2->UV(紫外线擦除)->CP3
要保证芯片程序区为空,需要在CP1阶段实现中“在程序区模拟一个温度传感器测试接口”的操作,这样在到UV阶段时则可对嵌入的用户代码进行擦除。从而保证芯片最终程序区为空。
在图2所示的量产流程图中,UV步骤会清空OTP存储区的所有信息(程序区为空是我们需要的,但是校准区存储有用信息也会被误删)。这个问题有两个影响:1.CP1CP2的写入程序区的量产追溯信息(程序版本,测试完成标志等)会被清空;2.通过模拟“测试接口”得到的校准参数会被清空。因此,需要将校准区的信息存储下来。本发明在CP1、CP2阶段将有用信息存储下来到公共网络端,在CP3阶段(UV之后)。再将对应的公共网络端的有用信息写入到OTP存储区的方法解决。
对于UV前数据的存储,也就是CP1、CP2阶段的有用信息存储,每个批次,每片晶元,晶元上每颗IC的有用信息都进行保存并且可一一对应。而在生产阶段,批次很多,每个批次又有几十片晶元,每片晶元(wafer)上又普遍都有大于10000的dice。采用根据批次号和晶元片号时间戳生成文件名,然后根据XY坐标对每颗die进行定位的方式解决。
因为批次,晶元片数,dice过多,所以需要设计一种人和设备都易读的存储方式,即使得方便人进行查阅又使得ATE设备易于检索。本发明采用通过XY生成一个圆形的数据(与die在晶元上的位置对应的圆形,类似于CP阶段的MAP文档)存储在公共网络端,从而满足易读性的要求。
同时,如果一旦数据错误,会导致CP3写入校准参数异常,从而使芯片失效。因此必须加入纠错机制以保证该方案的可靠性。本发明采用,在存储的数据后加入CRC4校准值的方式,一旦CRC4校准值和存储信息不符,则报异常。
图3所示,为本发明所实施的测量流程图,图中所示,其实现步骤主要包括:
101.CP1阶段:完成常规测试项后,进行ATE与模拟“测试接口”交互得到的校准参数和有用生产信息(程序版本、测试完成标志等)存储到网络端。
102.正常进行OVEN,高温烘烤老化实验。
103.正常进行CP2,检测老化实验结果。
104.正常进行UV,擦除芯片所有内容。
105.CP3阶段:完成常规测试项后,将网络端保存的CP1校准参数和有用信息(程序版本、测试完成标志等)写入芯片的OTP校准区。
这样既可以保证程序为空(经过UV擦空),又可以保证校准值和有用信息不会被清空(在UV之后写入)。
其中,CP1阶段中,本发明在程序区模拟“测试接口”,该模拟测试接口有两部分功能:
1.实现与MCU内的某个模块交互,得到需要的参数。
该部分具体实现根据MCU不同和具体所需接口不同而不同,具体操作也根据MCU厂家提供的指令集操作即可,可通过现有技术实现。
2.实现有ATE进行交互,将1中获得的参数传递给量产ATE设备。这部分涉及MCU与ATE的通信,通信流程如图4(同样以温度传感器为例)所示:
201、ATE开始温度传感器校准测试项。
202、MCU开始温度传感器校准测试项。
203、MCU配置自身寄存器,实现既定的通信协议。
204、MCU配置自身寄存器,实现获取原设计接口所能测得温度参数。
205、MCU等待ATE的同步信号。
206、ATE发送同步信号,触发通信。
207、ATE发送时钟检测,在时钟下降沿检测MCU数据发送的数据。
208、MCU检测ATE发送的时钟,在时钟上升沿发送数据。
209、ATE停止时钟,测试结束;MCU停止发送数据,测试结束。
其中所发送的测试数据,采用优化数据存储结构的方法。这里的测试数据结构用于存储CP1阶段(或者CP2阶段,即UV之前)储存的校准信息和有用信息(如测试程序版本等)。该结构要求每个批次,每片晶元,每片die都可以对应到唯一的一个测试信息。因此采用如下规则:
规则1:(存储文件名的命名规则),采用以“设计公司简称+生产公司简称+批次号+晶元片号+时间戳”的方式,中间以下划线间隔,例如设计公司简称为:ABC,生产公司简称为(代工厂,如无可省略)XYZ,批次号为A1234,晶元片号为:#5,时间戳为2016-01-01,最终命名如下:ABC_XYZ_A1234_#5_2016-01-01
通过以上命名方式可完成到每片晶元级别的测试信息追溯。
规则2:(存储内容的规则),在每颗IC的存储数据后加入CRC4校验码,如数据为0xAA55AA的CRC4校验码为0F,所以最终存储为:0xAA55AA0F。这样如果存储数据和CRC4校验码不符合,则报错,增加可靠性。
规则3:(存储内容的规则),每颗die的存储位置(行列号),按照XY坐标定位。
列号=Y坐标行号=X坐标*(width+1)
其中:with位存储数据的位宽(即有多少个byte),1表示空一个位作为间隔。
采用规则3的好的好处是满足易读性,即既方便ATE设备的测试程序进行检索又方便查阅。
根据上述3个规则设计,可以实现dice级别的追溯,即每片晶元上的IC都可以在相应的文件中相应位置中找到对应数据,同时又兼顾易读性和可靠性。
总之,本发明所实现的方法,具体包括如下步骤:
301、准备阶段,编写调试“模拟测试接口”的MCU代码,配置好存储测试信息的网络路径,配置好Probe的各种参数,保证XY坐标可以在生产时准确无误的传递给ATE设备。
302、开始进行量产测试流程。
3021、CP1阶段:完成CP1的常规测试目,测试项目1,测试项目2等。
3022、CP1阶段:开始温度传感器校准测试,用ATE和MCU烧录的模拟接口程序进行交互,获得MCU测得的当前温度。
3023、CP1阶段:ATE同和Probe通信的GPIB口获取XY坐标,批次号,晶元片号。
3024、CP1阶段:用206中获取的当前温度根据既定公式算出该颗IC的校准参数,同时根据207中获取的XY坐标,批次号,晶元片号查找或者生成对应的存储文件。将校准参数写入。
303、OVEN阶段:即高温烘烤,进行老化实验。
304、CP2阶段:检测OVEN烘烤后,是否存在数据丢失现象。
305、UV阶段:进行紫外线擦除,将MCU的OTP程序区中的所有代码全部清空。
306、CP3测试。
3061、CP3阶段:完成CP3的常规测试项目,数据查空等。
3062、CP3阶段:ATE同和Probe通信的GPIB口获取XY坐标,批次号,晶元片号。
3063、CP3阶段:根据213获取的获取XY坐标,批次号,晶元片号,找到每颗IC对应的(在CP1时存储的)校准参数和生产信息,并且写入MCU的校准区。
写入的生产信息存储了CP1的量产信息(如测试程序版本,测试完成标志)等可用于QA进行质量管控,解决了“解决OTP型产品无法保存UV前的量产测试信息”;写入的校准参数完成了整个芯片的温度传感器模块校准,解决了“解决OTP型MCU在某个测试接口失效导致无法测试的问题”。
307、结束。到此完成该方案的所有操作。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (6)

1.一种OTP型MCU在未预留测试接口情况下的量产测试方法,该方法在CP1阶段中,在程序区模拟一个测试接口,与量产ATE设备进行通信;同时,在CP1、CP2阶段将校准区的有用信息存储下来到公共网络端,在UV之后的CP3阶段,再将对应的公共网络端的有用信息写入到OTP存储区。
2.如权利要求1所述的OTP型MCU在未预留测试接口情况下的量产测试方法,其特征在于对于CP1、CP2阶段的有用信息存储,将每个批次,每片晶元,晶元上每颗IC的有用信息都进行保存并且可一一对应。
3.如权利要求2所述的OTP型MCU在未预留测试接口情况下的量产测试方法,其特征在于采用根据批次号和晶元片号时间戳生成文件名,然后根据XY坐标对每颗die进行定位。
4.如权利要求3所述的OTP型MCU在未预留测试接口情况下的量产测试方法,其特征在于通过XY坐标生成一个圆形的数据,该圆形的数据是与die在晶元上的位置对应的圆形,所述圆形的数据存储在公共网络端。
5.如权利要求4所述的OTP型MCU在未预留测试接口情况下的量产测试方法,其特征在于在存储的数据后加入CRC4校准值,一旦CRC4校准值和存储信息不符,则报异常。
6.如权利要求5所述的OTP型MCU在未预留测试接口情况下的量产测试方法,其特征在于所述的数据采用优化数据存储结构的方法进行优化,具体的优化规则如下:
存储文件名的命名规则:采用以“设计公司简称+生产公司简称+批次号+晶元片号+时间戳”的方式,中间以下划线间隔;
存储内容的规则1:在每颗IC的存储数据后加入CRC4校验码;
存储内容的规则2:每颗die的存储位置(行列号),按照XY坐标定位,
列号=Y坐标 行号=X坐标*(width+1)
其中:with位存储数据的位宽(即有多少个byte),1表示空一个位作为间隔。
CN201610891953.0A 2016-10-13 2016-10-13 一种otp型mcu在未预留测试接口情况下的量产测试方法 Active CN106546902B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610891953.0A CN106546902B (zh) 2016-10-13 2016-10-13 一种otp型mcu在未预留测试接口情况下的量产测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610891953.0A CN106546902B (zh) 2016-10-13 2016-10-13 一种otp型mcu在未预留测试接口情况下的量产测试方法

Publications (2)

Publication Number Publication Date
CN106546902A true CN106546902A (zh) 2017-03-29
CN106546902B CN106546902B (zh) 2019-09-10

Family

ID=58368920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610891953.0A Active CN106546902B (zh) 2016-10-13 2016-10-13 一种otp型mcu在未预留测试接口情况下的量产测试方法

Country Status (1)

Country Link
CN (1) CN106546902B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110109789A (zh) * 2019-05-05 2019-08-09 无锡矽杰微电子有限公司 一种新型otp mcu测试方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1040093A (ja) * 1996-07-18 1998-02-13 Mitsubishi Electric Corp マイクロコンピュータおよびそのプログラム修正方法
CN1570869A (zh) * 2004-04-29 2005-01-26 中国科学院大气物理研究所 一种提高otp型单片机使用效率的技术
CN1728104A (zh) * 2005-07-28 2006-02-01 北京兆日科技有限责任公司 一种安全芯片在dos下的功能检测实现方法
CN1965242A (zh) * 2004-06-08 2007-05-16 西门子公司 用于测试集成电路的测试方法和测试装置
CN101907683A (zh) * 2009-06-02 2010-12-08 上海摩波彼克半导体有限公司 数字基带芯片中i2c模块的自动测试电路结构及其方法
CN102768331A (zh) * 2012-07-26 2012-11-07 深圳市芯海科技有限公司 一种otp型的mcu测试装置及其测试方法
CN103218295A (zh) * 2013-04-17 2013-07-24 广东电网公司电力科学研究院 Esb消息处理能力的测试方法和系统
CN104297665A (zh) * 2014-04-15 2015-01-21 苏佳宁 一种用于芯片量产测试的ate接口电路板管理组件
CN104422865A (zh) * 2013-08-22 2015-03-18 上海海尔集成电路有限公司 晶圆级一次性编程otp芯片测试方法及装置
CN104572383A (zh) * 2014-11-28 2015-04-29 深圳市芯海科技有限公司 一种基于ate的mcu/soc芯片的测试方法
CN105095034A (zh) * 2015-08-21 2015-11-25 惠州市蓝微电子有限公司 产品测试设备及基于该产品测试设备的测试方法
CN105470158A (zh) * 2014-10-31 2016-04-06 华润赛美科微电子(深圳)有限公司 晶圆测试探针台及其测试方法
CN105575437A (zh) * 2014-10-10 2016-05-11 上海华虹集成电路有限责任公司 智能卡eeprom的测试方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1040093A (ja) * 1996-07-18 1998-02-13 Mitsubishi Electric Corp マイクロコンピュータおよびそのプログラム修正方法
CN1570869A (zh) * 2004-04-29 2005-01-26 中国科学院大气物理研究所 一种提高otp型单片机使用效率的技术
CN1965242A (zh) * 2004-06-08 2007-05-16 西门子公司 用于测试集成电路的测试方法和测试装置
CN1728104A (zh) * 2005-07-28 2006-02-01 北京兆日科技有限责任公司 一种安全芯片在dos下的功能检测实现方法
CN101907683A (zh) * 2009-06-02 2010-12-08 上海摩波彼克半导体有限公司 数字基带芯片中i2c模块的自动测试电路结构及其方法
CN102768331A (zh) * 2012-07-26 2012-11-07 深圳市芯海科技有限公司 一种otp型的mcu测试装置及其测试方法
CN103218295A (zh) * 2013-04-17 2013-07-24 广东电网公司电力科学研究院 Esb消息处理能力的测试方法和系统
CN104422865A (zh) * 2013-08-22 2015-03-18 上海海尔集成电路有限公司 晶圆级一次性编程otp芯片测试方法及装置
CN104297665A (zh) * 2014-04-15 2015-01-21 苏佳宁 一种用于芯片量产测试的ate接口电路板管理组件
CN105575437A (zh) * 2014-10-10 2016-05-11 上海华虹集成电路有限责任公司 智能卡eeprom的测试方法
CN105470158A (zh) * 2014-10-31 2016-04-06 华润赛美科微电子(深圳)有限公司 晶圆测试探针台及其测试方法
CN104572383A (zh) * 2014-11-28 2015-04-29 深圳市芯海科技有限公司 一种基于ate的mcu/soc芯片的测试方法
CN105095034A (zh) * 2015-08-21 2015-11-25 惠州市蓝微电子有限公司 产品测试设备及基于该产品测试设备的测试方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110109789A (zh) * 2019-05-05 2019-08-09 无锡矽杰微电子有限公司 一种新型otp mcu测试方法
CN110109789B (zh) * 2019-05-05 2023-05-16 无锡矽杰微电子有限公司 一种新型otp mcu测试方法

Also Published As

Publication number Publication date
CN106546902B (zh) 2019-09-10

Similar Documents

Publication Publication Date Title
CN102169846B (zh) 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法
TWI221614B (en) Tester architecture construction data generating method, tester architecture constructing method and test circuit
US8234617B2 (en) Method and system for re-using digital assertions in a mixed signal design
US20180060453A1 (en) Universal verification methodology (uvm) register abstraction layer (ral) painter
CN107037352A (zh) 一种电容式触控按键芯片检测标定系统及方法
CN104407951A (zh) 一种自动化进行服务器整机测试的方法
US8788993B2 (en) Computer system for generating an integrated and unified view of IP-cores for hierarchical analysis of a system on chip (SoC) design
CN102623069B (zh) 随机激励闪存模型验证方法
CN109542761A (zh) 软件质量评估方法、装置及存储介质
US10353789B1 (en) Analog fault simulation control with multiple circuit representations
CN101196553A (zh) 提高soc芯片测试效率的方法
CN105740487A (zh) 基于工艺设计包的版图与原理图一致性验证方法
CN106886003A (zh) 电动汽车电池监控模块自动测试系统及方法
CN104572442A (zh) 可编程逻辑芯片片内程序校验系统
CN105575437A (zh) 智能卡eeprom的测试方法
CN104123212B (zh) Usb芯片的系统测试方法
CN106546902A (zh) 一种otp型mcu在未预留测试接口情况下的量产测试方法
Brindley Automatic test equipment
CN104679535B (zh) 伺服器以及识别码同步方法
JP6051629B2 (ja) 電力見積支援プログラム、電力見積支援装置および電力見積支援方法
CN101916305A (zh) 一种复杂管脚芯片的验证方法
CN109117299A (zh) 服务器的侦错装置及其侦错方法
CN103165405A (zh) 一种通过gpib接口实时生成多维变量密码方法
US10338137B1 (en) Highly accurate defect identification and prioritization of fault locations
TWI763125B (zh) 識別積體電路的缺陷的系統及方法和電腦可讀儲存媒體

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant