CN101907683A - 数字基带芯片中i2c模块的自动测试电路结构及其方法 - Google Patents

数字基带芯片中i2c模块的自动测试电路结构及其方法 Download PDF

Info

Publication number
CN101907683A
CN101907683A CN200910052354XA CN200910052354A CN101907683A CN 101907683 A CN101907683 A CN 101907683A CN 200910052354X A CN200910052354X A CN 200910052354XA CN 200910052354 A CN200910052354 A CN 200910052354A CN 101907683 A CN101907683 A CN 101907683A
Authority
CN
China
Prior art keywords
module
data
gpio port
digital baseband
baseband chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910052354XA
Other languages
English (en)
Other versions
CN101907683B (zh
Inventor
胡垚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spreadtrum Communications Shanghai Co Ltd
Original Assignee
Shanghai Mobilepeak Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Mobilepeak Semiconductor Co Ltd filed Critical Shanghai Mobilepeak Semiconductor Co Ltd
Priority to CN 200910052354 priority Critical patent/CN101907683B/zh
Publication of CN101907683A publication Critical patent/CN101907683A/zh
Application granted granted Critical
Publication of CN101907683B publication Critical patent/CN101907683B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明涉及一种数字基带芯片中I2C模块的自动测试电路结构及方法，电路结构包括数字基带芯片中的GPIO端口，其中数字基带芯片中的I2C模块与GPIO端口相连接。方法包括对I2C模块进行复位操作、初始化I2C模块中的工作寄存器及GPIO端口的工作寄存器、使能I2C模块并根据I2C协议的工作方式进行I2C模块和GPIO端口之间的数据发送接收测试、检验GPIO端口的测试数据和I2C模块的缓存数据的一致性、改变I2C模块的测试参数并重复上述过程。采用该种数字基带芯片中I2C模块的自动测试电路结构及其方法，降低了硬件电路复杂度，降低了测试成本，提高了系统稳定性，增强了测试程序的可移植性，提高了测试结果的可靠性，测试过程方便快捷，工作性能稳定可靠，适用范围较为广泛。

Description

数字基带芯片中I2C模块的自动测试电路结构及其方法
技术领域
本发明涉及集成电路技术领域，特别涉及集成电路芯片测试领域，具体是指一种数字基带芯片中I2C模块的自动测试电路结构及其方法。
背景技术
在芯片生产过程中，为了筛选次品，需要用自动化测试系统对其进行批量测试。测试系统的稳定性，以及对芯片各功能模块的覆盖率，都是影响测试结果可靠性的重要因素。
GPIO(通用可编程输入输出口)是General Programmable Input Output的简称，当微控制器或芯片组没有足够的I/O端口，或当系统需要采用远端串行通信或控制时，GPIO产品能够提供额外的控制和监视功能。
I2C(Inter-Integrated Circuit，集成电路之间)总线是由PHILIPS公司开发的一种两线式串行总线，用于连接微控制器及其外围设备，广泛应用于数字基带芯片。
I2C总线是由数据线和时钟线构成的串行总线，可发送和接收数据。每个器件都有一个唯一的地址识别，且都可以作为发送器或接收器，在执行数据传输时也可以被看作是主机或从机。I2C包括7/10bit地址、起始字节(Start Byte)、广播呼叫(General Call)等工作模式。
数字基带芯片I2C模块的一般测试方法是将芯片的I2C模块与外接I2C器件进行通讯，对芯片I2C缓存内的数据进行校验，如E2PROM，对其进行读写操作，将发送数据与接收数据进行比较。但是此类方案都受限于外接器件硬件电路，以及所支持的工作模式和时序要求。改变测试平台的硬件环境，则相应的测试程序也需要改变，不但增加了测试系统的复杂程度和成本，而且无法完整覆盖数字基带芯片I2C模块的各种功能。
综上所述，其具有以下缺点：
(1)硬件电路复杂，增加了系统不确定因素，降低了测试结果的可靠性；
(2)增加了测试成本；
(3)测试模式单一，不能完全覆盖I2C各种工作模式；
(4)只能对结果进行比较分析，不能对通讯过程中的具体时序进行分析；
(5)测试程序的可移植性较差。
发明内容
本发明的目的是克服了上述现有技术中的缺点，提供一种能够实现数字基带芯片的I2C模块的自动化测试、电路结构简单、测试过程方便快捷、工作性能稳定可靠、适用范围较为广泛的数字基带芯片中I2C模块的自动测试电路结构及其方法。
为了实现上述的目的，本发明的数字基带芯片中I2C模块的自动测试电路结构及其方法如下：
该数字基带芯片中I2C模块的自动测试电路结构，包括数字基带芯片中的通用输入输出GPIO端口，其主要特点是，所述的数字基带芯片中的I2C模块与所述的通用输入输出GPIO端口相连接。
该数字基带芯片中I2C模块的自动测试电路结构中的通用输入输出GPIO端口包括第一GPIO端口和第二GPIO端口，所述的I2C模块中的时钟端口与所述的第一GPIO端口相连接，所述的I2C模块中的数据收发端口与所述的第二GPIO端口相连接。
该基于上述的电路结构实现数字基带芯片中I2C模块的自动测试的方法，其主要特点是，所述的方法包括以下步骤：
(1)对数字基带芯片中的I2C模块进行复位操作；
(2)对所述的I2C模块中的工作寄存器及所述的通用输入输出GPIO端口的工作寄存器进行初始化处理；
(3)将所述的I2C模块使能，并根据I2C协议的工作方式进行I2C模块和通用输入输出GPIO端口之间的数据发送接收测试操作；
(4)检验所述的通用输入输出GPIO端口的测试数据和所述的I2C模块的缓存数据的一致性；
(5)改变所述的I2C模块的测试参数，重复上述步骤(2)～(4)。
该实现数字基带芯片中I2C模块的自动测试的方法中的I2C协议的工作方式可以为I2C模块作为主机发送数据，所述的I2C模块和通用输入输出GPIO端口之间的数据发送接收测试操作，包括以下步骤：
(11)所述的数字基带芯片向I2C模块的发送缓存中写入测试数据；
(12)所述的I2C模块向所述的通用输入输出GPIO端口发送时钟信号；
(13)所述的通用输入输出GPIO端口检测所述的I2C模块所发送来的起始信号、地址字节以及写控制信号，以字节为单位开始接收测试数据，并发送响应信号；
(14)在测试数据接收过程中根据I2C协议对接收时序进行判断，如果相应的接收时序与I2C协议不符，则将测试标志位设置为出错状态；
(15)所述的通用输入输出GPIO端口检测到所述的I2C模块所发送来的停止信号后结束接收。
该实现数字基带芯片中I2C模块的自动测试的方法中的改变I2C模块测试参数，包括以下的一个方式或者多个方式：
(a)改变发送数据长度；
(b)改变地址模式为7bit或10bit；
(c)改变工作模式为起始字节(Start byte)模式或者广播呼叫(General Call)模式。
该实现数字基带芯片中I2C模块的自动测试的方法中的I2C协议的工作方式可以为I2C模块作为主机接收数据，所述的I2C模块和通用输入输出GPIO端口之间的数据发送接收测试操作，包括以下步骤：
(21)所述的数字基带芯片将I2C模块的接收缓存清空；
(22)所述的I2C模块向所述的通用输入输出GPIO端口发送时钟信号；
(23)所述的通用输入输出GPIO端口检测所述的I2C模块所发送来的起始信号、地址字节以及读控制信号，开始发送测试数据，每发送完一个字节，等待接收I2C模块的响应信号；
(24)在测试数据发送过程中根据I2C协议对发送时序进行判断，如果相应的发送时序与I2C协议不符，则将测试标志位设置为出错状态；
(25)所述的通用输入输出GPIO端口接收到所述的I2C模块所发送来的不响应位或者停止信号后结束发送。
该实现数字基带芯片中I2C模块的自动测试的方法中的改变I2C模块测试参数，包括以下的一个方式或者多个方式：
(a)改变接收数据长度；
(b)改变地址模式为7bit或10bit；
(c)改变工作模式为起始字节模式或者广播呼叫模式。
该实现数字基带芯片中I2C模块的自动测试的方法中的I2C协议的工作方式可以为I2C模块作为从机接收数据，所述的I2C模块和通用输入输出GPIO端口之间的数据发送接收测试操作，包括以下步骤：
(31)所述的数字基带芯片将I2C模块的接收缓存清空；
(32)所述的通用输入输出GPIO端口向所述的I2C模块发送时钟信号；
(33)所述的通用输入输出GPIO端口向所述的I2C模块发送起始信号、地址字节以及写控制信号，并开始发送测试数据，每发送完一个字节，等待接收I2C模块的响应信号；
(34)在测试数据发送过程中根据I2C协议对发送时序进行判断，如果相应的发送时序与I2C协议不符，则将测试标志位设置为出错状态；
(35)所述的通用输入输出GPIO端口接收到所述的I2C模块所发送来的不响应位或者所述的通用输入输出GPIO端口将所有的测试数据均发送完毕并产生停止信号后结束发送。
该实现数字基带芯片中I2C模块的自动测试的方法中的改变I2C模块测试参数，包括以下的一个方式或者多个方式：
(a)改变接收数据长度；
(b)改变地址模式为7bit或10bit；
(c)改变工作模式为起始字节模式或者广播呼叫模式。
该实现数字基带芯片中I2C模块的自动测试的方法的I2C协议的工作方式可以为I2C模块作为从机发送数据，所述的I2C模块和通用输入输出GPIO端口之间的数据发送接收测试操作，包括以下步骤：
(41)所述的数字基带芯片向I2C模块的发送缓存中写入测试数据；
(42)所述的通用输入输出GPIO端口向所述的I2C模块发送时钟信号；
(43)所述的通用输入输出GPIO端口向所述的I2C模块发送起始信号、地址字节以及读控制信号，以字节为单位开始接收测试数据，并发送响应信号；
(44)在测试数据接收过程中根据I2C协议对接收时序进行判断，如果相应的接收时序与I2C协议不符，则将测试标志位设置为出错状态；
(45)所述的通用输入输出GPIO端口将所有的测试数据均接收完毕并产生停止信号后结束接收。
该实现数字基带芯片中I2C模块的自动测试的方法中的改变I2C模块测试参数，包括以下的一个方式或者多个方式：
(a)改变发送数据长度；
(b)改变地址模式为7bit或10bit；
(c)改变工作模式为起始字节模式或者广播呼叫模式。
采用了该发明的数字基带芯片中I2C模块的自动测试电路结构及其方法，由于其中直接利用了数字基带芯片自带的GPIO(通用输入输出端口)模拟I2C接口，并根据I2C协议与数字基带芯片的I2C模块进行通讯，实现了I2C模块的主机发送、主机接收、从机发送及从机接收功能以及7/10bit地址、起始字节(start byte)、广播呼叫(general call)、重复起始等工作模式的自动化测试，从而无需任何外接器件即可灵活实现了与I2C模块的通讯，不但降低了硬件电路的复杂程度，而且降低了测试成本，提高了系统稳定度，同时也增强了测试程序的可移植性，提高了测试结果的可靠性，测试过程方便快捷，工作性能稳定可靠，适用范围较为广泛。
附图说明
图1为本发明的数字基带芯片中I2C模块的自动测试电路结构的原理示意图。
具体实施方式
为了能够更清楚地理解本发明的技术内容，特举以下实施例详细说明。
请参阅图1所示，该数字基带芯片中I2C模块的自动测试电路结构，包括数字基带芯片中的通用输入输出GPIO端口，其中，所述的数字基带芯片中的I2C模块与所述的通用输入输出GPIO端口相连接。
其中，所述的通用输入输出GPIO端口包括第一GPIO端口和第二GPIO端口，所述的I2C模块中的时钟端口与所述的第一GPIO端口相连接，所述的I2C模块中的数据收发端口与所述的第二GPIO端口相连接。
该基于上述的电路结构实现数字基带芯片中I2C模块的自动测试的方法，其中包括以下步骤：
(1)对数字基带芯片中的I2C模块进行复位操作；
(2)对所述的I2C模块中的工作寄存器及所述的通用输入输出GPIO端口的工作寄存器进行初始化处理；
(3)将所述的I2C模块使能，并根据I2C协议的工作方式进行I2C模块和通用输入输出GPIO端口之间的数据发送接收测试操作；所述的I2C协议的工作方式可以为I2C模块作为主机发送数据，所述的I2C模块和通用输入输出GPIO端口之间的数据发送接收测试操作，包括以下步骤：
(a)所述的数字基带芯片向I2C模块的发送缓存中写入测试数据；
(b)所述的I2C模块向所述的通用输入输出GPIO端口发送时钟信号；
(c)所述的通用输入输出GPIO端口检测所述的I2C模块所发送来的起始信号、地址字节以及写控制信号，以字节为单位开始接收测试数据，并发送响应信号；
(d)在测试数据接收过程中根据I2C协议对接收时序进行判断，如果相应的接收时序与I2C协议不符，则将测试标志位设置为出错状态；
(e)所述的通用输入输出GPIO端口检测到所述的I2C模块所发送来的停止信号后结束接收；
或者，所述的工作方式可以为I2C模块作为主机接收数据，所述的I2C模块和通用输入输出GPIO端口之间的数据发送接收测试操作，包括以下步骤：
(a)所述的数字基带芯片将I2C模块的接收缓存清空；
(b)所述的I2C模块向所述的通用输入输出GPIO端口发送时钟信号；
(c)所述的通用输入输出GPIO端口检测所述的I2C模块所发送来的起始信号、地址字节以及读控制信号，开始发送测试数据，每发送完一个字节，等待接收I2C模块的响应信号；
(d)在测试数据发送过程中根据I2C协议对发送时序进行判断，如果相应的发送时序与I2C协议不符，则将测试标志位设置为出错状态；
(e)所述的通用输入输出GPIO端口接收到所述的I2C模块所发送来的不响应位或者停止信号后结束发送；
或者，所述的工作方式可以为I2C模块作为从机接收数据，所述的I2C模块和通用输入输出GPIO端口之间的数据发送接收测试操作，包括以下步骤：
(a)所述的数字基带芯片将I2C模块的接收缓存清空；
(b)所述的通用输入输出GPIO端口向所述的I2C模块发送时钟信号；
(c)所述的通用输入输出GPIO端口向所述的I2C模块发送起始信号、地址字节以及写控制信号，并开始发送测试数据，每发送完一个字节，等待接收I2C模块的响应信号；
(d)在测试数据发送过程中根据I2C协议对发送时序进行判断，如果相应的发送时序与I2C协议不符，则将测试标志位设置为出错状态；
(e)所述的通用输入输出GPIO端口接收到所述的I2C模块所发送来的不响应位或者所述的通用输入输出GPIO端口将所有的测试数据均发送完毕并产生停止信号后结束发送；
或者，所述的工作方式可以为I2C模块作为从机发送数据，所述的I2C模块和通用输入输出GPIO端口之间的数据发送接收测试操作，包括以下步骤：
(a)所述的数字基带芯片向I2C模块的发送缓存中写入测试数据；
(b)所述的通用输入输出GPIO端口向所述的I2C模块发送时钟信号；
(c)所述的通用输入输出GPIO端口向所述的I2C模块发送起始信号、地址字节以及读控制信号，以字节为单位开始接收测试数据，并发送响应信号；
(d)在测试数据接收过程中根据I2C协议对接收时序进行判断，如果相应的接收时序与I2C协议不符，则将测试标志位设置为出错状态；
(e)所述的通用输入输出GPIO端口将所有的测试数据均接收完毕并产生停止信号后结束接收；
(4)检验所述的通用输入输出GPIO端口的测试数据和所述的I2C模块的缓存数据的一致性；
(5)改变所述的I2C模块的测试参数，重复上述步骤(2)～(4)；当所述的I2C协议的工作方式为I2C模块作为主机发送数据或者从机发送数据时，则所述的改变I2C模块测试参数，包括以下的一个方式或者多个方式：
(a)改变发送数据长度；
(b)改变地址模式为7bit或10bit；
(c)改变工作模式为起始字节模式或者广播呼叫模式；
当所述的I2C协议的工作方式为I2C模块作为主机接收数据或者从机接收数据时，所述的改变I2C模块测试参数，包括以下的一个方式或者多个方式：
(a)改变接收数据长度；
(b)改变地址模式为7bit或10bit；
(c)改变工作模式为起始字节模式或者广播呼叫模式。
在实际使用当中，本发明的自动测试电路结构的硬件电路原理图如图1所示，所述的数字基带芯片的I2C模块引脚直接与GPIO引脚相连，相应的测试步骤如下：
(1)对芯片I2C模块进行复位；
(2)初始化I2C寄存器及GPIO工作寄存器；
(3)使能I2C，GPIO发送或接收数据；
(4)检验GPIO发送/接收数据和I2C接收/发送缓存内的数据是否一致；
(5)改变参数，重复上述(2)～(4)步骤。
根据I2C协议规定的工作模式，分以下4种情况进行测试：
(1)I2C模块作为主机发送数据。向I2C发送缓存写入数据，I2C模块发送时钟信号，GPIO检测到起始信号、地址字节以及写控制信号后，以字节为单位，开始接收数据，并发送响应信号，直到检测到停止信号，在此过程中严格对照I2C协议对接收时序进行判断，发现与协议不符时将测试标志位置位。接收结束后将I2C发送缓存内的数据与GPIO接收到的数据进行比较。然后改变I2C模块测试参数，如发送数据长度、地址模式(7bit或10bit)、工作模式(起始字节(Start byte)模式或者广播呼叫(General Call)模式)等，重复上述操作若干次。
(2)I2C模块作为主机接收数据。将I2C模块的接收缓存清空，I2C模块发送时钟信号，GPIO检测到起始信号、地址字节及读控制信号后，开始发送数据，每发送完一个数据，等待I2C模块的响应位，直到接收到I2C模块发送的不响应位或停止信号。发送结束后将GPIO发送的数据与I2C接收缓存内的数据进行比较。然后改变I2C模块测试参数，如接收数据长度、地址模式(7bit或10bit)、工作模式(Start byte或General Call)等，重复上述操作若干次。
(3)I2C模块作为从机接收数据。将I2C模块的接收缓存清空，GPIO发送时钟信号，产生起始信号和地址字节，并发送写控制信号，I2C模块做出响应后，GPIO开始发送数据，若I2C模块发送不响应位，或I2C模块接收完所有字节后，GPIO产生停止信号。将GPIO发送的数据与I2C接收缓存内的数据进行比较。然后改变I2C模块测试参数，如接收数据长度、地址模式(7bit或10bit)、工作模式(Start byte或General Call)等，重复上述操作若干次。
(4)I2C模块作为从机发送数据。向I2C发送缓存写入数据，GPIO发送时钟信号，产生起始信号和地址字节，并发送读控制信号。GPIO接收I2C模块发来的数据，并发送响应信号，直到接收完所有数据，GPIO产生停止信号。结束后将I2C发送缓存内的数据与GPIO接收到的数据进行比较。然后改变I2C模块测试参数，如发送数据长度、地址模式(7bit或10bit)、工作模式(Start byte或General Call)等，重复上述操作若干次。
采用了上述的数字基带芯片中I2C模块的自动测试电路结构及其方法，由于其中直接利用了数字基带芯片自带的GPIO(通用输入输出端口)模拟I2C接口，并根据I2C协议与数字基带芯片的I2C模块进行通讯，实现了I2C模块的主机发送、主机接收、从机发送及从机接收功能以及7/10bit地址、start byte、general call、重复起始等工作模式的自动化测试，从而无需任何外接器件即可灵活实现了与I2C模块的通讯，不但降低了硬件电路的复杂程度，而且降低了测试成本，提高了系统稳定度，同时也增强了测试程序的可移植性，提高了测试结果的可靠性，测试过程方便快捷，工作性能稳定可靠，适用范围较为广泛。
在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。

Claims (11)

1.一种数字基带芯片中I2C模块的自动测试电路结构，包括数字基带芯片中的通用输入输出GPIO端口，其特征在于，所述的数字基带芯片中的I2C模块与所述的通用输入输出GPIO端口相连接。
2.根据权利要求1所述的数字基带芯片中I2C模块的自动测试电路结构，其特征在于，所述的通用输入输出GPIO端口包括第一GPIO端口和第二GPIO端口，所述的I2C模块中的时钟端口与所述的第一GPIO端口相连接，所述的I2C模块中的数据收发端口与所述的第二GPIO端口相连接。
3.一种基于权利要求1所述的电路结构实现数字基带芯片中I2C模块的自动测试的方法，其特征在于，所述的方法包括以下步骤：
(1)对数字基带芯片中的I2C模块进行复位操作；
(2)对所述的I2C模块中的工作寄存器及所述的通用输入输出GPIO端口的工作寄存器进行初始化处理；
(3)将所述的I2C模块使能，并根据I2C协议的工作方式进行I2C模块和通用输入输出GPIO端口之间的数据发送接收测试操作；
(4)检验所述的通用输入输出GPIO端口的测试数据和所述的I2C模块的缓存数据的一致性；
(5)改变所述的I2C模块的测试参数，重复上述步骤(2)～(4)。
4.根据权利要求3所述的实现数字基带芯片中I2C模块的自动测试的方法，其特征在于，所述的I2C协议的工作方式为I2C模块作为主机发送数据，所述的I2C模块和通用输入输出GPIO端口之间的数据发送接收测试操作，包括以下步骤：
(11)所述的数字基带芯片向I2C模块的发送缓存中写入测试数据；
(12)所述的I2C模块向所述的通用输入输出GPIO端口发送时钟信号；
(13)所述的通用输入输出GPIO端口检测所述的I2C模块所发送来的起始信号、地址字节以及写控制信号，以字节为单位开始接收测试数据，并发送响应信号；
(14)在测试数据接收过程中根据I2C协议对接收时序进行判断，如果相应的接收时序与I2C协议不符，则将测试标志位设置为出错状态；
(15)所述的通用输入输出GPIO端口检测到所述的I2C模块所发送来的停止信号后结束接收。
5.根据权利要求4所述的实现数字基带芯片中I2C模块的自动测试的方法，其特征在于，所述的改变I2C模块测试参数，包括以下的一个方式或者多个方式：
(a)改变发送数据长度；
(b)改变地址模式为7bit或10bit；
(c)改变工作模式为起始字节模式或者广播呼叫模式。
6.根据权利要求3所述的实现数字基带芯片中I2C模块的自动测试的方法，其特征在于，所述的I2C协议的工作方式为I2C模块作为主机接收数据，所述的I2C模块和通用输入输出GPIO端口之间的数据发送接收测试操作，包括以下步骤：
(21)所述的数字基带芯片将I2C模块的接收缓存清空；
(22)所述的I2C模块向所述的通用输入输出GPIO端口发送时钟信号；
(23)所述的通用输入输出GPIO端口检测所述的I2C模块所发送来的起始信号、地址字节以及读控制信号，开始发送测试数据，每发送完一个字节，等待接收I2C模块的响应信号；
(24)在测试数据发送过程中根据I2C协议对发送时序进行判断，如果相应的发送时序与I2C协议不符，则将测试标志位设置为出错状态；
(25)所述的通用输入输出GPIO端口接收到所述的I2C模块所发送来的不响应位或者停止信号后结束发送。
7.根据权利要求6所述的实现数字基带芯片中I2C模块的自动测试的方法，其特征在于，所述的改变I2C模块测试参数，包括以下的一个方式或者多个方式：
(a)改变接收数据长度；
(b)改变地址模式为7bit或10bit；
(c)改变工作模式为起始字节模式或者广播呼叫模式。
8.根据权利要求3所述的实现数字基带芯片中I2C模块的自动测试的方法，其特征在于，所述的I2C协议的工作方式为I2C模块作为从机接收数据，所述的I2C模块和通用输入输出GPIO端口之间的数据发送接收测试操作，包括以下步骤：
(31)所述的数字基带芯片将I2C模块的接收缓存清空；
(32)所述的通用输入输出GPIO端口向所述的I2C模块发送时钟信号；
(33)所述的通用输入输出GPIO端口向所述的I2C模块发送起始信号、地址字节以及写控制信号，并开始发送测试数据，每发送完一个字节，等待接收I2C模块的响应信号；
(34)在测试数据发送过程中根据I2C协议对发送时序进行判断，如果相应的发送时序与I2C协议不符，则将测试标志位设置为出错状态；
(35)所述的通用输入输出GPIO端口接收到所述的I2C模块所发送来的不响应位或者所述的通用输入输出GPIO端口将所有的测试数据均发送完毕并产生停止信号后结束发送。
9.根据权利要求8所述的实现数字基带芯片中I2C模块的自动测试的方法，其特征在于，所述的改变I2C模块测试参数，包括以下的一个方式或者多个方式：
(a)改变接收数据长度；
(b)改变地址模式为7bit或10bit；
(c)改变工作模式为起始字节模式或者广播呼叫模式。
10.根据权利要求3所述的实现数字基带芯片中I2C模块的自动测试的方法，其特征在于，所述的I2C协议的工作方式为I2C模块作为从机发送数据，所述的I2C模块和通用输入输出GPIO端口之间的数据发送接收测试操作，包括以下步骤：
(41)所述的数字基带芯片向I2C模块的发送缓存中写入测试数据；
(42)所述的通用输入输出GPIO端口向所述的I2C模块发送时钟信号；
(43)所述的通用输入输出GPIO端口向所述的I2C模块发送起始信号、地址字节以及读控制信号，以字节为单位开始接收测试数据，并发送响应信号；
(44)在测试数据接收过程中根据I2C协议对接收时序进行判断，如果相应的接收时序与I2C协议不符，则将测试标志位设置为出错状态；
(45)所述的通用输入输出GPIO端口将所有的测试数据均接收完毕并产生停止信号后结束接收。
11.根据权利要求10所述的实现数字基带芯片中I2C模块的自动测试的方法，其特征在于，所述的改变I2C模块测试参数，包括以下的一个方式或者多个方式：
(a)改变发送数据长度；
(b)改变地址模式为7bit或10bit；
(c)改变工作模式为起始字节模式或者广播呼叫模式。
CN 200910052354 2009-06-02 2009-06-02 数字基带芯片中i2c模块的自动测试方法 Active CN101907683B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910052354 CN101907683B (zh) 2009-06-02 2009-06-02 数字基带芯片中i2c模块的自动测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910052354 CN101907683B (zh) 2009-06-02 2009-06-02 数字基带芯片中i2c模块的自动测试方法

Publications (2)

Publication Number Publication Date
CN101907683A true CN101907683A (zh) 2010-12-08
CN101907683B CN101907683B (zh) 2013-05-08

Family

ID=43263198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910052354 Active CN101907683B (zh) 2009-06-02 2009-06-02 数字基带芯片中i2c模块的自动测试方法

Country Status (1)

Country Link
CN (1) CN101907683B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102377593A (zh) * 2010-08-25 2012-03-14 鸿富锦精密工业（深圳）有限公司 网络管理卡测试装置及方法
CN106407554A (zh) * 2016-09-14 2017-02-15 郑州云海信息技术有限公司 一种同时支持主从机功能的lpc总线仿真验证方法和装置
CN106546902A (zh) * 2016-10-13 2017-03-29 芯海科技（深圳）股份有限公司 一种otp型mcu在未预留测试接口情况下的量产测试方法
CN107861893A (zh) * 2017-10-16 2018-03-30 广东高云半导体科技股份有限公司 I3c验证从设备、主从设备的通信验证系统及方法
CN108387838A (zh) * 2018-03-07 2018-08-10 天津芯海创科技有限公司 芯片测试方法、装置、芯片及设计芯片的方法
CN112559267A (zh) * 2020-12-11 2021-03-26 海光信息技术股份有限公司 集成电路间总线i2c从机以及i2c控制器测试方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1467637A (zh) * 2002-06-19 2004-01-14 ������������ʽ���� 内设自测功能的半导体集成电路及装有该电路的系统
US20040025097A1 (en) * 2002-07-31 2004-02-05 Broadcom Corporation Error detection in user input device using general purpose input-output
CN1854742A (zh) * 2005-04-21 2006-11-01 鸿富锦精密工业（深圳）有限公司 测试计算机面板发光二极管灯及其连接线的系统及方法
CN101038325A (zh) * 2007-02-14 2007-09-19 北京中星微电子有限公司 一种测试芯片的方法及装置
CN101051474A (zh) * 2006-04-04 2007-10-10 广明光电股份有限公司 光盘机测试系统
US7418642B2 (en) * 2001-07-30 2008-08-26 Marvell International Technology Ltd. Built-in-self-test using embedded memory and processor in an application specific integrated circuit
CN101808343A (zh) * 2009-02-13 2010-08-18 上海摩波彼克半导体有限公司 Arm数字基带芯片中sim/usim卡控制器自动化测试电路结构及方法
CN101907682A (zh) * 2009-06-02 2010-12-08 上海摩波彼克半导体有限公司 数字基带芯片Gptimer模块自动测试电路结构、测试平台及方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7418642B2 (en) * 2001-07-30 2008-08-26 Marvell International Technology Ltd. Built-in-self-test using embedded memory and processor in an application specific integrated circuit
CN1467637A (zh) * 2002-06-19 2004-01-14 ������������ʽ���� 内设自测功能的半导体集成电路及装有该电路的系统
US20040025097A1 (en) * 2002-07-31 2004-02-05 Broadcom Corporation Error detection in user input device using general purpose input-output
CN1854742A (zh) * 2005-04-21 2006-11-01 鸿富锦精密工业（深圳）有限公司 测试计算机面板发光二极管灯及其连接线的系统及方法
CN101051474A (zh) * 2006-04-04 2007-10-10 广明光电股份有限公司 光盘机测试系统
CN101038325A (zh) * 2007-02-14 2007-09-19 北京中星微电子有限公司 一种测试芯片的方法及装置
CN101808343A (zh) * 2009-02-13 2010-08-18 上海摩波彼克半导体有限公司 Arm数字基带芯片中sim/usim卡控制器自动化测试电路结构及方法
CN101907682A (zh) * 2009-06-02 2010-12-08 上海摩波彼克半导体有限公司 数字基带芯片Gptimer模块自动测试电路结构、测试平台及方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102377593A (zh) * 2010-08-25 2012-03-14 鸿富锦精密工业（深圳）有限公司 网络管理卡测试装置及方法
CN106407554A (zh) * 2016-09-14 2017-02-15 郑州云海信息技术有限公司 一种同时支持主从机功能的lpc总线仿真验证方法和装置
CN106407554B (zh) * 2016-09-14 2019-09-24 郑州云海信息技术有限公司 一种同时支持主从机功能的lpc总线仿真验证方法和装置
CN106546902A (zh) * 2016-10-13 2017-03-29 芯海科技（深圳）股份有限公司 一种otp型mcu在未预留测试接口情况下的量产测试方法
CN106546902B (zh) * 2016-10-13 2019-09-10 芯海科技（深圳）股份有限公司 一种otp型mcu在未预留测试接口情况下的量产测试方法
CN107861893A (zh) * 2017-10-16 2018-03-30 广东高云半导体科技股份有限公司 I3c验证从设备、主从设备的通信验证系统及方法
CN108387838A (zh) * 2018-03-07 2018-08-10 天津芯海创科技有限公司 芯片测试方法、装置、芯片及设计芯片的方法
CN112559267A (zh) * 2020-12-11 2021-03-26 海光信息技术股份有限公司 集成电路间总线i2c从机以及i2c控制器测试方法
CN112559267B (zh) * 2020-12-11 2022-08-23 海光信息技术股份有限公司 集成电路间总线i2c从机以及i2c控制器测试方法

Also Published As

Publication number Publication date
CN101907683B (zh) 2013-05-08

Similar Documents

Publication Publication Date Title
CN101907683B (zh) 数字基带芯片中i2c模块的自动测试方法
US7231560B2 (en) Apparatus and method for testing motherboard having PCI express devices
CN103714029B (zh) 新型二线同步通信协议及应用
US10521392B2 (en) Slave master-write/read datagram payload extension
US20130097460A1 (en) Method of testing universal flash storage (ufs) interface and memory device implementing method of testing ufs interface
CN107066746B (zh) 基于i2c接口通过cpld来实现pca9555功能的方法
CN112416841A (zh) 基于i2c总线的多机通信的实现方法及多机通信系统
US9514066B1 (en) Reconfigurable interface and method of configuring a reconfigurable interface
CN105700732A (zh) 用于传输触摸传感器信息的装置、系统和方法
CN103312636A (zh) 信息处理装置、串行通信系统和装置以及通信初始化方法
CN103677671A (zh) 一种电口模块的数据读写方法和系统
US8135872B2 (en) USB controller and a testing method of the USB controller
CN1963778A (zh) 主板串口测试系统及方法
CN213069787U (zh) 记忆卡的读写控制系统
CN116450552B (zh) 基于i2c总线异步批量读写寄存器的方法及系统
CN105786736A (zh) 一种多芯片级联的方法、芯片和装置
CN102567272B (zh) 一种提高spi接口电路工作频率的方法
US20050097403A1 (en) USB interface and testing method thereof
CN107908587A (zh) 基于usb3.0的实时数据采集传输装置
CN104333401A (zh) 蓝牙数据发送方法、接收方法、装置及系统
CN114297134A (zh) 一种芯片架构及信号完整性测试方法
CN113849436A (zh) 一种兼容多种串行协议的can数据转换芯片和方法
US20060206763A1 (en) Debugging system, semiconductor integrated circuit device, microcomputer, and electronic apparatus
CN103092800B (zh) 一种数据转换实验平台
CN116954192A (zh) 总线控制器的功能测试方法、系统、装置及可读存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170628

Address after: 201203 Shanghai Zhangjiang High Tech Park of Pudong New Area Chunxiao Road No. 439 Building No. 2

Patentee after: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd.

Address before: 201204, building 1, building 180, Zhang Heng Road, Pudong New Area, Shanghai, 4F

Patentee before: Shanghai Mobilepeak Semiconductor Co.,Ltd.

TR01 Transfer of patent right
CP02 Change in the address of a patent holder

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech park, Spreadtrum Center Building 1, Lane 2288

Patentee after: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd.

Address before: 201203 Shanghai Zhangjiang High Tech Park of Pudong New Area Chunxiao Road No. 439 Building No. 2

Patentee before: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd.

CP02 Change in the address of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20180410

Address after: The 300456 Tianjin FTA test area (Dongjiang Bonded Port) No. 6865 North Road, 1-1-1802-7 financial and trade center of Asia

Patentee after: Xinji Lease (Tianjin) Co.,Ltd.

Address before: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech park, Spreadtrum Center Building 1, Lane 2288

Patentee before: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd.

TR01 Transfer of patent right
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20101208

Assignee: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd.

Assignor: Xinji Lease (Tianjin) Co.,Ltd.

Contract record no.: 2018990000196

Denomination of invention: Automatic circuit testing structure of I2C module in digital baseband chip and method thereof

Granted publication date: 20130508

License type: Exclusive License

Record date: 20180801

EE01 Entry into force of recordation of patent licensing contract
TR01 Transfer of patent right

Effective date of registration: 20221025

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech park, Spreadtrum Center Building 1, Lane 2288

Patentee after: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd.

Address before: 300456 1-1-1802-7, north area of financial and Trade Center, No. 6865, Asia Road, Tianjin pilot free trade zone (Dongjiang Bonded Port Area)

Patentee before: Xinji Lease (Tianjin) Co.,Ltd.

TR01 Transfer of patent right