CN112557886A - 协议转换桥接电路、知识产权核以及系统级芯片 - Google Patents

协议转换桥接电路、知识产权核以及系统级芯片 Download PDF

Info

Publication number
CN112557886A
CN112557886A CN202110072496.3A CN202110072496A CN112557886A CN 112557886 A CN112557886 A CN 112557886A CN 202110072496 A CN202110072496 A CN 202110072496A CN 112557886 A CN112557886 A CN 112557886A
Authority
CN
China
Prior art keywords
signal
test
standard
jtag
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110072496.3A
Other languages
English (en)
Other versions
CN112557886B (zh
Inventor
马海英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Suiyuan Intelligent Technology Co ltd
Original Assignee
Beijing Suiyuan Intelligent Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Suiyuan Intelligent Technology Co ltd filed Critical Beijing Suiyuan Intelligent Technology Co ltd
Priority to CN202110072496.3A priority Critical patent/CN112557886B/zh
Publication of CN112557886A publication Critical patent/CN112557886A/zh
Application granted granted Critical
Publication of CN112557886B publication Critical patent/CN112557886B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Communication Control (AREA)

Abstract

本发明公开了一种协议转换桥接电路、知识产权核以及系统级芯片。协议转换桥接电路包括相连的测试信号转换电路和协议转换驱动电路；测试信号转换电路，用于接收符合NOC标准协议的标准测试信号，并从标准测试信号中解析出至少一项测试信息；将测试信息转换为测试对象所适配的目标测试信号；协议转换驱动电路，用于将目标测试信号转换为符合JTAG标准协议的JTAG管脚输入信号。本发明实施例的技术方案使得SoC上的任一IP都可以通过NOC网络发出测试指令，控制整体JTAG网络的测试逻辑，实现了在不使用的JTAG管脚的前提下，通过NOC网络发出的测试指令对整个JTAG测试网络进行控制的技术效果。

Description

协议转换桥接电路、知识产权核以及系统级芯片
技术领域
本发明实施例涉及计算机硬件技术，具体涉及芯片技术，尤其涉及一种协议转换桥接电路、知识产权核以及系统级芯片。
背景技术
随着高性能，大规模芯片的功能日益趋向复杂，对于芯片系统级测试以及可靠性测试的要求也变得越来越高。
传统的芯片内部的JTAG（Joint Test Action Group，联合测试工作组）网络和测试逻辑如图1a所示，在图1a中，芯片通过JTAG管脚接收JTAG管脚输入信号，由测试访问口（Test Access Port，TAP）控制器将该JTAG管脚输入信号转换为对应的JTAG测试信号后，经由JTAG网络发送至芯片中的一个或者多个IP核进行结构性测试。示例性的，对IP核内的制作测试控制逻辑进行测试。测试这部分逻辑的主要目的是在测试机台上发现芯片在生产加工中出现的各种结构性问题。
但是，在很多应用场景中，为了节省板级测试环境开发成本，芯片中可能是没有提供JTAG网络相关的外部管脚的，或者在产品成品板上是没有任何测试相关的管脚连接的。在这种情况下，还希望利用JTAG网络进行芯片调试就变得非常困难了。
发明内容
本发明实施例提供了一种协议转换桥接电路、知识产权核以及系统级芯片，以实现在不使用的JTAG管脚的前提下，通过NOC（Network On Chip，片上网络）网络发出的测试指令对整个JTAG测试网络进行控制，执行相应的JTAG测试功能。
第一方面，本发明实施例提供了一种协议转换桥接电路，包括：相连的测试信号转换电路以及协议转换驱动电路；
测试信号转换电路，用于接收符合NOC标准协议的标准测试信号，并从标准测试信号中解析出至少一项测试信息；将所述测试信息转换为测试对象所适配的目标测试信号，所述目标测试信号为符合NOC时钟域的并行信号；
协议转换驱动电路，用于将目标测试信号转换为符合JTAG标准协议的JTAG管脚输入信号，以对所述测试对象进行JTAG测试，所述JTAG管脚输入信号为符合JTAG时钟域的串行信号。
第二方面，本发明实施例还提供了一种IP核，包括：如本发明任一实施例所述的协议转换桥接电路。
进一步的，所述IP核为中央测试控制IP核。
第三方面，本发明实施例还提供了一种SoC（System-on-a-Chip，系统级芯片），包括：TAP（Test Access Port，测试访问口）控制器、NOC路由器、至少一个标准IP核和如本发明任一实施例所述的中央测试控制IP核；
各标准IP核和中央测试控制IP核通过TAP控制器，形成片上的联合测试工作组JTAG网络，各标准IP核和中央测试控制IP核通过NOC路由器，形成片上的NOC网络；
所述中央测试控制IP核，用于从NOC路由器接收符合NOC标准协议的标准测试信号，并从标准测试信号中解析出至少一项测试信息；将所述测试信息转换为目标测试信号；将目标测试信号转换为符合JTAG标准协议的JTAG管脚输入信号，并将所述JTAG管脚输入信号传输至所述TAP控制器；
其中，所述目标测试信号为符合NOC时钟域的并行信号，所述JTAG管脚输入信号为符合JTAG时钟域的串行信号；
所述TAP控制器，用于将接收的所述JTAG管脚输入信号转换为JTAG测试信号后，通过所述JTAG网络将所述JTAG测试信号发送至所述标准测试信号指向的标准IP核；
所述标准IP核，用于在接收到JTAG测试信号时，执行匹配的JTAG测试。
本发明实施例的技术方案构建了一个新型的协议转换桥接电路，包括相连的测试信号转换电路以及协议转换驱动电路；测试信号转换电路，用于接收符合NOC标准协议的标准测试信号，并从标准测试信号中解析出至少一项测试信息；将所述测试信息转换为测试对象所适配的目标测试信号，所述目标测试信号为符合NOC时钟域的并行信号；协议转换驱动电路，用于将目标测试信号转换为符合JTAG标准协议的JTAG管脚输入信号，以对所述测试对象进行JTAG测试。本发明实施例的技术方案使得SoC上的任一IP都可以通过NOC网络发出测试指令，控制整体JTAG网络的测试逻辑，实现了在不使用的JTAG管脚的前提下，通过NOC网络发出的测试指令对整个JTAG测试网络进行控制的技术效果。
附图说明
图1a为现有技术中的一种芯片内部JTAG网络的结构图；
图1b是本发明实施例一中的一种协议转换桥接电路的结构图；
图2a是本发明实施例二中的另一种协议转换桥接电路的结构图；
图2b是本发明实施例二所适用的一种脉冲模式接收读取电路所接收的标准读信号的时序图；
图2c是本发明实施例二所适用的另一种脉冲模式接收读取电路所接收的标准读信号的时序图；
图2d是本发明实施例二所适用的一种脉冲模式接收写入电路的标准写信号的时序图；
图2e是本发明实施例二所适用的另一种脉冲模式接收写入电路的标准写信号的时序图；
图2f是本发明实施例二所适用的一种握手模式接收读取电路的标准读信号的时序图；
图2g是本发明实施例二适用的一种握手模式接收写入电路的标准写信号的时序图；
图3是本发明实施例三中的又一种协议转换桥接电路的结构图；
图4是本发明实施例四中的一种IP核的结构示意图；
图5a是本发明实施例五中的一种SoC的结构示意图；
图5b是本发明实施例五中的另一种SoC的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
为了便于理解本发明的各实施例，首先将本案的主要发明构思进行简述：
随着片上系统的日益复杂，片上搭载的功能模块、存储模块也越来越多，片上总线系统被越来越频繁的应用起来。NOC作为片上高速、高性能网络模块被业界广泛认可和使用。NOC是一种针对多核SoC设计的新型片上通信架构，提供了一种新的片上通信结构解决方案。通过在SoC中使用NOC Router（路由器），可以构建片上的NOC网络。进而，片上搭载的各种IP核可以使用该NOC网络进行高效的片上通信。
相应的，NOC做为一个基于AXI（Advanced eXtensible Interface，先进可扩展接口）标准协议（典型的，AXI4）的片上互联解决方案被很多大公司应用。用于芯片内各个IP核之间相互进行各种存储器的读写传输。也即，可以通过NOC网络实现对IP核内各种功能逻辑进行测试。
发明人通过对NOC网络以及传统JTAG网络进行广泛研究后，在JTAG协议和NOC协议的基础上，开发出了一种新型的，将符合NOC AXI4协议的并行数据码流转换为符合JTAGTAP 1149.1协议的串行数据流的协议转换桥接电路。
通过上述设置，配置于芯片中任一IP核中的存储器或者控制器，都可以发出测试指令，并将该测试指令通过NOC网络传输到片上JTAG网络中的TAP 控制器，进而控制整体JTAG网络的测试逻辑，实现对一个或者多个核中的一个或者多个测试对象进行JTAG测试。打通了NOC网络和JTAG网络之间的天然屏障，实现了在芯片中未配置JTAG 管脚的情况下，通过芯片中的IP核驱动片内JTAG控制器，进行在线的芯片测试。
实施例一
图1b为本发明实施例一提供的一种协议转换桥接电路的结构图，本实施例可适用于将符合NOC标准协议的标准测试信号转换为符合JTAG标准协议的JTAG管脚输入信号的情况。如图1b所示，所述协议转换桥接电路包括：相连的测试信号转换电路110以及协议转换驱动电路120。
测试信号转换电路110，用于接收符合NOC标准协议的标准测试信号，并从标准测试信号中解析出至少一项测试信息；将所述测试信息转换为测试对象所适配的目标测试信号，所述目标测试信号为符合NOC时钟域的并行信号。
在本实施例中，所述标准测试信号具体可以是指从NOC网络中读取的，用于对JTAG网络中的一个或者多个IP核进行JTAG测试的信号。
其中，所述测试对象可以为IP核中的一个或者多个存储器或者控制器等。所述存储器可以包括：寄存器，静态只读存储器（ROM，Read Only Memory）和静态随机存储器（SRAM，Static Random-Access Memory）等可以执行数据存取操作的存储设备，本实施例对此并不进行限制。
其中，标准测试信号中包括的测试信息可以为测试类型（例如，写测试或者读测试），与读测试匹配的读地址以及与写测试对应的写地址和写数据等。
在本实施的一个可选的实施方式中，所述测试信号转换电路可以包括：相连的测试信息提取模块1101和协议转换模块1102。
测试信息提取模块1101，用于接收符合NOC标准协议的标准测试信号；从标准测试信号中解析出至少一项测试信息，所述标准测试信号指向所述测试对象。
协议转换模块1102，用于将接收的所述测试信息转换为所述测试对象所适配的目标测试信号，并以并行传输的方式输出所述目标测试信号。
在本实施例的一个可选的实施方式中，可以预先首先通过设置在芯片上的NOCRouter构建片上的NOC网络，并相应可以将测试信号转换电路与NOC Router（路由器）相连，以使得协议转换桥接电路接收经由NOC网络发送的，符合NOC标准协议的标准测试信号。在测试信号转换电路接收到标准测试信号后，通过测试信息提取模块1101和协议转换模块1102的共同配合，将标准测试信号转换为对JPAG网络中的单个存储器（也即，测试对象）的一系列简单访问。
同时，该JPAG网络中的测试对象需要支持许多不同的模式来响应这些访问。相应的，下游存储器不需要获知NOC突发，也看不到一个NOC突发和一系列单传输的NOC传输之间的任何区别。测试信号转换电路负责将突发序列转化为一系列简单的单独寄存器访问，每次访问都有适当的地址增量。
其中，所述标准测试信号可以为该测试对象所在IP核内设置的控制器（或者控制电路）经由该NOC网络向测试信号转换电路发送的，也可以为芯片内设置的，区别于所述测试对象所在IP核的其他IP核内设置的控制器（或者控制电路）经由该NOC网络向测试信号转换电路发送的，本实施例对此并不进行限制。其中，标准测试信号可以是指支持AXI总线协议的测试信号。
协议转换驱动电路120，用于将目标测试信号转换为符合JTAG标准协议的JTAG管脚输入信号，以对所述测试对象进行JTAG测试，所述JTAG管脚输入信号为符合JTAG时钟域的串行信号。
在本实施中，协议转换驱动电路120主要对目标测试信号进行两方面处理，一个是将目标测试信号的时钟域由NOC时钟域转换为JTAG时钟域，另一个是将目标测试信号由并行信号转换为串行信号，以最终模拟出从JTAG管脚输入信号处得到的JTAG管脚输入信号，进而在不配置JTAG管脚输入信号的情况下，也能相应的驱动TAP控制器，实现对各IP核的JPAG测试。
本发明实施例的技术方案构建了一个新型的协议转换桥接电路，包括相连的测试信号转换电路以及协议转换驱动电路；测试信号转换电路，用于接收符合NOC标准协议的标准测试信号，并从标准测试信号中解析出至少一项测试信息；将所述测试信息转换为测试对象所适配的目标测试信号，所述目标测试信号为符合NOC时钟域的并行信号；协议转换驱动电路，用于将目标测试信号转换为符合JTAG标准协议的JTAG管脚输入信号，以对所述测试对象进行JTAG测试。本发明实施例的技术方案使得SoC上的任一IP都可以通过NOC网络发出测试指令，控制整体JTAG网络的测试逻辑，实现在不使用的JTAG管脚的前提下，通过NOC网络发出的测试指令对整个JTAG测试网络进行控制，执行相应的JTAG测试功能的技术效果。
在上述各实施例的基础上，测试信息提取模块1101可以进一步包括：读通道模块，和/或写通道模块；
读通道模块，用于接收符合NOC标准协议的标准读信号，并从标准读信号中解析出至少一项读测试信息；
写通道模块，用于接收符合NOC标准协议的标准写信号，并从标准写信号中解析出至少一项写测试信息。
可选的，所述读通道模块，和/或写通道模块可以具体为状态机，典型的，可选可以为FSM（Finite-State Machine，有限状态机）。
以写通道模块为例，该写通道状态机主要的工作是，接收NOC Router发送的单笔或者多笔的标准写信号，并基于不同的标准写信号的不同数据模式，对该标准写信号进行采样处理（也即，解析操作），将该标准写信号转换为本地的存储器可以识别的一项或者多项写测试信息。典型的，该写测试信息可以为写地址以及写数据。
需要说明的是，测试信息提取模块1101在接收到标准测试信号后，可以根据该标准测试信号中包括的读使能信号或者写使能信号，确定将该标准测试信号提供给读通道模块进行读测试信息的解析，或者，提供给写通道模块进行写测试信息的解析。也即，一般来说，同一时间，仅有读通道模块或者写通道模块中的一路进行工作。
需要说明的是，测试信息提取模块1101可以仅包括读通道模块，也可以仅包括写通道模块，也即，读通道模块和写通道模块可以单独实例化，以提供只读或只写访问，或者，还可以将读通道模块和写通道模块分别连接到多端口内存的不同端口等，本实施例对此并不进行限制。
在上述各实施例的基础上，测试信息提取模块1101还可以包括：分别与读通道模块和写通道模块相连的第一仲裁模块；
所述第一仲裁模块，用于在同时接收到标准读信号和标准写信号时，在标准读信号和标准写信号中选择一个信号，并将所选择的信号发送对应的通道模块中进行解析处理。
如前所述，同一时间，测试信息提取模块1101中的读通道模块和写通道模块仅有一路可以工作，因此，可以在读通道模块和写通道模块之前设置一个仲裁模块，该仲裁模块可以在同时接收到标准读信号和标准写信号时，按照一定的仲裁标准，选取其中的标准读信号发送至读通道模块中进行解析处理，或者，选择其中的标准写信号发送至写通道模块中进行解析处理。
实施例二
图2a为本发明实施例二提供的一种协议转换桥接电路的结构图，如图2a所示，所述读通道模块包括：脉冲模式接收读取电路210，和/或握手模式接收读取电路220；写通道模块包括：脉冲模式接收写入电路230，和/或握手模式接收写入电路240；所述协议转换模块为第一类配置寄存器250。
所述脉冲模式接收读取电路210，用于接收脉冲模式的标准读信号，并从脉冲模式的标准读信号中解析出至少一项读测试信息；
所述握手模式接收读取电路220，用于接收握手模式的标准读信号，并从握手模式的标准读信号中解析出至少一项读测试信息；
所述脉冲模式接收写入电路230，用于接收握手模式的标准写信号，并从握手模式的标准写信号中解析出至少一项写测试信息；
所述握手模式接收写入电路240，用于接收握手模式的标准写信号，并从握手模式的标准写信号中解析出至少一项写测试信息。
所述第一类配置寄存器250，具体用于：在接收到测试信息后，根据预先设置的测试信号配置参数和所述测试信息，形成并输出目标测试信号；所述测试信号配置参数与所述测试对象相适配。
在本实施例中，将NOC标准协议的标准测试信号具体化为符合AXI4总线协议的AXI信号。相应的，由于该AXI4总线协议一般支持两种通信机制的AXI信号，一种是脉冲模式，另一种是握手模式。其中，脉冲模式对时序要求比较严，而握手模式则对时序要求相对宽松。相应的，为了能够对上述两种通信机制的标准测试信号均能进行相应的格式转换，在本实施例中分别设置适配上述两种通信机制的读写通道模块。
也即，为了更加广泛的适应于NOC网络，我们设计的测试信号转换电路支持NOC工作在脉冲模式或握手模式两种通信模式的情况下接收数据到协议转换模块中。下面就具体接收这两种模式的接收电路：
（一）脉冲模式接收电路：
在脉冲模式下，测试信号转换电路支持单周期内存访问，以及基于简单的请求/确认脉冲协议的多周期内存访问的等待状态。在此模式中，信号REG_READ_REQ_ACK被忽略，信号REG_READ_DATA_ACK被设置为零。读写通道的行为由信号REG_*_SINGLE_CYCLE控制。在传输进行时，不能更改这些信号。
其中，在图2b中示出了当脉冲模式读取REG_READ_SINGLE_CYCLE == 1时，脉冲模式接收读取电路所接收的标准读信号的时序图。
在此模式中，REG_READ_DATA_VALID信号将被忽略，因为预期寄存器块将在REG_READ_REQ有效的相同周期中提供读取数据。假设寄存器块在REG_READ_REQ之后的循环中准备进行新的访问。
其中，在图2c中示出了脉冲模式读取REG_READ_SINGLE_CYCLE == 0时，脉冲模式接收读取电路所接收的标准读信号的时序图。
在这种模式下，寄存器块可以等待任意次数的循环，然后返回读取的数据，并将REG_READ_DATA_VALID置有效。REG_READ_DATA_VALID信号可以组合依赖于REG_READ_REQ，并且可以在引发REG_READ_REQ的同一个周期中置有效。在REG_READ_DATA_VALID置有效之前，读取的地址在REG_READ_ADDR上保持稳定。假设寄存器块在REG_READ_DATA_VALID之后的循环中准备好进行新的访问。
其中，在图2d中示出了当脉冲模式写REG_WRITE_SINGLE_CYCLE == 1时，脉冲模式接收写入电路的标准写信号的时序图。
在这种模式下，REG_WRITE_ACK信号将被忽略，因为寄存器块将在REG_WRITE_REQ置有效的相同周期内完成写请求。假设寄存器块在REG_WRITE_REQ之后的循环中准备好进行新的访问。
其中，在图2e中示出了当脉冲模式写REG_WRITE_SINGLE_CYCLE == 0时，脉冲模式接收写入电路的标准写信号的时序图。
在这种模式下，在REG_WRITE_ACK置有效之前，写地址和数据在REG_WRITE_ADDR和REG_WRITE_DATA上保持稳定。REG_WRITE_ACK信号可以组合依赖于REG_WRITE_REQ，并且可以在REG_WRITE_REQ置有效的同一个周期中置有效。假设寄存器块在REG_WRITE_ACK之后的循环中准备好进行新的访问。
其中，在脉冲模式下，读/写Byte-Enable信号的工作模式如下：
REG_READ_EN_STRB信号用作窄NOC传输的每字节读取启用。这样，NOC从程序将相应的REG_READ_EN_STRB位低的字节表示为“不关心”。记忆可能会利用这些信息来优化访问。类似地，对于写访问，信号REG_WRITE_STRB用作字节启用。相应的REG_WRITE_STRB位低的字节必须保持不变。REG_READ_EN_STRB和REG_WRITE_STRB信号在REG_ADDR(和REG_WRITE_DATA)应该是稳定的周期中是稳定的。
（二）握手模式接收电路：
在握手模式下，从接收端模块支持发出管道读取请求。
发出读请求(REG_READ_REQ/REG_READ_REQ_ACK)和接收读数据(REG_READ_DATA_VALID/REG_READ_DATA_ACK)是分开的。握手的操作类似于NOC有效/就绪握手模型。任何一方都可以通过拒绝ack信号对另一方施加反向压力，即寄存器存储器可以延迟接收读请求，而从器件可以延迟接收读数据。与NOC有效/准备握手不同，完成握手的目的地信号可能对来自源的相应信号有组合依赖性。写请求同样使用握手REG_WRITE_REQ/REG_WRITE ACK进行操作。握手表示写请求的完成。在握手模式中忽略REG_*_SINGLE_CYCLE信号。对于在发出读/写请求的相同周期内访问返回数据/执行写操作的内存，可以经常将ack信号设置为1。
其中，在图2f中示出了本发明实施例二所适用的一种握手模式接收读取电路的标准读信号的时序图。在图2g中示出了本发明实施例二适用的一种握手模式接收写入电路的标准写信号的时序图。
其中，读/写Byte-Enable信号在握手模式下，这些信号的工作方式与脉冲模式相同。
如前所述，在通过测试信息提取模块中与不同通信模式匹配的读通道模块或者写通道模块中解析出指向测试对象的至少一项测试信息（例如，写数据以及写地址等控制信息）后，将上述各项测试信息发送至第一类配置寄存器，并通过该第一类配置寄存器根据预先设置的测试信号配置参数和所述测试信息，形成并输出针对该测试对象的目标测试信号。
可选的，可以在该第一类配置寄存器中，建立与不同存储器分别对应的配置信息映射关系。其中，所述测试信号配置参数中可以包括：有效位或者控制比特等信息。相应的，在接收到该至少一项测试信息后，可以将上述测试信息与该测试信号配置信息进行组合，得到并输出相应的目标测试信号。以基于JTAG网络实现对测试的读写测试。
本发明实施例的技术方案构建了一个新型的协议转换桥接电路，包括相连的测试信号转换电路以及协议转换驱动电路；测试信号转换电路，用于接收符合NOC标准协议的标准测试信号，并从标准测试信号中解析出至少一项测试信息；将所述测试信息转换为测试对象所适配的目标测试信号，所述目标测试信号为符合NOC时钟域的并行信号；协议转换驱动电路，用于将目标测试信号转换为符合JTAG标准协议的JTAG管脚输入信号，以对所述测试对象进行JTAG测试。本发明实施例的技术方案使得SoC上的任一IP都可以通过NOC网络发出测试指令，控制整体JTAG网络的测试逻辑，实现在不使用的JTAG管脚的前提下，通过NOC网络发出的测试指令对整个JTAG测试网络进行控制，执行相应的JTAG测试功能的技术效果。
实施例三
图3是本发明实施例三中的一种协议转换桥接电路的结构图，如图3所示，所述协议转换驱动电路，具体包括：依次相连的收发转换模块310以及格式转换模块320。
在本实施例中，协议转换驱动电路在接收到测试信号转换电路发送的，符合NOC时钟域的、并行的目标测试信号后，通过收发转换模块310和格式转换模块320，最终将该目标测试信号，转换为符合JTAG时钟域，且为串行的JTAG管脚输入信号。其中：
收发转换模块310，用于接收所述目标测试信号；将所述目标测试信号转换为与各JTAG管脚对应的管脚描述信号，所述管脚描述信号为符合NOC时钟域的并行信号。
具体的，所述管脚描述信号与该目标测试信号均符合NOC时钟域，且均为并行信号，区别在于，该管脚描述信号中包括了JTAG管脚配置参数，且该管脚描述信号是与各JTAG管脚相对应的，也即，与TDI、TCK、TMS以及TDO等JTAG管脚相对应。
格式转换模块320，用于将所述管脚描述信号转换为符合JTAG时钟域，且为串行的所述JTAG管脚输入信号。
具体的，通过格式转换模块320的处理，最终将管脚描述信号的时钟域由NOC时钟域转换为JTAG时钟域，并同时将管脚描述信号有并行信号转换为串行信号。
在上述各实施例的基础上，收发转换模块310可以具体包括：第二类配置寄存器；
第二类配置寄存器，具体可以用于：在接收到所述目标测试信号后，根据预先设置的JTAG管脚配置参数和所述目标测试信号，形成并输出所述管脚描述信号。
可选的，该第二类配置寄存器中包括多个寄存器，上述寄存器在接收到目标测试信号后，根据预先设置的JTAG管脚配置参数，输出匹配的管脚描述信号。其中，在表1中示出了第二类配置寄存器中各寄存器的功能说明。
表1
寄存器名称 寄存器说明
JTAG - NOC_Ctl 32位宽写寄存器，用于控制接口与TAP逻辑。可以通过读入寄存器来观察程序的最后一个值。
JTAG - NOC_Com 32位宽写寄存器
JTAG - NOC_Status 32位宽只读寄存器，读取JTAG-NOC_SLAVE的状态。
JTAG - NOC_Tdi 32位宽写寄存器，生成TDI的数据流。可以通过读入寄存器来观察程序的最后一个值。
JTAG - NOC_Tms 32位宽的写寄存器，为TMS生成数据流。可以通过读入寄存器来观察程序的最后一个值。写入JTAG-NOC_TMS可能会触发传输，并将JTAG-NOC_TDI和JTAG-NOC_TMS的内容作为串行流驱动到TAP中。
JTAG - NOC_Tdo 32位宽只读，用于存储TDO返回值。
JTAG - NOC_Tdo_mask 32位宽的写寄存器来屏蔽JTAG-NOC_TDO。1'b1掩码对应于1'b0的位。
在上述各实施例的基础上，所述格式转换模块可以具体包括：相连的并串转换电路以及时钟域转换电路；
所述并串转换电路，用于对所述管脚描述信号进行并串转换，转换为符合NOC时钟域的串行中间信号；
所述时钟域转换电路，用于对接收的所述串行中间信号进行时钟域转换，转换为符合JTAG时钟域的所述JTAG管脚输入信号。
本发明实施例的技术方案构建了一个新型的协议转换桥接电路，包括相连的测试信号转换电路以及协议转换驱动电路；测试信号转换电路，用于接收符合NOC标准协议的标准测试信号，并从标准测试信号中解析出至少一项测试信息；将所述测试信息转换为测试对象所适配的目标测试信号，所述目标测试信号为符合NOC时钟域的并行信号；协议转换驱动电路，用于将目标测试信号转换为符合JTAG标准协议的JTAG管脚输入信号，以对所述测试对象进行JTAG测试。本发明实施例的技术方案使得SoC上的任一IP都可以通过NOC网络发出测试指令，控制整体JTAG网络的测试逻辑，实现在不使用的JTAG管脚的前提下，通过NOC网络发出的测试指令对整个JTAG测试网络进行控制，执行相应的JTAG测试功能的技术效果。
实施例四
图4是本发明实施例四中的一种IP核的结构示意图。如图4所示，该IP核中包括如本发明任一实施例所述的协议转换桥接电路。
该协议转换桥接电路，包括：相连的测试信号转换电路以及协议转换驱动电路；
测试信号转换电路，用于接收符合片上网络NOC标准协议的标准测试信号，并从标准测试信号中解析出至少一项测试信息；将所述测试信息转换为测试对象所适配的目标测试信号，所述目标测试信号为符合NOC时钟域的并行信号；
协议转换驱动电路，用于将目标测试信号转换为符合联合测试工作组JTAG标准协议的JTAG管脚输入信号，以对所述测试对象进行JTAG测试，所述JTAG管脚输入信号为符合JTAG时钟域的串行信号。
在上述各实施例的基础上，所述IP核可以为中央测试控制IP核。
在本实施例中，通过在芯片中配置一个或多个上述的IP核后，该IP可以通过NOC网络发出测试指令，控制整体JTAG网络的测试逻辑，实现了在不使用的JTAG管脚的前提下，通过NOC网络发出的测试指令对整个JTAG测试网络进行控制，执行相应的JTAG测试功能的技术效果。
实施例五
图5a示出了本发明实施例五中的一种SoC的结构示意图。如图5a所示，所述SoC包括：TAP控制器510、NOC路由器520、至少一个标准IP核530和如本发明任一实施例所述的中央测试控制IP核540；
各标准IP核530和中央测试控制IP540核通过TAP控制器510，形成片上的JTAG网络，各标准IP核530和中央测试控制IP核540通过NOC路由器520，形成片上的NOC网络；
中央测试控制IP核540，用于从NOC路由器520接收符合NOC标准协议的标准测试信号，并从标准测试信号中解析出至少一项测试信息；将所述测试信息转换为目标测试信号；将目标测试信号转换为符合JTAG标准协议的JTAG管脚输入信号，并将所述JTAG管脚输入信号传输至所述TAP控制器；
其中，所述目标测试信号为符合NOC时钟域的并行信号，所述JTAG管脚输入信号为符合JTAG时钟域的串行信号；
TAP控制器510，用于将接收的所述JTAG管脚输入信号转换为JTAG测试信号后，通过所述JTAG网络将所述JTAG测试信号发送至所述标准测试信号指向的标准IP核530；
所述标准IP核530，用于在接收到JTAG测试信号时，执行匹配的JTAG测试。
在图5b中示出了本发明实施例五中的另一种SoC的结构示意图。如图5b所示，所述芯片还包括：多个JTAG管脚550；所述中央测试控制IP核还包括：第二仲裁模块560。
其中，所述第二仲裁模块560的输入端分别与所述协议转换桥接电路以及各所述JTAG管脚550相连，所述第二仲裁模块560的输出端与所述TAP控制器相连；
所述第二仲裁模块560，用于在同时接收到各JTAG管脚550和协议转换桥接电路发送的信号时，从接收的两个信号中选择一个信号，并将选择的信号发送至所述TAP控制器。
在本实施例中，通过在SoC中配置中央测试控制IP核后，该中央测试控制IP核可以通过NOC网络发出测试指令，控制整体JTAG网络的测试逻辑，实现了在不使用的JTAG管脚的前提下，通过NOC网络发出的测试指令对整个JTAG测试网络进行控制，执行相应的JTAG测试功能的技术效果。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (12)

1.一种协议转换桥接电路，其特征在于，包括：相连的测试信号转换电路以及协议转换驱动电路；
测试信号转换电路，用于接收符合片上网络NOC标准协议的标准测试信号，并从标准测试信号中解析出至少一项测试信息；将所述测试信息转换为测试对象所适配的目标测试信号，所述目标测试信号为符合NOC时钟域的并行信号；
协议转换驱动电路，用于将目标测试信号转换为符合联合测试工作组JTAG标准协议的JTAG管脚输入信号，以对所述测试对象进行JTAG测试，所述JTAG管脚输入信号为符合JTAG时钟域的串行信号。
2.根据权利要求1所述的协议转换桥接电路，其特征在于，所述测试信号转换电路包括：相连的测试信息提取模块和协议转换模块；
测试信息提取模块，用于接收符合NOC标准协议的标准测试信号；从标准测试信号中解析出至少一项测试信息，所述标准测试信号指向所述测试对象；
协议转换模块，用于将接收的所述测试信息转换为所述测试对象所适配的目标测试信号，并以并行传输的方式输出所述目标测试信号。
3.根据权利要求2所述的协议转换桥接电路，其特征在于，测试信息提取模块包括：读通道模块，和/或写通道模块；
读通道模块，用于接收符合NOC标准协议的标准读信号，并从标准读信号中解析出至少一项读测试信息；
写通道模块，用于接收符合NOC标准协议的标准写信号，并从标准写信号中解析出至少一项写测试信息。
4.根据权利要求3所述的协议转换桥接电路，其特征在于，所述测试信息提取模块还包括：分别与读通道模块和写通道模块相连的第一仲裁模块；
所述第一仲裁模块，用于在同时接收到标准读信号和标准写信号时，在标准读信号和标准写信号中选择一个信号，并将所选择的信号发送对应的通道模块中进行解析处理。
5.根据权利要求3或4所述的协议转换桥接电路，其特征在于，所述读通道模块包括：脉冲模式接收读取电路，和/或握手模式接收读取电路；
所述脉冲模式接收读取电路，用于接收脉冲模式的标准读信号，并从脉冲模式的标准读信号中解析出至少一项读测试信息；
所述握手模式接收读取电路，用于接收握手模式的标准读信号，并从握手模式的标准读信号中解析出至少一项读测试信息；
所述写通道模块包括：脉冲模式接收写入电路，和/或握手模式接收写入电路；
所述脉冲模式接收写入电路，用于接收脉冲模式的标准写信号，并从脉冲模式的标准写信号中解析出至少一项写测试信息；
所述握手模式接收写入电路，用于接收握手模式的标准写信号，并从握手模式的标准写信号中解析出至少一项写测试信息。
6.根据权利要求2-4中任一项所述的协议转换桥接电路，其特征在于，所述协议转换模块为第一类配置寄存器；
所述第一类配置寄存器，具体用于：在接收到测试信息后，根据预先设置的测试信号配置参数和所述测试信息，形成并输出目标测试信号；所述测试信号配置参数与所述测试对象相适配。
7.根据权利要求3所述的协议转换桥接电路，其特征在于，所述读通道模块，和/或写通道模块为状态机。
8.根据权利要求1所述的协议转换桥接电路，其特征在于，所述协议转换驱动电路，包括：依次相连的收发转换模块以及格式转换模块；
所述收发转换模块，用于接收所述目标测试信号；将所述目标测试信号转换为与各JTAG管脚对应的管脚描述信号，所述管脚描述信号为符合NOC时钟域的并行信号；
所述格式转换模块，用于将所述管脚描述信号转换为符合JTAG时钟域，且为串行的所述JTAG管脚输入信号。
9.根据权利要求8所述的协议转换桥接电路，其特征在于，所述收发转换模块包括：第二类配置寄存器；
所述第二类配置寄存器，具体用于：在接收到所述目标测试信号后，根据预先设置的JTAG管脚配置参数和所述目标测试信号，形成并输出所述管脚描述信号。
10.根据权利要求8所述的协议转换桥接电路，其特征在于，所述格式转换模块具体包括：相连的并串转换电路以及时钟域转换电路；
所述并串转换电路，用于对所述管脚描述信号进行并串转换，转换为符合NOC时钟域的串行中间信号；
所述时钟域转换电路，用于对接收的所述串行中间信号进行时钟域转换，转换为符合JTAG时钟域的所述JTAG管脚输入信号。
11.一种知识产权IP核，其特征在于，包括：如权利要求1-10中任一项所述的协议转换桥接电路。
12.根据权利要求11所述的IP核，其特征在于，所述IP核为中央测试控制IP核。
CN202110072496.3A 2021-01-20 2021-01-20 协议转换桥接电路以及系统级芯片 Active CN112557886B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110072496.3A CN112557886B (zh) 2021-01-20 2021-01-20 协议转换桥接电路以及系统级芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110072496.3A CN112557886B (zh) 2021-01-20 2021-01-20 协议转换桥接电路以及系统级芯片

Publications (2)

Publication Number Publication Date
CN112557886A true CN112557886A (zh) 2021-03-26
CN112557886B CN112557886B (zh) 2022-12-20

Family

ID=75035680

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110072496.3A Active CN112557886B (zh) 2021-01-20 2021-01-20 协议转换桥接电路以及系统级芯片

Country Status (1)

Country Link
CN (1) CN112557886B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116860536A (zh) * 2023-09-05 2023-10-10 武汉凌久微电子有限公司 Gpu芯片的快速ft测试系统、测试设备及测试方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103873330A (zh) * 2012-12-10 2014-06-18 哈尔滨网腾科技开发有限公司 一种rs422—can总线转换器
CN104011553A (zh) * 2011-10-07 2014-08-27 阿尔卡特朗讯 测试信息的基于分组的传播
US20170115344A1 (en) * 2015-10-23 2017-04-27 Intel IP Corporation Device, system and method to support communication of test, debug or trace information with an external input/output interface
CN209545566U (zh) * 2019-04-08 2019-10-25 上海工程技术大学 一种用于高铁无线通信的ofdm系统接收装置
US10707875B1 (en) * 2019-05-10 2020-07-07 Achronix Semiconductor Corporation Reconfigurable programmable integrated circuit with on-chip network
CN111722968A (zh) * 2020-06-24 2020-09-29 山东云海国创云计算装备产业创新中心有限公司 一种硬件调试方法、装置、系统及可读存储介质

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104011553A (zh) * 2011-10-07 2014-08-27 阿尔卡特朗讯 测试信息的基于分组的传播
CN103873330A (zh) * 2012-12-10 2014-06-18 哈尔滨网腾科技开发有限公司 一种rs422—can总线转换器
US20170115344A1 (en) * 2015-10-23 2017-04-27 Intel IP Corporation Device, system and method to support communication of test, debug or trace information with an external input/output interface
CN209545566U (zh) * 2019-04-08 2019-10-25 上海工程技术大学 一种用于高铁无线通信的ofdm系统接收装置
US10707875B1 (en) * 2019-05-10 2020-07-07 Achronix Semiconductor Corporation Reconfigurable programmable integrated circuit with on-chip network
CN111722968A (zh) * 2020-06-24 2020-09-29 山东云海国创云计算装备产业创新中心有限公司 一种硬件调试方法、装置、系统及可读存储介质

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HAI-HUA WEN 等: "Design of an on-line configurable traffic generator for NoC", 《2009 3RD INTERNATIONAL CONFERENCE ON ANTI-COUNTERFEITING, SECURITY, AND IDENTIFICATION IN COMMUNICATION》 *
朱嘉: "集成电路追踪系统数据压缩与调试系统设计技术研究", 《中国博士学位论文全文数据库 信息科技辑》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116860536A (zh) * 2023-09-05 2023-10-10 武汉凌久微电子有限公司 Gpu芯片的快速ft测试系统、测试设备及测试方法
CN116860536B (zh) * 2023-09-05 2023-11-28 武汉凌久微电子有限公司 Gpu芯片的快速ft测试系统、测试设备及测试方法

Also Published As

Publication number Publication date
CN112557886B (zh) 2022-12-20

Similar Documents

Publication Publication Date Title
KR101524451B1 (ko) Ip 블럭의 회로 테스팅을 위한 기능적 패브릭 기반 테스트 래퍼
CN107577635B (zh) 一种兼容ahb协议的非握手式jtag调试链路及其调试方法
US5983379A (en) Test access port controller and a method of effecting communication using the same
CN115020266B (zh) 一种2．5D Chiplet绑定后测试电路
CN113297017B (zh) 一种基于uvm的soc验证系统及方法
CN107992390B (zh) 一种基于片上总线的芯片调试方法
US8914566B2 (en) Managing interrupts
KR100789749B1 (ko) 시스템 온 칩 테스트 장치
CN105550119A (zh) 一种基于jtag协议的仿真装置
CN100487668C (zh) 一种嵌入式处理器的调试方法
US7917823B2 (en) Decoupled clocking in testing architecture and method of testing
CN112557886B (zh) 协议转换桥接电路以及系统级芯片
US6041378A (en) Integrated circuit device and method of communication therewith
CN111722968A (zh) 一种硬件调试方法、装置、系统及可读存储介质
CN112398877B (zh) 控制信号转换电路、知识产权核以及系统级芯片
CN115017038A (zh) 一种兼容apb协议的jtag调试系统
CN112395228A (zh) 协议转换桥接电路、知识产权核以及系统级芯片
CN114113990A (zh) 嵌入式边界扫描控制器
Escobar et al. Automatic generation of an FPGA based embedded test system for printed circuit board testing
Vermeulen et al. Overview of debug standardization activities
Larsson et al. System-level access to on-chip instruments
CN113496108B (zh) 一种应用于仿真的cpu模型
CN100370269C (zh) 一种边界扫描测试控制器及边界扫描测试方法
US7526691B1 (en) System and method for using TAP controllers
US8521463B2 (en) System for performing electrical characterization of asynchronous integrated circuit interfaces

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant