CN110750086B - 一种数字逻辑自动测试装置及方法 - Google Patents

Abstract

本发明公开了一种数字逻辑自动测试装置及方法，测试装置包括：依次连接的输入串行寄存器、输入寄存器、测试模块、输出寄存器和输出串行寄存器；输入串行寄存器用于接收通过标准JTAG接口扫入的外部数据，再并行送入输入寄存器；输入寄存器用于将接收到的外部数据输入测试模块；测试模块用于基于外部数据中的工作模式，根据外部数据和外部输入的启动信号进行测试，测试完成后，将测试结果保存在输出寄存器；输出寄存器用于将测试结果并行输入输出串行寄存器；输出串行寄存器用于将接收到的测试结果通过标准JTAG接口扫出。本发明所提供的装置及方法，可以有针对性的测试出待测逻辑的功能和性能，准确测出最高工作频率。

Description

一种数字逻辑自动测试装置及方法

技术领域

本发明涉及芯片测试技术领域，具体涉及一种数字逻辑自动测试装置及方法。

背景技术

在芯片完成设计，流片返回后，一般需要对芯片进行测试，用以验证芯片上的功能是否正确，以及性能是否达到要求。但是，现有的测试装置往往只能验证芯片整体的功能和性能，并不能对芯片内部的单个部分的逻辑的最高工作频率进行准确测试，从而导致测试结果片面、不准确，进而导致对芯片的功能和性能上的评估也会不准确。

而且，目前集成电路测试，包括手工测试和自动化测试两种。自动化测试速度快、程度高、测试全面，所以在大批量产品测试时获得普遍的应用，但其成本高、测试过程复杂、调试周期长。而手工测试，一般在定制的测试板上实现，通过测试人员观测灯亮、声音或仪器读表完成，手工测试适用于小批量的、简单的、非全面的快速测试。

发明内容

针对现有技术中存在的缺陷，本发明的目的在于提供一种数字逻辑自动测试装置及方法，可以有针对性的测试出待测逻辑的功能和性能，准确测出最高工作频率。

为实现上述目的，本发明采用的技术方案如下：

一种数字逻辑自动测试装置，所述测试装置包括：依次连接的输入串行寄存器、输入寄存器、测试模块、输出寄存器和输出串行寄存器；

所述输入串行寄存器用于接收通过标准JTAG接口扫入的外部数据，再并行送入所述输入寄存器；

所述输入寄存器用于将接收到的所述外部数据输入所述测试模块；

所述测试模块用于基于所述外部数据中的工作模式，根据所述外部数据和外部输入的启动信号进行测试，测试完成后，将测试结果保存在所述输出寄存器，所述工作模式包括：单步测试模式、向量加载模式和自测试模式；

所述输出寄存器用于将所述测试结果并行输入所述输出串行寄存器；

所述输出串行寄存器用于将接收到的所述测试结果通过所述标准JTAG接口扫出。

进一步，如上所述的一种数字逻辑自动测试装置，所述输入寄存器包括：控制DFF和数据DFF，所述输出寄存器包括：输出DFF；

所述控制DFF用于将所述外部数据中的控制信息输入所述测试模块；

所述数据DFF用于将所述外部数据中的数据信息输入所述测试模块；

所述输出DFF用于将所述测试模块的测试结果输出至所述输出串行寄存器。

进一步，如上所述的一种数字逻辑自动测试装置，所述测试模块具体用于根据所述控制DFF输入的控制信息确定对应的工作模块，根据所述工作模式、所述数据DFF输入的数据信息以及外部输入的启动信号进行测试，测试完成后，将测试结果保存所述输出DFF；

所述启动信号用于判断所述控制信息和所述数据信息是否有效，当所述控制信息和所述数据信息均有效时所述测试模块开启对应的工作模式。

进一步，如上所述的一种数字逻辑自动测试装置，所述测试模块包括：测试控制器，以及与所述测试控制器连接的输入向量存储器、结果向量存储器和待测电路；

所述测试控制器用于：

当确定所述工作模式为单步测试模式时，将所述数据DFF输入的数据信息加载入所述待测电路，经所述待测电路逻辑运算后，将测试结果输出至所述输出DFF；

当确定所述工作模式为向量加载模式时，对所述数据DFF输入的数据信息进行地址解析，根据解析结果和所述数据信息中的向量类型将所述数据信息存储在所述输入向量存储器或所述结果向量存储器中；

当确定所述工作模式为自测试模式时，从所述输入向量存储器读出待测数据，经过所述待测电路逻辑运算后得到测试数据，将所述测试数据与从所述结果向量存储器中读出的结果数据进行比较，得到测试结果输出至所述输出DFF。

进一步，如上所述的一种数字逻辑自动测试装置，所述测试模块还包括：与所述测试控制器连接的第一数据选择器、第二数据选择器、第三数据选择器和第四数据选择器，所述第一数据选择器、所述第二数据选择器、所述待测电路、所述第三数据选择器和所述第四数据选择器依次连接；

所述测试控制器用于：

当确定所述工作模式为单步测试模式时，将所述数据DFF输入的数据信息依次经所述第一数据选择器、所述第二数据选择器加载入所述待测电路，经所述待测电路逻辑运算后，将测试结果依次经所述第三数据选择器、所述第四数据选择器输出至所述输出DFF。

进一步，如上所述的一种数字逻辑自动测试装置，所述第一数据选择器与所述输入向量存储器和所述结果向量存储器连接；

所述测试控制器用于：

当确定所述工作模式为向量加载模式时，对所述数据DFF输入的数据信息进行地址解析，若所述数据信息中的向量类型为输入向量，则根据解析得到的地址将所述数据信息作为待测数据经所述第一数据选择器加载入所述输入向量存储器，若所述数据信息中的向量类型为结果向量，则根据解析得到的地址将所述数据信息作为结果数据经所述第一数据选择器加载入所述结果向量存储器。

进一步，如上所述的一种数字逻辑自动测试装置，所述测试模块还包括：结果比较器，所述结果比较器与所述测试控制器、所述第三数据选择器、所述第四数据选择器和所述结果向量存储器连接；

所述测试控制器用于：

当确定所述工作模式为自测试模式时，将从所述输入向量存储器读出的待测数据经过所述第二数据选择器加载入所述待测电路，经所述待测电路逻辑运算后得到测试数据，将所述测试数据经所述第三数据选择器输入所述结果比较器，所述结果比较器将所述测试数据与从所述结果向量存储器中读出的结果数据进行比较，得到测试结果，经所述第四数据选择器输出至所述输出DFF。

进一步，如上所述的一种数字逻辑自动测试装置，所述输入向量寄存器包括：与所述测试控制器连接的计数器；

所述测试控制器还用于：

当确定所述工作模式为自测试模式时，开启所述计数器工作，根据所述计数器生成的测试地址从所述输入向量存储器中读出待测数据进行测试，若所述测试数据与从所述结果向量存储器中读出的结果数据相同，则确定测试结果正确，根据所述计数器生成的新的测试地址进行下一个测试，直到所述输入向量存储器中的所有待测数据均测试完成，依据所述控制信息中的循环次数进行下一轮循环测试。

进一步，如上所述的一种数字逻辑自动测试装置，所述测试控制器还用于：

当确定所述工作模式为自测试模式时，若所述控制信息中的自测试DEBUG为开启状态，则当测试过程出现错误时，将所述结果向量存储器中的结果数据经所述第四数据选择器输出至所述输出DFF。

一种数字逻辑自动测试方法，所述测试方法包括：

(1)通过标准JTAG接口扫入外部数据；

(2)基于所述外部数据中的工作模式，根据所述外部数据和外部输入的启动信号进行测试，得到测试结果，所述工作模式包括：单步测试模式、向量加载模式和自测试模式。

(3)通过所述标准JTAG接口扫出所述测试结果。

本发明的有益效果在于：本发明所提供的装置及方法，可以有针对性的测试出待测逻辑的功能和性能，准确测出最高工作频率。本发明支持自动测试、手动单步测试和测试调试功能，满足了成本、速度、程度和全面等方面的要求。

附图说明

图1为本发明实施例中提供的一种数字逻辑自动测试装置的结构示意图；

图2为本发明实施例中提供的测试模块的结构示意图；

图3为本发明实施例中提供的输入向量寄存器和结果向量寄存器的结构示意图；

图4为本发明实施例中提供的一种数字逻辑自动测试方法的流程示意图。

具体实施方式

下面结合说明书附图与具体实施方式对本发明做进一步的详细说明。

现有技术中，往往只能验证芯片整体的功能和性能，而对其内部某部分逻辑则很难正确测出最高工作频率。

针对上述缺陷，本发明采用一种增加冗余测试逻辑的方法，可以有针对性的测试出待测逻辑的功能和性能，测出最高工作频率。本发明支持自动测试、手动单步测试和测试调试功能，满足了成本、速度、程度和全面等方面的要求。

如图1所示，一种数字逻辑自动测试装置，测试装置包括：依次连接的输入串行寄存器、输入寄存器、测试模块、输出寄存器和输出串行寄存器；

输入串行寄存器用于接收通过标准JTAG接口扫入的外部数据，再并行送入输入寄存器；

输入寄存器用于将接收到的外部数据输入测试模块；

测试模块用于基于外部数据中的工作模式，根据外部数据和外部输入的启动信号进行测试，测试完成后，将测试结果保存在输出寄存器，工作模式包括：单步测试模式、向量加载模式和自测试模式；

输出寄存器用于将测试结果并行输入输出串行寄存器；

输出串行寄存器用于将接收到的测试结果通过标准JTAG接口扫出。

输入寄存器包括：控制DFF和数据DFF，输出寄存器包括：输出DFF；

控制DFF用于将外部数据中的控制信息输入测试模块；

数据DFF用于将外部数据中的数据信息输入测试模块；

输出DFF用于将测试模块的测试结果输出至输出串行寄存器。

测试模块具体用于根据控制DFF输入的控制信息确定对应的工作模块，根据工作模式、数据DFF输入的数据信息以及外部输入的启动信号进行测试，测试完成后，将测试结果保存输出DFF；

启动信号用于判断控制信息和数据信息是否有效，当控制信息和数据信息均有效时测试模块开启对应的工作模式。

测试模块包括：测试控制器，以及与测试控制器连接的输入向量存储器、结果向量存储器和待测电路；

测试控制器用于：

当确定工作模式为单步测试模式时，将数据DFF输入的数据信息加载入待测电路，经待测电路逻辑运算后，将测试结果输出至输出DFF；

当确定工作模式为向量加载模式时，对数据DFF输入的数据信息进行地址解析，根据解析结果和数据信息中的向量类型将数据信息存储在输入向量存储器或结果向量存储器中；

当确定工作模式为自测试模式时，从输入向量存储器读出待测数据，经过待测电路逻辑运算后得到测试数据，将测试数据与从结果向量存储器中读出的结果数据进行比较，得到测试结果输出至输出DFF。

测试模块还包括：与测试控制器连接的第一数据选择器、第二数据选择器、第三数据选择器和第四数据选择器，第一数据选择器、第二数据选择器、待测电路、第三数据选择器和第四数据选择器依次连接；

测试控制器用于：

当确定工作模式为单步测试模式时，将数据DFF输入的数据信息依次经第一数据选择器、第二数据选择器加载入待测电路，经待测电路逻辑运算后，将测试结果依次经第三数据选择器、第四数据选择器输出至输出DFF。

第一数据选择器与输入向量存储器和结果向量存储器连接；

测试控制器用于：

当确定工作模式为向量加载模式时，对数据DFF输入的数据信息进行地址解析，若数据信息中的向量类型为输入向量，则根据解析得到的地址将数据信息作为待测数据经第一数据选择器加载入输入向量存储器，若数据信息中的向量类型为结果向量，则根据解析得到的地址将数据信息作为结果数据经第一数据选择器加载入结果向量存储器。

测试模块还包括：结果比较器，结果比较器与测试控制器、第三数据选择器、第四数据选择器和结果向量存储器连接；

测试控制器用于：

当确定工作模式为自测试模式时，将从输入向量存储器读出的待测数据经过第二数据选择器加载入待测电路，经待测电路逻辑运算后得到测试数据，将测试数据经第三数据选择器输入结果比较器，结果比较器将测试数据与从结果向量存储器中读出的结果数据进行比较，得到测试结果，经第四数据选择器输出至输出DFF。

输入向量寄存器包括：与测试控制器连接的计数器；

测试控制器还用于：

当确定工作模式为自测试模式时，开启计数器工作，根据计数器生成的测试地址从输入向量存储器中读出待测数据进行测试，若测试数据与从结果向量存储器中读出的结果数据相同，则确定测试结果正确，根据计数器生成的新的测试地址进行下一个测试，直到输入向量存储器中的所有待测数据均测试完成，依据控制信息中的循环次数进行下一轮循环测试。

测试控制器还用于：

当确定工作模式为自测试模式时，若控制信息中的自测试DEBUG为开启状态，则当测试过程出现错误时，将结果向量存储器中的结果数据经第四数据选择器输出至输出DFF。

本发明提出的一种数字逻辑自动测试装置支持自动测试、手动单步测试和测试调试功能，支持时钟升频以测出最高工作频率，采用存储器保存测试向量和结果向量，可以有针对性的测试出待测逻辑的功能和性能，测出最高工作频率。

实施例一

如图1所示，本发明提供的一种数字逻辑自动测试装置包括：输入串行寄存器、输入寄存器、测试模块、输出寄存器和输出串行寄存器，外部数据经过标准JTAG接口(TMS、TCK、TDI线)控制进入输入串行寄存器，外部的高频时钟信号分别输入输入寄存器、测试模块、输出寄存器，测试完成后，测试结果保存在输出寄存器，并行直连到输出串行寄存器，同样经过标准JTAG接口(TDO线)控制输出。

标准JTAG接口包括4线：TMS、TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。

信号	位数	方向	描述
				o_RespData	256	O	观测内部逻辑的响应
i_CfgCtrl	256	I	控制信号
				i_CfgData	256	I	数据信号
i_CFG_TCEN	1	I	判断控制信号是否ready,可作模块启动信号
				i_DATA_TCEN	1	I	判断数据信号是否ready,可作模块启动信号

表1

表1为功能测试逻辑与外部接口信号表，i_DATA_TCEN和i_CFG_TCEN位宽均为1位，作为测试逻辑(图1中测试模块)的启动信号。i_CfgCtrl位宽为256位，是外部输入到测试逻辑的控制信号，i_CfgData位宽为256位，是外部输入到测试逻辑的数据信号，o_RespData位宽为256位，用于观测测试逻辑输出到外部的响应。方向为I表示输入，方向为O表示输出。

测试模块结构：

如图2所示，本发明采用存储器来存储待测电路输入向量和结果向量。外部接口主要有四个，其中输入为控制DFF、数据DFF和启动信号，输出为输出DFF。启动信号用于控制逻辑自测试模块的开启；控制DFF位宽为256位，用于接收外部电路控制信号，并传输到测试控制器，从而控制逻辑自测试运行；数据DFF位宽为256位，用于接收外部数据；输出DFF用于将测试结果输出。

控制DFF共256位，每位含义支持用户自定义，但必须包含五个域：复位，测试模块，工作模式，自测试DEBUG模式和循环次数，控制DFF触发器接口定义具体如表2。

表2

数据DFF共256位，每位含义支持用户自定义，但必须包含四个域：测试模块，向量类型，地址和数据，数据DFF触发器接口定义具体如表3。

表3

输出DFF共256位，每位含义支持用户自定义，但必须包含四个域：测试模块，向量类型，地址和数据，输出DFF触发器接口定义具体如表4。

表4

测试输出指示信号的位宽为1位，包括5种指示信号，具体如表5。

序号	名称	方向	位宽	说明
					1	i_CFG_TCEN	I	1	判断控制信号是否ready
2	i_DATA_TCEN	I	1	判断数据信号是否ready
					3	i_test_en	I	1	测试使能信号
4	o_test_done	O	1	测试完成信号
					5	o_test_fail	O	1	测试报错信号

表5

如表5所示，i_DATA_TCEN和i_CFG_TCEN位宽为1，作为测试逻辑启动信号，分别判断数据信号和控制信号是否有效，如果均有效则启动测试模块。i_test_en，o_test_done，o_test_fail分别用于表示测试使能信号、测试完成信号和测试报错信号，方向为I表示输入，方向为O表示输出。

向量存储器：

向量存储器包括输入向量存储器和结果向量存储器。输入向量存储器包含一个4bit计数器，用于生成测试地址。

输入/结果向量存储器写操作：写操作对应向量加载工作模式。在测试控制器控制下，把输入数据写入到对应地址的存储条目。

输入/结果向量存储器读操作：读操作对应自测试工作模式。计数器产生测试地址，根据测试地址从输入向量存储器中读出相应数据。结果向量存储器读地址与输入向量存储器一致。

结果比较器：

结果比较器负责将待测电路输出结果与结果向量存储器加载过来的正确结果进行比较，并给出比较是否正确的信息。

测试控制器：

测试控制器负责对输入的256位控制数据进行解析，控制整个测试流程正确运行，同时负责测试结果回收。测试控制器首先对输入的控制信号进行解析，从中解析出软复位、测试模块、工作模式、自测试DEBUG和循环次数等信息(表2)。然后开启整个测试流程。

对于单步测试模式：测试控制器，选择将数据DFF进来的数据直接穿过MUX1，再穿过MUX2，进入到待测电路，经待测电路逻辑运算后，直接穿过MUX3，不进结果比较器，再穿过MUX4到输出DFF输出。测试是否正确需要人工根据输出结果判断(图2中虚线箭头指向的线路)。MUX1、MUX2、MUX3和MUX4均为数据选择器。

对于向量加载模式：测试控制器，选择将数据DFF进来的数据存储到向量存储器(图2)。地址解析模块会依据表3解析出数据是输入向量还是结果向量，解析出数据在存储器中的存储地址。如果向量类型是输入向量，则存储到输入向量存储器的相应存储地址，如果向量类型是输出向量，则存储到结果向量存储器的相应存储地址(图3)。多组向量需要通过多次加载。

对于自测试模式：自测试模式开始前，已经加载了若干组向量在输入向量存储器和结果向量存储器。如果是自测试模式，那么测试控制器开启计数器工作(图2和图3)生成测试地址，从输入向量存储器读出输入向量即待测向量(图3)，经过待测电路逻辑运算后的数据，再与从结果向量存储器中读出的结果数据进行比较，若比较相等，则测试结果正确。该过程会对向量存储器中所有有效数据进行，并且会循环若干轮次，循环次数通过控制DFF配置(表2)。

下面结合图1-3、表1-5对数据输入过程、测试过程和数据输出过程进行详细描述。

数据输入过程：图1中输入寄存器即为图2中数据DFF和控制DFF。通过JTAG标准接口把数据扫入输入串行寄存器，再并行送到输入寄存器。如果是控制信息则数据进入到控制DFF，如果是数据信息则数据进入到数据DFF。控制信息和数据信息的含义分别见表2和表3，控制信息和数据信息都进到输入寄存器后，就可以开启对应的工作模式。

测试过程：

【单步测试】当启动信号有效，此时已通过JTAG接口对控制DFF和数据DFF都写入了数据，控制DFF[253:252]位表示工作模式选择(详见表2)，如果工作模式选择单步测试，则开始单步测试。

选择测试数据DFF的数据，经过MUX1和MUX2加载到待测电路，待测电路输出经过MUX3和MUX4进入输出DFF然后输出。

【向量加载】当启动信号有效，模式选择为向量加载，逐拍将输入向量和结果向量加载到相应存储器。

通过JTAG接口对控制DFF和数据DFF都写入内容，控制DFF[253:252]位表示工作模式选择(详见表2)，如果工作模式选择为向量加载，即将输入向量和结果向量分别加载到对应的存储器。每次加载一组向量，包括输入向量和结果向量。数据在加载入存储器之前，需要进行地址解析，根据测试控制器传来的待测模块信号，判断所加载的向量类型，数据DFF[252]位表示向量类型(详见表3)。如果是输入向量，则存入输入向量存储器，如果是结果向量，则存入结果向量存储器。

【自测试】当启动信号有效，模式选择为自测试，开启对指定模块的自测试。通过JTAG接口对控制DFF写入内容，控制DFF[253:252]位表示工作模式选择(详见表2)，如果工作模式选择为自测试，则开启自测试模式。

开始测试后，通过测试控制器的控制，依次从存储器读取待测向量，经MUX2加载到待测电路，将输出数据与存储的结果比较，判断是否正确，正确则继续下一个向量测试，直到所有向量测试完成，进行下一轮循环测试。如果完成所有向量的所有循环测试，结果仍然正确，则将o_test_done信号置为有效。如果在测试某向量时错误，则将o_test_done信号置为有效，将o_test_fail信号置为有效(表5)。循环次数由控制DFF的“循环次数”域指定(表2)。在自测试模式下，如果开启DEBUG，测试过程出错时，则将结果向量通过MUX4输出到输出DFF。

数据输出过程：测试完成后，测试结果保存在输出寄存器中，并行直连到输出串行寄存器。通过JTAG标准接口的TDO线将输出串行寄存器中的内容扫出。

本发明提出的一种数字逻辑自动测试装置支持自动测试、手动单步测试和测试调试功能，支持时钟升频以测出最高工作频率，采用存储器保存测试向量和结果向量，可以有针对性的测试出待测逻辑的功能和性能，测出最高工作频率。

如图4所示，一种数字逻辑自动测试方法，测试方法包括：

S100、通过标准JTAG接口扫入外部数据；

S200、基于外部数据中的工作模式，根据外部数据和外部输入的启动信号进行测试，得到测试结果，工作模式包括：单步测试模式、向量加载模式和自测试模式；

S300、通过标准JTAG接口扫出测试结果。

S100包括：

S101、输入串行寄存器接收通过标准JTAG接口扫入的外部数据，再并行送入输入寄存器；

S102、输入寄存器将接收到的外部数据输入测试模块；

S200包括：测试模块基于外部数据中的工作模式，根据外部数据和外部输入的启动信号进行测试，测试完成后，将测试结果保存在输出寄存器；

S300包括：

S301、输出寄存器将测试结果并行输入输出串行寄存器；

S302、输出串行寄存器将接收到的测试结果通过标准JTAG接口扫出。

输入寄存器包括：控制DFF和数据DFF，输出寄存器包括：输出DFF；

控制DFF用于将外部数据中的控制信息输入测试模块；

数据DFF用于将外部数据中的数据信息输入测试模块；

输出DFF用于将测试模块的测试结果输出至输出串行寄存器。

测试模块具体用于根据控制DFF输入的控制信息确定对应的工作模块，根据工作模式、数据DFF输入的数据信息以及外部输入的启动信号进行测试，测试完成后，将测试结果保存输出DFF；

启动信号用于判断控制信息和数据信息是否有效，当控制信息和数据信息均有效时测试模块开启对应的工作模式；

工作模式包括：单步测试模式、向量加载模式和自测试模式。

测试模块包括：测试控制器，以及与测试控制器连接的输入向量存储器、结果向量存储器和待测电路；

S200包括：测试控制器，

当确定工作模式为单步测试模式时，将数据DFF输入的数据信息加载入待测电路，经待测电路逻辑运算后，将测试结果输出至输出DFF；

当确定工作模式为向量加载模式时，对数据DFF输入的数据信息进行地址解析，根据解析结果和数据信息中的向量类型将数据信息存储在输入向量存储器或结果向量存储器中；

当确定工作模式为自测试模式时，从输入向量存储器读出待测数据，经过待测电路逻辑运算后得到测试数据，将测试数据与从结果向量存储器中读出的结果数据进行比较，得到测试结果输出至输出DFF。

测试模块还包括：与测试控制器连接的第一数据选择器、第二数据选择器、第三数据选择器和第四数据选择器，第一数据选择器、第二数据选择器、待测电路、第三数据选择器和第四数据选择器依次连接；

S200包括：测试控制器，

当确定工作模式为单步测试模式时，将数据DFF输入的数据信息依次经第一数据选择器、第二数据选择器加载入待测电路，经待测电路逻辑运算后，将测试结果依次经第三数据选择器、第四数据选择器输出至输出DFF。

第一数据选择器与输入向量存储器和结果向量存储器连接；

S200包括：测试控制器，

当确定工作模式为向量加载模式时，对数据DFF输入的数据信息进行地址解析，若数据信息中的向量类型为输入向量，则根据解析得到的地址将数据信息作为待测数据经第一数据选择器加载入输入向量存储器，若数据信息中的向量类型为结果向量，则根据解析得到的地址将数据信息作为结果数据经第一数据选择器加载入结果向量存储器。

测试模块还包括：结果比较器，结果比较器与测试控制器、第三数据选择器、第四数据选择器和结果向量存储器连接；

S200包括：测试控制器，

当确定工作模式为自测试模式时，将从输入向量存储器读出的待测数据经过第二数据选择器加载入待测电路，经待测电路逻辑运算后得到测试数据，将测试数据经第三数据选择器输入结果比较器，结果比较器将测试数据与从结果向量存储器中读出的结果数据进行比较，得到测试结果，经第四数据选择器输出至输出DFF。

输入向量寄存器包括：与测试控制器连接的计数器；

S200包括：测试控制器，

当确定工作模式为自测试模式时，开启计数器工作，根据计数器生成的测试地址从输入向量存储器中读出待测数据进行测试，若测试数据与从结果向量存储器中读出的结果数据相同，则确定测试结果正确，根据计数器生成的新的测试地址进行下一个测试，直到输入向量存储器中的所有待测数据均测试完成，依据控制信息中的循环次数进行下一轮循环测试。

S200包括：测试控制器，

当确定工作模式为自测试模式时，若控制信息中的自测试DEBUG为开启状态，则当测试过程出现错误时，将结果向量存储器中的结果数据经第四数据选择器输出至输出DFF。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其同等技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (7)

1.一种数字逻辑自动测试装置，其特征在于，所述测试装置包括：依次连接的输入串行寄存器、输入寄存器、测试模块、输出寄存器和输出串行寄存器；

所述输入串行寄存器用于接收通过标准JTAG接口扫入的外部数据，再并行送入所述输入寄存器；

所述输入寄存器用于将接收到的所述外部数据输入所述测试模块；

所述测试模块用于基于所述外部数据中的工作模式，根据所述外部数据和外部输入的启动信号进行测试，测试完成后，将测试结果保存在所述输出寄存器，所述工作模式包括：单步测试模式、向量加载模式和自测试模式；

所述输出寄存器用于将所述测试结果并行输入所述输出串行寄存器；

所述输出串行寄存器用于将接收到的所述测试结果通过所述标准JTAG接口扫出；

所述输入寄存器包括：控制DFF和数据DFF，所述输出寄存器包括：输出DFF；

所述控制DFF用于将所述外部数据中的控制信息输入所述测试模块；

所述数据DFF用于将所述外部数据中的数据信息输入所述测试模块；

所述输出DFF用于将所述测试模块的测试结果输出至所述输出串行寄存器；

所述测试模块具体用于根据所述控制DFF输入的控制信息确定对应的工作模式，根据所述工作模式、所述数据DFF输入的数据信息以及外部输入的启动信号进行测试，测试完成后，将测试结果保存所述输出DFF；

所述启动信号用于判断所述控制信息和所述数据信息是否有效，当所述控制信息和所述数据信息均有效时所述测试模块开启对应的工作模式；

所述测试模块包括：测试控制器，以及与所述测试控制器连接的输入向量存储器、结果向量存储器和待测电路；

所述测试控制器用于：

当确定所述工作模式为单步测试模式时，将所述数据DFF输入的数据信息加载入所述待测电路，经所述待测电路逻辑运算后，将测试结果输出至所述输出DFF；

当确定所述工作模式为向量加载模式时，对所述数据DFF输入的数据信息进行地址解析，根据解析结果和所述数据信息中的向量类型将所述数据信息存储在所述输入向量存储器或所述结果向量存储器中；

当确定所述工作模式为自测试模式时，从所述输入向量存储器读出待测数据，经过所述待测电路逻辑运算后得到测试数据，将所述测试数据与从所述结果向量存储器中读出的结果数据进行比较，得到测试结果输出至所述输出DFF。

2.根据权利要求1所述的一种数字逻辑自动测试装置，其特征在于，所述测试模块还包括：与所述测试控制器连接的第一数据选择器、第二数据选择器、第三数据选择器和第四数据选择器，所述第一数据选择器、所述第二数据选择器、所述待测电路、所述第三数据选择器和所述第四数据选择器依次连接；

所述测试控制器用于：

当确定所述工作模式为单步测试模式时，将所述数据DFF输入的数据信息依次经所述第一数据选择器、所述第二数据选择器加载入所述待测电路，经所述待测电路逻辑运算后，将测试结果依次经所述第三数据选择器、所述第四数据选择器输出至所述输出DFF。

3.根据权利要求2所述的一种数字逻辑自动测试装置，其特征在于，所述第一数据选择器与所述输入向量存储器和所述结果向量存储器连接；

所述测试控制器用于：

当确定所述工作模式为向量加载模式时，对所述数据DFF输入的数据信息进行地址解析，若所述数据信息中的向量类型为输入向量，则根据解析得到的地址将所述数据信息作为待测数据经所述第一数据选择器加载入所述输入向量存储器，若所述数据信息中的向量类型为结果向量，则根据解析得到的地址将所述数据信息作为结果数据经所述第一数据选择器加载入所述结果向量存储器。

4.根据权利要求3所述的一种数字逻辑自动测试装置，其特征在于，所述测试模块还包括：结果比较器，所述结果比较器与所述测试控制器、所述第三数据选择器、所述第四数据选择器和所述结果向量存储器连接；

所述测试控制器用于：

当确定所述工作模式为自测试模式时，将从所述输入向量存储器读出的待测数据经过所述第二数据选择器加载入所述待测电路，经所述待测电路逻辑运算后得到测试数据，将所述测试数据经所述第三数据选择器输入所述结果比较器，所述结果比较器将所述测试数据与从所述结果向量存储器中读出的结果数据进行比较，得到测试结果，经所述第四数据选择器输出至所述输出DFF。

5.根据权利要求4所述的一种数字逻辑自动测试装置，其特征在于，所述输入向量寄存器包括：与所述测试控制器连接的计数器；

所述测试控制器还用于：

当确定所述工作模式为自测试模式时，开启所述计数器工作，根据所述计数器生成的测试地址从所述输入向量存储器中读出待测数据进行测试，若所述测试数据与从所述结果向量存储器中读出的结果数据相同，则确定测试结果正确，根据所述计数器生成的新的测试地址进行下一个测试，直到所述输入向量存储器中的所有待测数据均测试完成，依据所述控制信息中的循环次数进行下一轮循环测试。

6.根据权利要求1至5任一项所述的一种数字逻辑自动测试装置，其特征在于，所述测试控制器还用于：

当确定所述工作模式为自测试模式时，若所述控制信息中的自测试DEBUG为开启状态，则当测试过程出现错误时，将所述结果向量存储器中的结果数据经所述第四数据选择器输出至所述输出DFF。

7.一种数字逻辑自动测试方法，其特征在于，所述测试方法包括：

(1)通过标准JTAG接口扫入外部数据；

(2)基于所述外部数据中的工作模式，根据所述外部数据和外部输入的启动信号进行测试，得到测试结果，所述工作模式包括：单步测试模式、向量加载模式和自测试模式；

(3)通过所述标准JTAG接口扫出所述测试结果；

步骤(1)包括：

输入串行寄存器接收通过标准JTAG接口扫入的外部数据，再并行送入输入寄存器；

输入寄存器将接收到的外部数据输入测试模块；

步骤(2)包括：测试模块基于外部数据中的工作模式，根据外部数据和外部输入的启动信号进行测试，测试完成后，将测试结果保存在输出寄存器；

步骤(3)包括：

输出寄存器将测试结果并行输入输出串行寄存器；

输出串行寄存器将接收到的测试结果通过标准JTAG接口扫出；

输入寄存器包括：控制DFF和数据DFF，输出寄存器包括：输出DFF；

控制DFF用于将外部数据中的控制信息输入测试模块；

数据DFF用于将外部数据中的数据信息输入测试模块；

输出DFF用于将测试模块的测试结果输出至输出串行寄存器；

测试模块具体用于根据控制DFF输入的控制信息确定对应的工作模式，根据工作模式、数据DFF输入的数据信息以及外部输入的启动信号进行测试，测试完成后，将测试结果保存输出DFF；

启动信号用于判断控制信息和数据信息是否有效，当控制信息和数据信息均有效时测试模块开启对应的工作模式；

工作模式包括：单步测试模式、向量加载模式和自测试模式；

测试模块包括：测试控制器，以及与测试控制器连接的输入向量存储器、结果向量存储器和待测电路；

步骤(2)包括：测试控制器，

当确定工作模式为单步测试模式时，将数据DFF输入的数据信息加载入待测电路，经待测电路逻辑运算后，将测试结果输出至输出DFF；

当确定工作模式为向量加载模式时，对数据DFF输入的数据信息进行地址解析，根据解析结果和数据信息中的向量类型将数据信息存储在输入向量存储器或结果向量存储器中；

当确定工作模式为自测试模式时，从输入向量存储器读出待测数据，经过待测电路逻辑运算后得到测试数据，将测试数据与从结果向量存储器中读出的结果数据进行比较，得到测试结果输出至输出DFF。

Images