CN1331069C - 一种基于pci总线的管脚复用的方法和集成电路 - Google Patents
一种基于pci总线的管脚复用的方法和集成电路 Download PDFInfo
- Publication number
- CN1331069C CN1331069C CNB021530149A CN02153014A CN1331069C CN 1331069 C CN1331069 C CN 1331069C CN B021530149 A CNB021530149 A CN B021530149A CN 02153014 A CN02153014 A CN 02153014A CN 1331069 C CN1331069 C CN 1331069C
- Authority
- CN
- China
- Prior art keywords
- pci
- line
- data
- pci bus
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bus Control (AREA)
Abstract
本发明提供了一种基于PCI总线的管脚复用的方法。该方法可以明显的减少PCI接口设备的端口数量，而且不需要大幅度增加电路的复杂度。该方法利用PCI设备作为目标模式下，进行I/O数据读时，在PCI总线处于数据周期，利用A/D总线的等待状态，在A/D总线上输出地址，并进行数据读操作。在完成I/O读操作后，再将数据提供至PCI的A/D总线上完成PCI操作。本发明充分的利用了PCI总线的空闲状态，减少了I/O端口。
Description
技术领域 本发明关于一种管脚复用的方法，具体的说，是关于一种基于外设元件交互连接PCI总线的管脚复用的方法。
背景技术 随着计算机技术的提高，在个人计算机(PC)上，PCI已经逐渐替代ISA、EISA总线成为计算机局部总线新的标准，甚至有些个人计算机上已经不再提供ISA、EISA总线。但是由于PCI总线的信号线较多，主控设备必须的信号线就有49条，目标设备必须的信号线有47条。通常PCI设备还存在其它的I/O端口，这样一个PCI设备的电路会产生较多的管脚，造成电路生产成本上的上升，PCI板卡生产厂生产程度的复杂化。
而对于通用型PCI接口来说，由于PCI的地址/数据A/D线需要进行地址输出、数据的输入输出，通常不能再作为其它用途。但是对于一种情况是：当目标设备仅进行PCI存储器(Memory)读数据的时候，可以对输入输出端口进行优化。
本发明提供了一种增加电路集成度，减少集成电路生产成本，简化生产厂家生产程度的方法。
发明内容 为了以上目的，本发明提供了一种基于PCI总线的管脚复用的方法和集成电路，该方法包括以下步骤：
--使PCI总线上的主设备进入等待状态的步骤，即目标设备在PCI进行读数据操作时，在地址周期后将目标准备好信号TRDY#维持在高电平；
--I/O读数据的步骤，包括：
在主设备处于等待状态时，在A/D总线处于空闲状态的时间内：
选通门电路的步骤；
门电路选通后，在A/D线上输出I/O地址信号的步骤；
而后，根据输出的I/O地址信号结合一个或者多个其他的I/O信号选择I/O设备的步骤；
选择I/O设备后，在一定的时间后，从A/D线上读取数据到主设备的存储器以完成I/O设备的读数据操作的步骤；
--PCI读数据操作的步骤，包括：
在完成I/O读数据后，选通门电路的步骤；
门电路选通后，驱动数据到PCI的A/D总线上的步骤；
而后，结合一个或者多个其他的PCI信号，完成PCI读数据操作的步骤。
其中，在上述设备中，所述I/O设备包括扩展存储器，所述扩展存储器包括引导存储器Boot ROM。
所述集成电路包括：
PCI的A/D线；
I/O接口线；
管脚，利用同一管脚为PCI的A/D线和I/O接口线提供输入或者输出；
门电路；
主设备，与目标设备通过PCI总线连接，并使该PCI总线上的主设备进入等待状态的步骤，即目标设备在PCI进行读数据操作时，在地址周期后将目标准备好信号TRDY#维持在高电平；
所述目标设备，包括：
在设备外部接口，将所述PCI的A/D线和I/O接口线分别接到对应的接口；
在设备内部，利用门电路对复用管脚线实现选通，实现不同接口的数据在同一管脚上的分时输出；
主设备内部存储器，接收在目标设备中实现的I/O读操作的最后阶段从PCI的A/D线读取的I/O数据并存储，而所述目标设备将该数据驱动到A/D总线上，从而完成PCI读数据操作。
在管脚上实现PCI A/D线和I/O接口线采用同一管脚输入或输出，在设备外部接口上，将PCI A/D线和I/O接口线分别接到对应的接口。
在设备内部，对复用管脚线通过一组三态门实现选通，在不同时刻输出A/D地址、输入A/D数据或输出I/O地址、输入I/O数据，实现不同接口的数据在同一个管脚上分时输出。
附图说明 在本专利申请的权利要求书中，具体地指出了本发明的主题，并清楚地对其提出了专利保护。然而参照下面的详细说明和附图，可以更好的理解本发明的有关结构和实现方法以及其目的、特征和优势。
图1是PCI总线的管脚复用的读操作时序图；
图2是说明依照本发明的PCI总线和其I/O接口地址线的管脚复用；
图3是说明依照本发明的PCI总线和其I/O接口数据线的管脚复用。
具体实施方式 在以下的详细说明中，描述了特定的细节以便提供对本发明全面的理解。然而本专业的技术人员会认识到，本发明也可以用其它相类似的细节实施。
尽管本发明不限于此，作为本发明的一个具体的情况是：当设备作为目标设备接收主设备的I/O读命令。按照《PCI局部总线标准》规定，单数据读传输如下：
时钟1，主设备在时钟1的上升沿起动交易。主设备驱动AD[31:0]上的地址和C/BE#[3:0]上的命令。同时主设备有效FRAME#表明交易已经开始，总线上具有有效的地址和命令。
时钟2，总线上所有的目标设备在时钟2的上升沿采样地址、命令和FRAME#，完成地址段。目标开始译码以确定谁是交易的目标。主设备有效IRDY#表明它准备接收来自目标的第一个数据项，当主设备有效IRDY#时，它同时无效FRAME#表明它准备完成最后一个数据段。主设备停止驱动C/BE#[3:0]上的命令，并且开始驱动字节使能，表明它准备从第几个字节的哪一个位置读取数据。
时钟3，在时钟3的上升沿，主设备采样DEVSEL#无效，表明目标还没有声明交易，因此第一个数据(也是最后一个数据)还不能完成，它进入等待状态。在等待状态过程中，主设备必须继续驱动字节使能并有效IRDY#，直到数据交易完成。
目标在时钟3、时钟4或时钟5有效DEVSEL#声明交易。《PCI局部总线标准》规定对应高速设备、中速设备和低速设备，允许目标在以上三个不同的时刻有效DEVSEL#。
目标设备接收到有效的地址信号后，在接下来的时钟，从I/O读取数据。而主设备一直处于等待状态。
《PCI局部总线标准》规定，允许目标从FRAME#有效起，在16个PCI时钟内完成第一个数据传送。
因此，在16个时钟之前，目标完成I/O数据读，并将有效的数据驱动到A/D上，同时有效TRDY#表明它正在驱动第一个双字到A/D总线上。
在下一个时钟，主设备和目标设备在时钟的上升沿同时采样到IRDY#和TRDY#有效，表明数据准备好，主设备保存数据，完成数据的读传送。
目标采样无效的FRAME#，表明它是最后的数据项。
因为交易已经完成，主设备无效IRDY#并停止驱动字节使能。
目标设备也在这时无效IRDY#和DEVSEL#，并停止驱动A/D线。
在下一个时钟，总线返回空闲状态。
在上述过程中，详见图1，当主设备进入等待状态到目标设备有效数据前的时间内，A/D线处于空闲状态，本发明利用这一段时间的A/D空闲状态，停止PCI输出驱动，使PCI输出处于高阻态。当PCI输出处于高阻态时，允许I/O输出驱动，从原A/D管脚输出所需的I/O地址，配合其它辅助信号线，提供I/O读操作所需的接口信号，在I/O读操作最后，从其它A/D线读I/O数据，进入内部设备相应的存储器，完成I/O设备的读数据操作。最后将数据驱动到A/D总线上，以完成PCI读数据操作。
图2、图3为本发明实施例的A/D管脚和I/O脚复用的示意图。尽管本发明不限于此方面，配合图1进一步说明如下：
当PCI总线处于空闲状态时，PCI输入允许入信号(OE)有效，选通三态门220和320，使A/D信号进入目标设备，在进入地址阶段时，目标设备可以进行地址译码；
当进入I/O数据读阶段时，无效PCI输入允许信号和PCI输出允许信号，并有效I/O输出允许信号和I/O输入允许信号，选通三态门230和330，在A/D线上输出I/O地址信号，结合其它I/O信号(通常为READ、OE等信号)选择相应的I/O设备，在一定时间后，从A/D线上读数据到内部存储器；
当进入PCI数据阶段时，无效I/O输出允许信号和I/O输入允许信号，同时有效PCI输出允许信号，选通三态门210和310，驱动数据到A/D总线上，并结合其它PCI信号，包括TRDY#，DEVSEL#等，完成PCI读数据操作。
虽然此处说明描述了本发明的某此特征及一种实现方法，但是对于本专业的技术人员来说，将会出现许多修改、替换、变化和等效代换。因此，本发明的保护范围由所附的权利要求的范围为准。
Claims (8)
1、一种基于外设元件交互连接PCI总线的管脚复用的方法，该方法包括以下步骤：
--使PCI总线上的主设备进入等待状态的步骤，即目标设备在PCI进行读数据操作时，在地址周期后将目标准备好信号TRDY#维持在高电平；
--I/O读数据的步骤，包括：
在主设备处于等待状态时，在A/D总线处于空闲状态的时间内：
选通门电路的步骤；
门电路选通后，在A/D线上输出I/O地址信号的步骤；
而后，根据输出的I/O地址信号结合一个或者多个其他的I/O信号选择I/O设备的步骤；
选择I/O设备后，在一定的时间后，从A/D线上读取数据到主设备的存储器以完成I/O设备的读数据操作的步骤；
--PCI读数据操作的步骤，包括：
在完成I/O读数据后，选通门电路的步骤；
门电路选通后，驱动数据到PCI的A/D总线上的步骤；
而后，结合一个或者多个其他的PCI信号，完成PCI读数据操作的步骤。
2、根据权利要求1所述一种基于外设元件交互连接PCI总线的管脚复用的方法，其特征在于：A/D线上I/O地址、数据信号的产生可以由端口的三态门电路控制。
3、根据权利要求1所述一种基于外设元件交互连接PCI总线的管脚复用的方法，其特征在于：所述I/O设备包括扩展存储器。
4、根据权利要求3所述一种基于外设元件交互连接PCI总线的管脚复用的方法，其特征在于：所述扩展存储器包括引导存储器Boot ROM。
5、一种基于外设元件交互连接PCI总线的管脚复用的集成电路，该集成电路包括：
PCI的A/D线；
I/O接口线；
管脚，利用同一管脚为PCI的A/D线和I/O接口线提供输入或者输出；
门电路；
主设备，与目标设备通过PCI总线连接，并使该PCI总线上的主设备进入等待状态，即目标设备在PCI进行读数据操作时，在地址周期后将目标准备好信号TRDY#维持在高电平；
其中所述的目标设备，包括：
在设备外部接口，将所述PCI的A/D线和I/O接口线分别接到对应的接口；
在设备内部，利用门电路对复用管脚线实现选通，实现不同接口的数据在同一管脚上的分时输出；
主设备内部存储器，接收在目标设备中实现的I/O读操作的最后阶段从PCI的A/D线读取的I/O数据并存储，而所述目标设备将该数据驱动到A/D总线上，从而完成PCI读数据操作。
6、根据权利要求5所述一种基于外设元件交互连接PCI总线的管脚复用的集成电路，其特征在于：A/D线上I/O地址、数据信号的产生可以由端口的三态门电路控制。
7、根据权利要求5所述一种基于外设元件交互连接PCI总线的管脚复用的集成电路，其特征在于：所述I/O设备包括扩展存储器。
8、根据权利要求7所述一种基于外设元件交互连接PCI总线的管脚复用的集成电路，其特征在于：所述扩展存储器包括引导存储器Boot ROM。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021530149A CN1331069C (zh) | 2002-11-25 | 2002-11-25 | 一种基于pci总线的管脚复用的方法和集成电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021530149A CN1331069C (zh) | 2002-11-25 | 2002-11-25 | 一种基于pci总线的管脚复用的方法和集成电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1503146A CN1503146A (zh) | 2004-06-09 |
| CN1331069C true CN1331069C (zh) | 2007-08-08 |
Family
ID=34234880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021530149A Expired - Fee Related CN1331069C (zh) | 2002-11-25 | 2002-11-25 | 一种基于pci总线的管脚复用的方法和集成电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1331069C (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1299214C (zh) * | 2004-03-12 | 2007-02-07 | 南京大学 | 一种pci接口ad总线再复用的方法 |
| CN100411428C (zh) * | 2005-11-29 | 2008-08-13 | 天津三星电子显示器有限公司 | 微处理器引脚输出和模数转换分时复用的方法 |
| CN100397381C (zh) * | 2006-07-12 | 2008-06-25 | 北京中星微电子有限公司 | 一种复用管脚工作模式的自动切换装置 |
| CN101329663B (zh) | 2008-07-31 | 2010-04-21 | 炬力集成电路设计有限公司 | 一种实现片上系统管脚分时复用的装置及方法 |
| CN107483304B (zh) * | 2016-06-07 | 2020-10-30 | 中芯国际集成电路制造(上海)有限公司 | 一种总线结构 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5448704A (en) * | 1994-03-07 | 1995-09-05 | Vlsi Technology, Inc. | Method for performing writes of non-contiguous bytes on a PCI bus in a minimum number of write cycles |
| US5507002A (en) * | 1992-12-24 | 1996-04-09 | At&T Global Information Solutions Company | Peripheral component interconnect special cycle protocol using soft message IDS |
| US5761443A (en) * | 1995-06-07 | 1998-06-02 | Advanced Micro Systems, Inc. | Computer system employing a bus conversion bridge for interfacing a master device residing on a multiplexed peripheral bus to a slave device residing on a split-address, split-data multiplexed peripheral bus |
| US5832238A (en) * | 1996-10-18 | 1998-11-03 | Advanced Micro Devices, Inc. | Enabling PCI configuration space for multiple functions |
| EP1041492A2 (en) * | 1999-03-29 | 2000-10-04 | Lsi Logic Corporation | Method and system for optimizing of peripheral component interconnect (PCI) bus transfers |
| US6286035B1 (en) * | 1999-02-01 | 2001-09-04 | Lucent Technologies Inc. | Validating and parsing engine for system configuration and support command messages |
-
2002
- 2002-11-25 CN CNB021530149A patent/CN1331069C/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5507002A (en) * | 1992-12-24 | 1996-04-09 | At&T Global Information Solutions Company | Peripheral component interconnect special cycle protocol using soft message IDS |
| US5448704A (en) * | 1994-03-07 | 1995-09-05 | Vlsi Technology, Inc. | Method for performing writes of non-contiguous bytes on a PCI bus in a minimum number of write cycles |
| US5761443A (en) * | 1995-06-07 | 1998-06-02 | Advanced Micro Systems, Inc. | Computer system employing a bus conversion bridge for interfacing a master device residing on a multiplexed peripheral bus to a slave device residing on a split-address, split-data multiplexed peripheral bus |
| US5832238A (en) * | 1996-10-18 | 1998-11-03 | Advanced Micro Devices, Inc. | Enabling PCI configuration space for multiple functions |
| US6286035B1 (en) * | 1999-02-01 | 2001-09-04 | Lucent Technologies Inc. | Validating and parsing engine for system configuration and support command messages |
| EP1041492A2 (en) * | 1999-03-29 | 2000-10-04 | Lsi Logic Corporation | Method and system for optimizing of peripheral component interconnect (PCI) bus transfers |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1503146A (zh) | 2004-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1111801C (zh) | 用于在信息处理系统中传送数据的设备和方法 | |
| US6810460B1 (en) | AMBA bus off-chip bridge | |
| EP1217602A2 (en) | Updating image frames in a display device comprising a frame buffer | |
| CN102262604B (zh) | 一种并发访问方法、系统及接口装置 | |
| US7631112B2 (en) | Determining storage device connection information for serial and parallel computer interfaces to storage devices | |
| CN115033444B (zh) | 基于8051core在线调试电路控制装置 | |
| US7197590B2 (en) | Method and apparatus for connecting LPC bus and serial flash memory | |
| CN1331069C (zh) | 一种基于pci总线的管脚复用的方法和集成电路 | |
| CN102122156A (zh) | 一种新型i/o总线 | |
| JP2729202B2 (ja) | インタフェース | |
| CN110968352A (zh) | 一种pcie设备的复位系统及服务器系统 | |
| JP4113750B2 (ja) | Ｐｃカード制御装置及びこのｐｃカード制御装置を備えるコンピュータシステム | |
| CN110795369B (zh) | 基于gpio管脚实现mdio从机功能的方法及终端 | |
| CN101515436B (zh) | 嵌入式led显示屏控制系统 | |
| CN109359082B (zh) | 一种基于fpga的usb数据实时监听系统及方法 | |
| US20090177807A1 (en) | Reset method for application specific integrated circuits (asic) | |
| CN1295685A (zh) | 连接以不同时钟速度速率工作的设备的接口装置,和操作该接口的方法 | |
| WO1985005708A1 (en) | Control integrated circuit | |
| US20070283260A1 (en) | Human-machine Interface System with Device Bridge and Method for Designing and Operating the Same | |
| CN103207850B (zh) | 异质设备的传输系统 | |
| CN107608927B (zh) | 一种支持全功能的lpc总线主机端口的设计方法 | |
| JP2002140284A (ja) | マイクロコントローラ | |
| JP2000148664A (ja) | Ｐｃｉ機能拡張制御装置、及びｐｃｉ機能拡張制御方法 | |
| CN100395745C (zh) | 计算机系统以及外围装置的控制系统 | |
| CN100397351C (zh) | 计算机系统的除错装置及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070808 Termination date: 20161125 |