CN1503146A - 一种基于pci总线的管脚复用的方法 - Google Patents

一种基于pci总线的管脚复用的方法 Download PDF

Info

Publication number
CN1503146A
CN1503146A CNA021530149A CN02153014A CN1503146A CN 1503146 A CN1503146 A CN 1503146A CN A021530149 A CNA021530149 A CN A021530149A CN 02153014 A CN02153014 A CN 02153014A CN 1503146 A CN1503146 A CN 1503146A
Authority
CN
China
Prior art keywords
pci
bus
data
peripheral component
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA021530149A
Other languages
English (en)
Other versions
CN1331069C (zh
Inventor
吴俊辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silan Microelectronics Co Ltd
Original Assignee
Hangzhou Silan Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silan Microelectronics Co Ltd filed Critical Hangzhou Silan Microelectronics Co Ltd
Priority to CNB021530149A priority Critical patent/CN1331069C/zh
Publication of CN1503146A publication Critical patent/CN1503146A/zh
Application granted granted Critical
Publication of CN1331069C publication Critical patent/CN1331069C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Bus Control (AREA)

Abstract

本发明提供了一种基于PCI总线的管脚复用的方法。该方法可以明显的减少PCI接口设备的端口数量，而且不需要大幅度增加电路的复杂度。该方法利用PCI设备作为目标模式下，进行I/O数据读时，在PCI总线处于数据周期，利用A/D总线的等待状态，在A/D总线上输出地址，并进行数据读操作。在完成I/O读操作后，再将数据提供至PCI的A/D总线上完成PCI操作。本发明充分的利用了PCI总线的空闲状态，减少了I/O端口。

Description

一种基于PCI总线的管脚复用的方法
技术领域  本发明关于一种管脚复用的方法，具体的说，是关于一种基于PCI总线的管脚复用的方法。
背景技术  随着计算机技术的提高，在个人计算机(PC)上，PCI已经逐渐替代ISA、EISA总线成为计算机局部总线新的标准，甚至有些个人计算机上已经不再提供ISA、EISA总线。但是由于PCI总线的信号线较多，主控设备必须的信号线就有49条，目标设备必须的信号线有47条。通常PCI设备还存在其它的I/O端口，这样一个PCI设备的电路会产生较多的管脚，造成电路生产成本上的上升，PCI板卡生产厂生产程度的复杂化。
而对于通用型PCI接口来说，由于PCI的A/D线需要进行地址输出、数据的输入输出，通常不能再作为其它用途。但是对于一种情况是：当目标设备仅进行PCI Memory读数据的时候，可以对输入输出端口进行优化。
本发明提供了一种增加电路集成度，减少集成电路生产成本，简化生产厂家生产程度的方法。
发明内容  为了以上目的，本发明提供了一种基于PCI总线的管脚复用的方法：
在管脚上实现PCI A/D线和I/O接口线采用同一管脚输入或输出，在设备外部接口上，将PCI A/D线和I/O接口线分别接到对应的接口。
在设备内部，对复用管脚线通过一组三态实现选通，在不同时刻输出A/D地址、输入A/D数据或输出I/O地址、输入I/O数据，实现不同接口的数据在同一个管脚上分时输出。
附图说明  在本专利申请的权利要求书中，具体地指出了本发明的主题，并清楚地对其提出了专利保护。然而参照下面的详细说明和附图，可以更好的理解本发明的有关结构和实现方法以及其目的、特征和优势。
图1是PCI总线的管脚复用的读操作时序图；
图2是说明依照本发明的PCI总线和其I/O接口地址线的管脚复用；
图3是说明依照本发明的PCI总线和其I/O接口数据线的管脚复用。
具体实施方法  在以下的详细说明中，描述了特定的细节以便提供对本发明全面的理解。然而本专业的技术人员会认识到，本发明也可以用其它相类似的细节实施。
尽管本发明不限于此，作为本发明的一个具体的情况是：当设备作为目标设备接收主设备的I/O读命令。按照《PCI局部总线标准》规定，单数据读传输如下：
时钟1，主设备在时钟1的上升沿起动交易。主设备驱动AD[31:0]上的地址和C/BE#[3:0]上的命令。同时主设备有效FRAME#表明交易已经开始，总线上具有有效的地址和命令。
时钟2，总线上所有的目标设备在时钟2的上升沿采样地址、命令和FRAME#，完成地址段。目标开始译码以确定谁是交易的目标。主设备有效IRDY#表明它准备接收来自目标的第一个数据项，当主设备有效IRDY#时，它同时无效FRAME#表明它准备完成最后一个数据段。主设备停止驱动C/BE#[3:0]上的命令，并且开始驱动字节使能，表明它准备从第几个字节的哪一个位置读取数据。
时钟3，在时钟3的上升沿，主设备采样DEVSEL#无效，表明目标还没有声明交易，因此第一个数据(也是最后一个数据)还不能完成，它进入等待状态。在等待状态过程中，主设备必须继续驱动字节使能并有效IRDY#，直到数据交易完成。
目标在时钟3、时钟4或时钟5有效DEVSEL#声明交易。《PCI局部总线标准》规定对应高速设备、中速设备和低速设备，允许目标在以上三个不同的时刻有效DEVSEL#。
目标设备接收到有效的地址信号后，在接下来的时钟，从I/O读取数据。而主设备一直处于等待状态。
《PCI局部总线标准》规定，允许目标从FRAME#有效起，在16个PCI时钟内完成第一个数据传送。
因此，在16个时钟之前，目标完成I/O数据读，并将有效的数据驱动到A/D上，同时有效TRDY#表明它正在驱动第一个双字到A/D总线上。
在下一个时钟，主设备和目标设备在时钟的上升沿同时采样到IRDY#和TRDY#有效，表明数据准备好，主设备保存数据，完成数据的读传送。
目标采样无效的FRAME#，表明它是最后的数据项。
因为交易已经完成，主设备无效IRDY#并停止驱动字节使能。
目标设备也在这时无效IRDY#和DEVSEL#，并停止驱动A/D线。
在下一个时钟，总线返回空闲状态。
在上述过程中，详见图1，当主设备进入等待状态到目标设备有效数据前的时间内，A/D线处于空闲状态，本发明利用这一段时间的A/D空闲状态，停止PCI输出驱动，使PCI输出处于三态。当PCI输出处于三态时，允许I/O输出驱动，从原A/D管脚输出所需的I/O地址，配合其它辅助信号线，提供I/O读操作所需的接口信号，在I/O读操作最后，从其它A/D线读I/O数据，进入内部设备相应的存储器，完成I/O设备的读数据操作。最后将数据驱动到A/D总线上，以完成PCI读数据操作。
图2、图3为本发明实施例的A/D管脚和I/O脚复用的示意图。尽管本发明不限于此方面，配合图1进一步说明如下：
当PCI总线处于空闲状态时，PCI输入允许入信号(OE)有效，选通三态门220和320，使A/D信号进入目标设备，在进入地址阶段时，目标设备可以进行地址译码；
当进入I/O数据读阶段时，无效PCI输入允许信号和PCI输出允许信号，并有效I/O输出允许信号和I/O输入允许信号，选通三态门230和330，在A/D线上输出I/O地址信号，结合其它I/O信号(通常为READ、OE等信号)选择相应的I/O设备，在一定时间后，从A/D线上读数据到内部存储器；
当进入PCI数据阶段时，无效I/O输出允许信号和I/O输入允许信号，同时有效PCI输出允许信号，选通三态门210和310，驱动数据到A/D总线上，并结合其它PCI信号，包括TRDY#，DEVSEL#等，完成PCI读数据操作。
虽然此处说明描述了本发明的某此特征及一种实现方法，但是对于本专业的技术人员来说，将会出现许多修改、替换、变化和等效代换。因此，本发明的保护范围由所附的权利要求的范围为准。

Claims (10)

1.一种基于外设元件交互连接(PCI)总线的管脚复用的方法，该方法包括以下步骤：
—使PCI总线上的主设备进入等待状态；
—在A/D线上输出I/O读数据所需要的地址信号；
—从A/D线上读回I/O设备的数据；
2.如权利要求1所述一种基于外设元件交互连接(PCI)总线的管脚复用的方法，其特征在于：使主设备进入等待状态是由目标设备在PCI传输交易时，在地址周期后将目标准备好信号(TRDY#)维持在高电平。
3.如权利要求1所述一种基于外设元件交互连接(PCI)总线的管脚复用的方法，其特征在于：A/D线上I/O地址、数据传输信号的产生，包括但并不限于，可以由端口的三态门电路控制。
4.如权利要求1所述一种基于外设元件交互连接(PCI)总线的管脚复用的方法，其特征在于：所述I/O设备包括扩展存储器。
5.如权利要求4所述扩展存储器，其特征在于：所述扩展存储器包括BootROM。
6.一种基于外设元件交互连接(PCI)总线的管脚复用的集成电路，该集成电路包括以下步骤：
—使PCI总线上的主设备进入等待状态；
—在A/D线上输出I/O读数据所需要的地址信号；
—从A/D线上读回I/O设备的数据；
7.如权利要求6所述一种基于外设元件交互连接(PCI)总线的管脚复用的集成电路，其特征在于：使主设备进入等待状态是由目标设备在PCI传输交易时，在地址周期后将目标准备好信号(TRDY#)维持在高电平。
8.如权利要求6所述一种基于外设元件交互连接(PCI)总线的管脚复用的集成电路，其特征在于：A/D线上I/O地址、数据传输信号的产生，包括但并不限于，可以由端口的三态门电路控制。
9.如权利要求6所述一种基于外设元件交互连接(PCI)总线的管脚复用的集成电路，其特征在于：所述I/O设备包括扩展存储器。
10.如权利要求9所述的扩展存储器，其特征在于：所述扩展存储器包括BootROM。
CNB021530149A 2002-11-25 2002-11-25 一种基于pci总线的管脚复用的方法和集成电路 Expired - Fee Related CN1331069C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB021530149A CN1331069C (zh) 2002-11-25 2002-11-25 一种基于pci总线的管脚复用的方法和集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB021530149A CN1331069C (zh) 2002-11-25 2002-11-25 一种基于pci总线的管脚复用的方法和集成电路

Publications (2)

Publication Number Publication Date
CN1503146A true CN1503146A (zh) 2004-06-09
CN1331069C CN1331069C (zh) 2007-08-08

Family

ID=34234880

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021530149A Expired - Fee Related CN1331069C (zh) 2002-11-25 2002-11-25 一种基于pci总线的管脚复用的方法和集成电路

Country Status (1)

Country Link
CN (1) CN1331069C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1299214C (zh) * 2004-03-12 2007-02-07 南京大学 一种pci接口ad总线再复用的方法
CN100397381C (zh) * 2006-07-12 2008-06-25 北京中星微电子有限公司 一种复用管脚工作模式的自动切换装置
CN100411428C (zh) * 2005-11-29 2008-08-13 天津三星电子显示器有限公司 微处理器引脚输出和模数转换分时复用的方法
WO2010012236A1 (zh) * 2008-07-31 2010-02-04 炬力集成电路设计有限公司 一种实现管脚分时复用的方法及片上系统
CN107483304A (zh) * 2016-06-07 2017-12-15 中芯国际集成电路制造(上海)有限公司 一种总线结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5507002A (en) * 1992-12-24 1996-04-09 At&T Global Information Solutions Company Peripheral component interconnect special cycle protocol using soft message IDS
US5448704A (en) * 1994-03-07 1995-09-05 Vlsi Technology, Inc. Method for performing writes of non-contiguous bytes on a PCI bus in a minimum number of write cycles
US5761443A (en) * 1995-06-07 1998-06-02 Advanced Micro Systems, Inc. Computer system employing a bus conversion bridge for interfacing a master device residing on a multiplexed peripheral bus to a slave device residing on a split-address, split-data multiplexed peripheral bus
US5832238A (en) * 1996-10-18 1998-11-03 Advanced Micro Devices, Inc. Enabling PCI configuration space for multiple functions
US6286035B1 (en) * 1999-02-01 2001-09-04 Lucent Technologies Inc. Validating and parsing engine for system configuration and support command messages
US6266723B1 (en) * 1999-03-29 2001-07-24 Lsi Logic Corporation Method and system for optimizing of peripheral component interconnect PCI bus transfers

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1299214C (zh) * 2004-03-12 2007-02-07 南京大学 一种pci接口ad总线再复用的方法
CN100411428C (zh) * 2005-11-29 2008-08-13 天津三星电子显示器有限公司 微处理器引脚输出和模数转换分时复用的方法
CN100397381C (zh) * 2006-07-12 2008-06-25 北京中星微电子有限公司 一种复用管脚工作模式的自动切换装置
WO2010012236A1 (zh) * 2008-07-31 2010-02-04 炬力集成电路设计有限公司 一种实现管脚分时复用的方法及片上系统
US8232820B2 (en) 2008-07-31 2012-07-31 Actions Semiconductor Co., Ltd. Method and SOC for implementing time division multiplex of pin
CN107483304A (zh) * 2016-06-07 2017-12-15 中芯国际集成电路制造(上海)有限公司 一种总线结构
CN107483304B (zh) * 2016-06-07 2020-10-30 中芯国际集成电路制造(上海)有限公司 一种总线结构

Also Published As

Publication number Publication date
CN1331069C (zh) 2007-08-08

Similar Documents

Publication Publication Date Title
US5440751A (en) Burst data transfer to single cycle data transfer conversion and strobe signal conversion
CN1111801C (zh) 用于在信息处理系统中传送数据的设备和方法
US6810460B1 (en) AMBA bus off-chip bridge
EP0189638B1 (en) Bus width adapter
EP1217602A2 (en) Updating image frames in a display device comprising a frame buffer
JP2565659B2 (ja) 情報処理システムで異なるバス・アーキテクチャの間の正確かつ完全な通信を提供する方法および装置
CN100361101C (zh) 共享一台电脑主机的终端
CN1154166A (zh) Pci到isa中断协议转换器及选择机制
US20100141664A1 (en) Efficient GPU Context Save And Restore For Hosted Graphics
CN1503146A (zh) 一种基于pci总线的管脚复用的方法
CN110795369B (zh) 基于gpio管脚实现mdio从机功能的方法及终端
CN101515436B (zh) 嵌入式led显示屏控制系统
CN1161693C (zh) 应用pci界面的单步除错卡的装置及其方法
CN1200360C (zh) 用于匹配光学模块的总线接口的装置和方法
CN1161694C (zh) Pci总线周期单步中断除错卡装置及其方法
US6567882B1 (en) PCI function extension control device and method of PCI function extension control
CN102722143B (zh) 采用复杂可编程逻辑器件扩展数字信号处理器端口的方法
CN113779755B (zh) 一种硅基多光谱集成电路芯片的设计方法和集成电路芯片
EP0766180A2 (en) Information handling system having bus to bus translation
CN100440880C (zh) 物理地址转换装置及转换方法
CN1298150A (zh) 现场总线外围设备主站的软件实现方法
CN100585632C (zh) 图形引擎装置及其数据处理方法
CN220651093U (zh) 一种运动控制卡和运动控制设备
CN2720510Y (zh) 电脑主板上的外插i/o扩展装置
CN1304922C (zh) 用于高速ccd相机的电路接口

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070808

Termination date: 20161125