CN113779755B - 一种硅基多光谱集成电路芯片的设计方法和集成电路芯片 - Google Patents
一种硅基多光谱集成电路芯片的设计方法和集成电路芯片 Download PDFInfo
- Publication number
- CN113779755B CN113779755B CN202110894478.3A CN202110894478A CN113779755B CN 113779755 B CN113779755 B CN 113779755B CN 202110894478 A CN202110894478 A CN 202110894478A CN 113779755 B CN113779755 B CN 113779755B
- Authority
- CN
- China
- Prior art keywords
- instruction
- unit
- module
- data
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 22
- 239000010703 silicon Substances 0.000 title claims abstract description 22
- 238000013461 design Methods 0.000 title abstract description 10
- 238000000034 method Methods 0.000 title description 11
- 238000001514 detection method Methods 0.000 claims abstract description 20
- 238000012545 processing Methods 0.000 claims abstract description 14
- 230000006835 compression Effects 0.000 claims abstract description 8
- 238000007906 compression Methods 0.000 claims abstract description 8
- 230000006870 function Effects 0.000 claims abstract description 7
- 238000004891 communication Methods 0.000 claims abstract description 5
- 230000003993 interaction Effects 0.000 claims abstract description 5
- 230000007246 mechanism Effects 0.000 claims description 8
- 230000005856 abnormality Effects 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 3
- 238000012546 transfer Methods 0.000 claims description 3
- 230000008023 solidification Effects 0.000 abstract 1
- 238000007711 solidification Methods 0.000 abstract 1
- 238000006243 chemical reaction Methods 0.000 description 16
- 230000006872 improvement Effects 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 6
- 230000001960 triggered effect Effects 0.000 description 6
- 230000009194 climbing Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/06—Structured ASICs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Abstract
本发明公开了一种硅基多光谱集成电路芯片，包括电源模块以及系统部分；系统部分包括RISCV核、系统总线桥、取指模块、译码模块和执行模块，系统部分用于完成芯片的所有功能；系统总线桥用于处理功耗管理和RISCV核掉电后的辅助工作，系统总线桥用于各个模块之间的连接并进行通信和数据交互；取指模块主要用于完成指令预取、压缩指令扩展和分支预测；译码模块主要用于完成指令的译码、冲突检测、操作数读取以及指令发射；执行模块主要用于对指令进行执行以及回写，同时访存也在这一级流水线中完成。本发明具有低功耗、高可靠性、可重构算法可固化逻辑并且多光谱聚焦电路逻辑IP设计进行实现的优点。
Description
技术领域
本发明涉及硅基多光谱图像信号处理技术领域，尤其涉及一种硅基多光谱集成电路芯片的设计方法和集成电路芯片。
背景技术
硅基多光谱图像信号特征提取技术，是通过对原始数据集进行变换，得到一个新的数据集。在变换过程中，可以融入去燥等技术，使得变换后的图像噪声更低。提取后的图像特征在类别属性上更为明显，有利于提高图像的分类精度。
现有技术中，现有的集成电路芯片很少有专门用于硅基多光谱信号的芯片，使得现有芯片在处理硅基多光谱信号时，不能在转换硅基多光谱信号的同时可实现图像的自动聚焦，同时现有集成电路芯片的功耗较高、可靠性不强。
发明内容
本发明提供了一种硅基多光谱集成电路芯片的设计方法和集成电路芯片，以解决上述背景技术中提出的问题。
为了实现上述目的，本发明采用了如下技术方案：
一种硅基多光谱集成电路芯片，包括电源模块以及系统部分；
系统部分包括RISCV核、系统总线桥、取指模块、译码模块和执行模块，系统部分用于完成芯片的所有功能；
系统总线桥用于处理功耗管理和RISCV核掉电后的辅助工作，系统总线桥用于各个模块之间的连接并进行通信和数据交互；
取指模块主要用于完成指令预取、压缩指令扩展和分支预测；
译码模块主要用于完成指令的译码、冲突检测、操作数读取以及指令发射；
执行模块主要用于对指令进行执行以及回写，同时访存也在这一级流水线中完成。
作为本技术方案的进一步改进方案：取指模块主要由地址生成器、AHB控制器、指令FIFO、压缩指令扩展单元以及分支预测单元构成，地址生成器用于产生指令PC并将取指请求发送给AHB控制器和存储器保护单元；
指令FIFO用于将从指令总线返回的数据需要送入指令FIFO中进行移位和拼接处理，进而可以支持混合长度编码，即支持压缩指令；
压缩指令扩展单元用于将指令FIFO每次输出一条有效压缩指令进行检测并扩展为普通的32位指令，压缩指令扩展单元为单输出通道，输出的指令一方面送入到分支检测单元中进行分支指令的相关检测，另一方面则传递至下一级译码模块流水线进行数据处理；
分支预测单元由分支预测缓存、分支预测历史表、返回地址栈构成。
作为本技术方案的进一步改进方案：指令FIFO中加入了旁路输出电路，用于更高效的数据传递。
作为本技术方案的进一步改进方案：分支预测单元采用Gshare预测器作为分支预测的主要单元。
作为本技术方案的进一步改进方案：译码模块主要由译码器、读操作数单元、冲突检测单元、计分板、发射单元、指令退役单元、通用寄存器单元构成；
译码器用于对指令进行译码，并将结果分别送入读操作数单元、冲突检测单元、发射单元；
读操作数单元中主要用于进行操作数的读取，并且功能单元中返回的数据前递至读操作数单元，用于加快数据的处理速度；
冲突检测单元用于利用计分板中保存的指令数据和状态进行冲突的检测；
发射单元用于将准备就绪的指令发射给执行模块，同时在计分板中记录指令数据和状态。
作为本技术方案的进一步改进方案：执行模块包括多种功能单元、AHB控制单元、控制流单元、写回仲裁单元等构成；
AHB控制单元用于将经过发射单元发射的操作码、操作数送给相应的功能单元执行；
控制流单元主要用于处理预测失败、异常、FENCEI、FENCE、WFI程序流的控制。
作为本技术方案的进一步改进方案：多种功能单元包括ALU、DIV、BPU、AMO、CSR、LSU、MUL和FPU，多种功能单元最多可以有3条指令并发执行。
作为本技术方案的进一步改进方案：还包括符合RISCV调试手册的调试模块，调试模块使用自定义的2线调试接口进行代码的下载和调试。
作为本技术方案的进一步改进方案：还包括为每个外部中断均设置了独立入口，同时具有多级嵌套机制和快速中断响应机制，对于非精确异常，做了保护机制，如果需要精确定位则可以采用流水线暂停的模式进行访存操作，这将会损失一定的性能，但是能够保证在访存失败后处理器内部的状态不被后面的指令更新；如果不需要精确定位，则可以采用全速模式进行访存操作，此时处理器将会以高性能模式运行。
一种硅基多光谱集成电路芯片的设计方法，包括以下步骤：
第一步：将多光谱信号输入格式转换模块进行格式转换，使得将8位视频信号转换成16位Ycbcr格式；
第二步：转换后视频信号一路输入到输入缓冲模块中，输入缓冲模块写满一行数据后，触发主控制器读取，RISCV主控制器将从输入缓冲模块中连续读取一行数据并输出到DDR控制器，由于DDR存储器为双沿触发，所以RISCV主控制器将接收的16位数据转换成32位宽，DDR控制器在260MHz时将数据写入到DDR存储器的Bank0中，并从Bankl中每次连续读取一行图像数据，输出到输出缓冲模块中，当一帧图像都写入到输出缓冲模块的Bank0中，则下一帧图像数据写入到输出缓冲模块的Bankl中，色空间转换模块从Bank1中读取数据，一直按此规则进行读写切换；
第三步，时序发生器产生的行场扫描信号，在行场信号都有效时，在输出像素时钟同步下，色空间转换模块从输出缓冲模块中读取视频数据；
第四步，输入视频进行格式转换模块后，另一路信号输入到自动聚焦模块，根据统计信息并采用一种改进的灰度差分聚焦逻辑电路计算当前帧图像的高频分量，并将聚焦逻辑电路值输出到搜索模块，搜索模块将当前帧图像聚焦函数值与前一帧图像的聚焦逻辑电路计算的值进行比较，判断当前图像是否比前一帧清晰，采用爬山搜索逻辑电路控制PWM或DA接口控制步进电机的转动，将电机转向和步数输出到电机驱动模块，电机驱动模块输出电机转动所需的驱动脉冲信号，即可实现图像的自动聚焦。
与现有技术相比，本发明的有益效果是：
本发明采用了位宽较高的指令总线以及重复的译码、发射、执行电路。芯片的取指和译码均为单通道，以32位的方式和存储器交换数据，此时取指和译码模块均可以得到充分利用，同时芯片允许指令进行乱序执行，多周期和单周期的指令可以并行地在执行模块中运行，最后芯片采用双端口回写的方式对指令的回写进行加速，通过芯片通过顺序取指、乱序执行、乱序回写的策略平衡了处理器内部的各个单元，从而达到面积、功耗和性能的折中，使得该芯片具有低功耗、高可靠性、可重构算法可固化逻辑并且多光谱聚焦电路逻辑IP设计进行实现的优点。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。本发明的具体实施方式由以下实施例及其附图详细给出。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明提出的一种硅基多光谱集成电路芯片的设计方法的流程结构示意图；
图2为本发明提出的一种硅基多光谱集成电路芯片中取指模块的结构示意图；
图3为本发明提出的一种硅基多光谱集成电路芯片中译码模块的结构示意图；
图4为本发明提出的一种硅基多光谱集成电路芯片中执行模块的结构示意图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本发明实施例中，一种硅基多光谱集成电路芯片，包括电源模块以及系统部分，电源模块用于对芯片供电；
系统部分包括RISCV核、系统总线桥、取指模块、译码模块和执行模块，系统部分用于完成芯片的所有功能；
系统总线桥用于处理功耗管理和RISCV核掉电后的辅助工作，系统总线桥用于各个模块之间的连接并进行通信和数据交互，本发明优化使用了结构更简单、功耗更低的流水线结构；
取指模块主要用于完成指令预取、压缩指令扩展和分支预测；
译码模块主要用于完成指令的译码、冲突检测、操作数读取以及指令发射；
执行模块主要用于对指令进行执行以及回写，同时访存也在这一级流水线中完成。
具体的，取指模块主要由地址生成器、AHB控制器、指令FIFO、压缩指令扩展单元以及分支预测单元构成，地址生成器用于产生指令PC并将取指请求发送给AHB控制器和存储器保护单元；
指令FIFO用于将从指令总线返回的数据需要送入指令FIFO中进行移位和拼接处理，进而可以支持混合长度编码，即支持压缩指令；
压缩指令扩展单元用于将指令FIFO每次输出一条有效压缩指令进行检测并扩展为普通的32位指令，压缩指令扩展单元为单输出通道，输出的指令一方面送入到分支检测单元中进行分支指令的相关检测，另一方面则传递至下一级译码模块流水线进行数据处理；
分支预测单元位于芯片的第一级流水线，这样做可以减少分支指令造成的流水线气泡，分支预测单元由分支预测缓存、分支预测历史表、返回地址栈构成。
具体的，芯片在取指模块中加入了指令FIFO，允许指令的预取，同时指令FIFO中加入了旁路输出电路，用于更高效的数据传递。
具体的，分支预测单元采用Gshare预测器作为分支预测的主要单元，对比目前处理器领域广泛应用的动态分支预测技术主要有Bimodal预测器、两级自适应预测器、Gshare预测器、Hybird预测器等。分支预测器的准确度越高，其处理器性能则越高，但是其硬件复杂度也越大。性能与复杂度的折中是目前芯片设计的出发点，Gshare预测器在性能和复杂度折中上具有优秀的表现，因此本芯片选择了Gshare预测器作为分支预测的主要单元。Gshare算法基本的框架通过分支地址的N-BIT和全局分支历史移位寄存器的N-BIT进行杂凑HASH运算(即位异或运算)，所得的结果用来索引项模式表，全局分支历史移位寄存器对于预测结果的准确性至关重要，它包含了过去的n次分支指令的结果。在本芯片中Gshare预测器位于第一级流水线，这意味着当一条分支指令处于预测阶段时，在后几级流水线中可能存在着没有解析的分支指令。为了对连续分支指令的准确预测，对Gshare中的全局分支历史移位寄存器同样进行预测，并采用预测的值和PC进行杂凑运算，以此作为索引。通过动态预测器对RISC-V32I的跳转指令均进行了检测，并根据其操作数和操作码的不同分成了以下几类作为BHT的预测结果。
具体的，译码模块主要由译码器、读操作数单元、冲突检测单元、计分板、发射单元、指令退役单元、通用寄存器单元构成；
译码器用于对指令进行译码，并将结果分别送入读操作数单元、冲突检测单元、发射单元；
读操作数单元中主要用于进行操作数的读取，本芯片采用了前递技术，并且功能单元中返回的数据前递至读操作数单元，用于加快数据的处理速度；
冲突检测单元用于利用计分板中保存的指令数据和状态进行冲突的检测；
发射单元用于将准备就绪的指令发射给执行模块，同时在计分板中记录指令数据和状态，至此一条指令的译码阶段完成，并将等待功能单元返回的数据进行指令的回写和退役。本芯片使用了简化的算法，只对数据冲突进行检测，允许没有相关性的指令进行乱序执行，有相关性的指令则采用流水线停顿的方式进行保护。此外，不断发展的编译技术可以利用静态调度的方式，分开具有相关性的指令来使冲突数量和性能损失降到最低程度。
具体的，本芯片使用了简化的算法，只对数据冲突进行检测，允许没有相关性的指令进行乱序执行，有相关性的指令则采用流水线停顿的方式进行保护.此外，不断发展的编译技术可以利用静态调度的方式，执行模块包括多种功能单元、AHB控制单元、控制流单元、写回仲裁单元等构成；
AHB控制单元用于将经过发射单元发射的操作码、操作数送给相应的功能单元执行；
控制流单元主要用于处理预测失败、异常、FENCEI、FENCE、WFI程序流的控制。本芯片中采用了双端口乱序回写的策略，一方面有相关性的指令在译码模块就已经通过流水线暂停的方式保护起来，完成乱序回写只需要简单的逻辑即可完成；另一方面得益于简单的流水线结构和控制逻辑，通用寄存器写端口上的时序路径较短，因此双端口的回写策略将以较少的资源换取较大的性能提升。
具体的，多种功能单元包括ALU、DIV、BPU、AMO、CSR、LSU、MUL和FPU，为了提高性能，多种功能单元最多可以有3条指令并发执行。
具体的，还包括符合RISCV调试手册的调试模块，调试模块使用自定义的2线调试接口进行代码的下载和调试。
具体的，还包括为每个外部中断均设置了独立入口，同时具有多级嵌套机制和快速中断响应机制，对于非精确异常，做了保护机制，如果需要精确定位则可以采用流水线暂停的模式进行访存操作，这将会损失一定的性能，但是能够保证在访存失败后处理器内部的状态不被后面的指令更新；如果不需要精确定位，则可以采用全速模式进行访存操作，此时处理器将会以高性能模式运行。
一种硅基多光谱集成电路芯片的设计方法，包括以下步骤：
第一步：将多光谱信号输入格式转换模块进行格式转换，使得将8位视频信号转换成16位Ycbcr格式；
第二步：转换后视频信号一路输入到输入缓冲模块中，输入缓冲模块写满一行数据后，触发主控制器读取，RISCV主控制器将从输入缓冲模块中连续读取一行数据并输出到DDR控制器，由于DDR存储器为双沿触发，所以RISCV主控制器将接收的16位数据转换成32位宽，DDR控制器在260MHz时将数据写入到DDR存储器的Bank0中，并从Bankl中每次连续读取一行图像数据，输出到输出缓冲模块中，当一帧图像都写入到输出缓冲模块的Bank0中，则下一帧图像数据写入到输出缓冲模块的Bankl中，色空间转换模块从Bank1中读取数据，一直按此规则进行读写切换；
第三步，时序发生器产生的行场扫描信号，在行场信号都有效时，在输出像素时钟同步下，色空间转换模块从输出缓冲模块中读取视频数据；
第四步，输入视频进行格式转换模块后，另一路信号输入到自动聚焦模块，根据统计信息并采用一种改进的灰度差分聚焦逻辑电路计算当前帧图像的高频分量，并将聚焦逻辑电路值输出到搜索模块，搜索模块将当前帧图像聚焦函数值与前一帧图像的聚焦逻辑电路计算的值进行比较，判断当前图像是否比前一帧清晰，采用爬山搜索逻辑电路控制PWM或DA接口控制步进电机的转动，将电机转向和步数输出到电机驱动模块，电机驱动模块输出电机转动所需的驱动脉冲信号，即可实现图像的自动聚焦。
本发明的工作原理是：
将多光谱信号输入格式转换模块进行格式转换，使得将8位视频信号转换成16位Ycbcr格式，转换后视频信号一路输入到输入缓冲模块中，输入缓冲模块写满一行数据后，触发主控制器读取，RISCV主控制器将从输入缓冲模块中连续读取一行数据并输出到DDR控制器，由于DDR存储器为双沿触发，所以RISCV主控制器将接收的16位数据转换成32位宽，DDR控制器在260MHz时将数据写入到DDR存储器的Bank0中，并从Bankl中每次连续读取一行图像数据，输出到输出缓冲模块中，当一帧图像都写入到输出缓冲模块的Bank0中，则下一帧图像数据写入到输出缓冲模块的Bankl中，色空间转换模块从Bank1中读取数据，一直按此规则进行读写切换，时序发生器产生的行场扫描信号，在行场信号都有效时，在输出像素时钟同步下，色空间转换模块从输出缓冲模块中读取视频数据，色空间转换模块数字视频数据转换为RGB格式的数字信号输出；
同时输入视频进行格式转换模块后，另一路信号输入到自动聚焦模块，根据统计信息并采用一种改进的灰度差分聚焦逻辑电路计算当前帧图像的高频分量，并将聚焦逻辑电路值输出到搜索模块，搜索模块将当前帧图像聚焦函数值与前一帧图像的聚焦逻辑电路计算的值进行比较，判断当前图像是否比前一帧清晰，采用爬山搜索逻辑电路控制PWM或DA接口控制步进电机的转动，将电机转向和步数输出到电机驱动模块，电机驱动模块输出电机转动所需的驱动脉冲信号，即可实现图像的自动聚焦；
其中芯片内部分为电源模块、RISCV核、系统总线桥、取指模块、译码模块和执行模块，系统总线桥用于处理功耗管理和RISCV核掉电后的辅助工作，系统总线桥用于各个模块之间的连接并进行通信和数据交互；取指模块主要用于完成指令预取、压缩指令扩展和分支预测；译码模块主要用于完成指令的译码、冲突检测、操作数读取以及指令发射；执行模块主要用于对指令进行执行以及回写，访存也在这一级流水线中完成；同时多光谱聚焦电路逻辑进行实现，形成独立数字信号处理单元挂载总线实现；并且芯片架构上实现高性能、低开销的多光谱自动聚焦芯片处理器。
以上，仅为本发明的较佳实施例而已，并非对本发明作任何形式上的限制；凡本行业的普通技术人员均可按说明书附图所示和以上而顺畅地实施本发明；但是，凡熟悉本专业的技术人员在不脱离本发明技术方案范围内，利用以上所揭示的技术内容而做出的些许更动、修饰与演变的等同变化，均为本发明的等效实施例；同时，凡依据本发明的实质技术对以上实施例所作的任何等同变化的更动、修饰与演变等，均仍属于本发明的技术方案的保护范围之内。
Claims (4)
1.一种硅基多光谱集成电路芯片，其特征在于，包括电源模块以及系统部分；
系统部分包括RISCV核、系统总线桥、取指模块、译码模块和执行模块，系统部分用于完成芯片的所有功能；
系统总线桥用于处理功耗管理和RISCV核掉电后的辅助工作，系统总线桥用于各个模块之间的连接并进行通信和数据交互；
取指模块主要用于完成指令预取、压缩指令扩展和分支预测；
取指模块主要由地址生成器、AHB控制器、指令FIFO、压缩指令扩展单元以及分支预测单元构成，地址生成器用于产生指令PC并将取指请求发送给AHB控制器和存储器保护单元；
指令FIFO用于将从指令总线返回的数据需要送入指令FIFO中进行移位和拼接处理，进而可以支持混合长度编码，即支持压缩指令；
压缩指令扩展单元用于将指令FIFO每次输出一条有效压缩指令进行检测并扩展为普通的32位指令，压缩指令扩展单元为单输出通道，输出的指令一方面送入到分支检测单元中进行分支指令的相关检测，另一方面则传递至下一级译码模块流水线进行数据处理；
分支预测单元由分支预测缓存、分支预测历史表、返回地址栈构成；
分支预测单元采用Gshare预测器作为分支预测的主要单元；
译码模块主要用于完成指令的译码、冲突检测、操作数读取以及指令发射；
译码模块主要由译码器、读操作数单元、冲突检测单元、计分板、发射单元、指令退役单元、通用寄存器单元构成；
译码器用于对指令进行译码，并将结果分别送入读操作数单元、冲突检测单元、发射单元；
读操作数单元中主要用于进行操作数的读取，并且功能单元中返回的数据前递至读操作数单元，用于加快数据的处理速度；
冲突检测单元用于利用计分板中保存的指令数据和状态进行冲突的检测；
发射单元用于将准备就绪的指令发射给执行模块，同时在计分板中记录指令数据和状态；
执行模块主要用于对指令进行执行以及回写，同时访存也在这一级流水线中完成；
执行模块包括多种功能单元、AHB控制单元、控制流单元、写回仲裁单元构成；
AHB控制单元用于将经过发射单元发射的操作码、操作数送给相应的功能单元执行；
控制流单元主要用于处理预测失败、异常、FENCEI、FENCE、WFI程序流的控制；
多种功能单元包括ALU、DIV、BPU、AMO、CSR、LSU、MUL和FPU，多种功能单元最多可以有3条指令并发执行。
2.根据权利要求1的一种硅基多光谱集成电路芯片，其特征在于，指令FIFO中加入了旁路输出电路，用于更高效的数据传递。
3.根据权利要求1的一种硅基多光谱集成电路芯片，其特征在于，还包括符合RISCV调试手册的调试模块，调试模块使用自定义的2线调试接口进行代码的下载和调试。
4.根据权利要求1的一种硅基多光谱集成电路芯片，其特征在于，还包括为每个外部中断均设置了独立入口，同时具有多级嵌套机制和快速中断响应机制，对于非精确异常，做了保护机制，如果需要精确定位则可以采用流水线暂停的模式进行访存操作，这将会损失一定的性能，但是能够保证在访存失败后处理器内部的状态不被后面的指令更新；如果不需要精确定位，则可以采用全速模式进行访存操作，此时处理器将会以高性能模式运行。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110894478.3A CN113779755B (zh) | 2021-08-05 | 2021-08-05 | 一种硅基多光谱集成电路芯片的设计方法和集成电路芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110894478.3A CN113779755B (zh) | 2021-08-05 | 2021-08-05 | 一种硅基多光谱集成电路芯片的设计方法和集成电路芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113779755A CN113779755A (zh) | 2021-12-10 |
| CN113779755B true CN113779755B (zh) | 2023-11-17 |
Family
ID=78836757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110894478.3A Active CN113779755B (zh) | 2021-08-05 | 2021-08-05 | 一种硅基多光谱集成电路芯片的设计方法和集成电路芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113779755B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114626322A (zh) * | 2022-05-12 | 2022-06-14 | 西安芯瞳半导体技术有限公司 | 提升时钟精确级的芯片架构模型、建模方法、装置及介质 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990003001A1 (en) * | 1988-09-02 | 1990-03-22 | Arix Corporation | Pipeline structures and methods |
| JPH03216776A (ja) * | 1990-01-22 | 1991-09-24 | Mitsubishi Electric Corp | 集積回路装置及びそれにより構成されたマイクロプロセッサ |
| CN1584824A (zh) * | 2003-08-18 | 2005-02-23 | 上海海尔集成电路有限公司 | 一种基于cisc结构的微处理器构架及指令实现方式 |
| CN1907809A (zh) * | 2006-08-01 | 2007-02-07 | 北京航空航天大学 | 高精度aps太阳敏感器 |
| CN105005089A (zh) * | 2015-06-08 | 2015-10-28 | 上海交通大学 | 基于计算机视觉的机场道面异物探测系统与方法 |
| CN105245776A (zh) * | 2015-09-25 | 2016-01-13 | 南京汉森思物联网科技有限公司 | 一种可实现软件图形化可编程的控制方法 |
| CN109144573A (zh) * | 2018-08-16 | 2019-01-04 | 胡振波 | 基于risc-v指令集的二级流水线架构 |
| CN109918130A (zh) * | 2019-01-24 | 2019-06-21 | 中山大学 | 一种具有快速数据旁路结构的四级流水线risc-v处理器 |
| CN110896431A (zh) * | 2019-12-23 | 2020-03-20 | 中国电子科技集团公司第三十四研究所 | 一种无压缩高清视频传输方法和系统 |
| CN111143038A (zh) * | 2019-12-31 | 2020-05-12 | 江苏金智科技股份有限公司 | Risc-v架构微处理器内核信息模型建模及生成方法 |
| CN111982835A (zh) * | 2020-08-17 | 2020-11-24 | 吉林求是光谱数据科技有限公司 | 一种基于硅基多光谱芯片的水果糖度无损检测装置及方法 |
| US10922462B1 (en) * | 2019-11-22 | 2021-02-16 | SiFive, Inc. | Intellectual property block validation and design integration for integrated circuits |
-
2021
- 2021-08-05 CN CN202110894478.3A patent/CN113779755B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990003001A1 (en) * | 1988-09-02 | 1990-03-22 | Arix Corporation | Pipeline structures and methods |
| JPH03216776A (ja) * | 1990-01-22 | 1991-09-24 | Mitsubishi Electric Corp | 集積回路装置及びそれにより構成されたマイクロプロセッサ |
| CN1584824A (zh) * | 2003-08-18 | 2005-02-23 | 上海海尔集成电路有限公司 | 一种基于cisc结构的微处理器构架及指令实现方式 |
| CN1907809A (zh) * | 2006-08-01 | 2007-02-07 | 北京航空航天大学 | 高精度aps太阳敏感器 |
| CN105005089A (zh) * | 2015-06-08 | 2015-10-28 | 上海交通大学 | 基于计算机视觉的机场道面异物探测系统与方法 |
| CN105245776A (zh) * | 2015-09-25 | 2016-01-13 | 南京汉森思物联网科技有限公司 | 一种可实现软件图形化可编程的控制方法 |
| CN109144573A (zh) * | 2018-08-16 | 2019-01-04 | 胡振波 | 基于risc-v指令集的二级流水线架构 |
| CN109918130A (zh) * | 2019-01-24 | 2019-06-21 | 中山大学 | 一种具有快速数据旁路结构的四级流水线risc-v处理器 |
| US10922462B1 (en) * | 2019-11-22 | 2021-02-16 | SiFive, Inc. | Intellectual property block validation and design integration for integrated circuits |
| CN110896431A (zh) * | 2019-12-23 | 2020-03-20 | 中国电子科技集团公司第三十四研究所 | 一种无压缩高清视频传输方法和系统 |
| CN111143038A (zh) * | 2019-12-31 | 2020-05-12 | 江苏金智科技股份有限公司 | Risc-v架构微处理器内核信息模型建模及生成方法 |
| CN111982835A (zh) * | 2020-08-17 | 2020-11-24 | 吉林求是光谱数据科技有限公司 | 一种基于硅基多光谱芯片的水果糖度无损检测装置及方法 |
Non-Patent Citations (2)
| Title |
|---|
| 应用于DSP中CPU的八级流水线的研究与设计;陈宪;黄嵩人;;电子世界(第24期);128-129 * |
| 芯片级硅基光谱仪研究进展;王伟平等;《光谱学与光谱分析》;第40卷(第2期);333-342 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113779755A (zh) | 2021-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6925553B2 (en) | Staggering execution of a single packed data instruction using the same circuit | |
| US7473293B2 (en) | Processor for executing instructions containing either single operation or packed plurality of operations dependent upon instruction status indicator | |
| US20020169942A1 (en) | VLIW processor | |
| TW514782B (en) | System and method for reducing write traffic in processors | |
| US6304954B1 (en) | Executing multiple instructions in multi-pipelined processor by dynamically switching memory ports of fewer number than the pipeline | |
| JP2000222206A (ja) | データ処理装置 | |
| US6148395A (en) | Shared floating-point unit in a single chip multiprocessor | |
| US20100299505A1 (en) | Instruction fusion calculation device and method for instruction fusion calculation | |
| CN113779755B (zh) | 一种硅基多光谱集成电路芯片的设计方法和集成电路芯片 | |
| JPH1165844A (ja) | パイプラインバイパス機能を有するデータ処理装置 | |
| JP3781519B2 (ja) | プロセッサの命令制御機構 | |
| US5274777A (en) | Digital data processor executing a conditional instruction within a single machine cycle | |
| JPH10105402A (ja) | パイプライン方式のプロセッサ | |
| Nielsen et al. | A low-power asynchronous data-path for a FIR filter bank | |
| US8578135B2 (en) | Apparatus for calculating and prefetching a branch target address | |
| KR100267089B1 (ko) | 스칼라/벡터연산이조합된단일명령복수데이터처리 | |
| JP2001100997A (ja) | 並列処理プロセッサ | |
| CN113703845B (zh) | 一种基于risc-v的可重构嵌入式处理器微架构及其工作方法 | |
| US7134000B2 (en) | Methods and apparatus for instruction alignment including current instruction pointer logic responsive to instruction length information | |
| US6044460A (en) | System and method for PC-relative address generation in a microprocessor with a pipeline architecture | |
| CN114586002A (zh) | 改变数据格式的交织数据转换 | |
| JPH04104350A (ja) | マイクロプロセッサ | |
| JP2001005640A (ja) | 浮動小数点ユニットにおいてロードバイパスを実行する方法及び装置 | |
| JP3461887B2 (ja) | 可変長パイプライン制御装置 | |
| WO2005036384A2 (en) | Instruction encoding for vliw processors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |