CN111143038A - Risc-v架构微处理器内核信息模型建模及生成方法 - Google Patents

Abstract

本发明公开了一种RISC‑V架构微处理器内核信息模型建模及生成方法，对RISC‑V架构微处理器内核、指令集进行抽象分析，提取它们各自的抽象特征，确定对应的抽象类以及抽象类的属性，将各个抽象类之间的派生、汇聚、继承、关联关系进行描述，建立CIM信息模型，本发明得到的信息模型具有良好的可扩展性，从而可以有效采用现有的CIM模型技术和工具，对微处理器底层架构和指令信息进行处理，可以满足底层软件开发和维护技术逐步走向自动化、工具化的应用需求。

Description

RISC-V架构微处理器内核信息模型建模及生成方法

技术领域

本发明涉及一种描述微处理器内核架构的信息模型，具体来说，是针对RISC-V开源指令集架构内核所建立的一种面向软件开发应用的信息模型。

背景技术

从微处理器(MCU)内核架构的开放应用历史来看，早在1994年Sun公司就推动其SPARC v8架构成为了IEEE标准(IEEE Standard 1754-1994)，并授权多家生产商采用，包括德州仪器、Cypress半导体和富士通等，也因此出现了完全开放源码的LEON处理器，所以SPARC架构是最早开放的经典RISC处理器内核架构。但由于SPARC架构是面向服务器领域而设计的，其最大的特点是需要实现从72到640个之多的通用64位寄存器，并组成一系列的寄存器窗口(寄存器组)，这种架构可以切换不同的寄存器组快速地响应函数调用与返回从而产生非常高的性能。但存在的问题是不具备模块化的特点，使得用户无法裁剪和选择；同时架构的功耗面积代价太大，难以成为PC与嵌入式领域处理器。因此，随着Sun公司的衰弱，SPARC架构现在基本上退出了人们的视野。RISC-V指令集架构诞生于美国加州伯克利大学的相关教学计划，设计之初就总结了计算机体系结构多年发展而形成的成熟技术，透彻研究了以往暴露的问题。所以其指令设计简洁规整、寄存器规划合理。2016年RISC-V基金会成立标志其成为最具革命性意义的开放处理器架构。

传统的MCU内核定义通常采用硬件描述语言来实现，并提供了针对性的完整工具链。利用硬件描述语言的数字电路系统设计过程是：从顶层到底层(从抽象到具体)逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。然后，利用电子设计自动化(EDA)工具，逐层进行仿真验证，再把其中需要变为实际电路的模块组合，经过自动综合工具转换到门级电路网表。接下去，再用专用集成电路ASIC或现场可编程门阵列FPGA自动布局布线工具，把网表转换为要实现的具体电路布线结构。硬件描述语言已形成IEEE标准，主要用于FPGA、ASIC等硬件的开发调试以及仿真，涵盖了硬件设计的各个阶段，极大的简化了硬件设计工作，促进了设计自动化的发展。

从最早的SUN SPARC、到现在的RISC-V架构，都具有层次化的硬件描述语言硬件设计，从SPARC因不具备模块化，使得用户无法裁剪和选择的不足来看，目前的RISC-V架构确实进行了很大的改进，如提供了32位、64位乃至128位的硬件结构选择，同时还提供了整型、单精度浮点、双精度浮点等多种寄存器类型的选择等等，具备十足的后发优势。

MCU内核是MCU的关键组成部分，其功能和指令集的设计决定了MCU的处理能力与处理性能；MCU内核的设计相对独立于MCU的存储器接口、外设接口、中断机构等部分。在MCU硬件产品开发和推广的过程中，同时还需要对与其配合的底层软件进行有效开发，才能确保所实现的MCU产品能够被各类MCU应用产品开发者所采用。必须看到：从MCU应用的角度来看，光有硬件描述语言针对硬件电路的设计描述是不够的，还需要从与之配合的底层软件设计、开发角度的MCU(包括内核部分)组成和功能信息描述，才能更好地配合软件开发相关自动化工具来加速软件设计开发工作。

传统上，MCU内核并不开源，难以了解其内部信息，也没有MCU设计应用时对内核进行自由定义的可能，所以，无法实现MCU内核的信息建模。而为了更好地推广开源RISC-V架构，满足用户采用RISC-V架构灵活自定义MCU内核并开发自主MCU的应用要求，需要一种RISC-V架构MCU内核信息模型，以便在相关MCU底层软件开发时，供设计描述和辅助验证过程中使用；并可配合相关软件开发自动化工具，形成部分开发代码的自动生成，加速软件设计开发工作。

发明内容

发明目的：为了克服现有技术中存在的不足，本发明提供一种RISC-V架构微处理器内核信息模型建模方法，本发明得到的信息模型能够在相关微处理器底层软件开发时，供设计描述和验证使用中，并可配合相关软件开发自动化工具，形成部分开发代码的自动生成，加速软件设计开发工作。

技术方案：为实现上述目的，本发明采用的技术方案为：

一种RISC-V架构微处理器内核信息模型建模方法，包括以下步骤：

步骤1，对RISC-V架构微处理器内核、指令集进行抽象分析，提取它们各自的抽象特征，确定对应的抽象类以及抽象类的属性。

RISC-V架构微处理器内核包括寄存器组、指令指针寄存器、控制状态寄存器、指令，指令包括指令码、指令寄存器组、控制状态寄存器、立即数、功能函数、所述指令寄存器组包括目的寄存器、源寄存器。

抽象类以及抽象类的属性：RISC-V-Core、Register、PC、CSR、GeneralPurposeRegister、RegisterGroup、Instruction、InstructionSet、Segment、OPCode、DestinationRegister、SourceRegister、Immediate、Function，分别代表RISC-V微处理器中的内核、寄存器、指令指针寄存器、控制状态控制器、通用寄存器、寄存器组、指令、指令集、指令中的位段，以及指令中的操作码、目的寄存器、源寄存器、立即数和功能函数信息实体。

步骤2，将各个抽象类之间的派生、汇聚、继承、关联关系进行描述，建立CIM信息模型。

RISC-V-Core类与RegisterGroup类、PC类、CSR类、InstructionSet类存在聚合关系，表示RISC-V微处理器内核包含寄存器组、指令指针寄存器、控制状态寄存器和指令集。

PC类、CSR类和GeneralPurposeRegister类由Register类派生而来。RegisterGroup类与GeneralPurposeRegister类存在聚合关系，表示寄存器组包含一个或多个通用寄存器。

InstructionSet类与Instruction类存在聚合关系，表示指令集中包含一条或多条指令。

OPCode类、DestinationRegister类、SourceRegister类、Immediate类、Function类由基类Segment派生而来，表示操作码、目的寄存器、源寄存器、立即数和功能函数，均为指令中的若干连续位构成的位段，用Name、from、to、Value属性来表示，用以标识该位段的名称、在指令中的位置及值。

CIM信息模型表示为一棵按聚合关系组织的树，根节点为表示内核的寄存器、指令集的实例对象类，树中节点表示寄存器、指令集其中的一个组成单元，其所有子女节点表示构成该组成单元的所有组成部分。

优选的：指令集分为基本部分指令集和可选扩展部分指令集，基本部分指令集指所有硬件实现都必须实现的部分，可选扩展部分指令集分为标准扩展指令集和非标准扩展指令集。乘除法、单双精度的浮点、原子操作在标准扩展指令集中。

优选的：RISC-V架构的整数通用寄存器组，包含32个I架构或者16个E架构通用整数寄存器，其中整数寄存器0被预留为常数0，其他的31个I架构或者15个E架构为普通的通用整数寄存器。

优选的：使用浮点模块，则需要另外一个独立的浮点寄存器组，包含32个通用浮点寄存器，浮点模块包括F模块或者D模块，如果仅使用F模块的浮点指令子集，则每个通用浮点寄存器的宽度为32比特。如果使用了D模块的浮点指令子集，则每个通用浮点寄存器的宽度为64比特。

优选的：任何长度的指令，如果所有位全0或全1，都认为是非法指令，前者跳入填满0的储存区域，后者通常意味着总线或储存器损坏。

本发明相比现有技术，具有以下有益效果：

本发明采用CIM模型技术建立了RISC-V微处理器内核信息模型，具有良好的可扩展性，从而可以有效采用现有的CIM模型技术和工具，对微处理器底层架构和指令信息进行处理，可以满足底层软件开发和维护技术逐步走向自动化、工具化的应用需求。

附图说明

图1是本发明的一种RISC-V架构微处理器内核CIM信息模型图；

图2是本发明的一种基于RV32I指令集的微处理器内核CIM实例信息模型示例图。

具体实施方式

下面结合附图和具体实施例，进一步阐明本发明，应理解这些实例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。

一种RISC-V架构微处理器内核信息模型建模方法，首先对RISC-V架构微处理器内核的寄存器、指令集进行抽象分析，提取它们各自的抽象特征，确定对应的抽象类以及抽象类的属性。然后进行关系分析，即将各个抽象类之间的派生、汇聚、继承、关联关系进行描述，从而CIM模型的建模，即建立一个RISC-V架构微处理器内核CIM信息模型。

RISC-V架构支持32位或者64位的架构，32位架构由RV32表示，其每个通用寄存器的宽度为32比特(位)；64位架构由RV64表示，其每个通用寄存器的宽度为64比特(位)。

RISC-V架构的整数通用寄存器组，包含32个(I架构)或者16个(E架构)通用整数寄存器，其中整数寄存器0被预留为常数0，其他的31个(I架构)或者15个(E架构)为普通的通用整数寄存器。如果使用了浮点模块(F或者D)，则需要另外一个独立的浮点寄存器组，包含32个通用浮点寄存器。如果仅使用F模块的浮点指令子集，则每个通用浮点寄存器的宽度为32比特；如果使用了D模块的浮点指令子集，则每个通用浮点寄存器的宽度为64比特。

RISC-V指令集分为基本部分和扩展部分，基本部分的指令集指所有硬件实现都必须实现的部分，可选的扩展部分又分为标准扩展和非标准扩展。乘除法、单双精度的浮点、原子操作就在标准扩展子集中。

“I”基本整数集，其中包含整数的基本计算、Load/Store和控制流，所有的硬件实现都必须包含这一部分。

“M”标准整数乘除法扩展集，增加了整数寄存器中的乘除法指令。

“A”标准操作原子扩展集，增加对储存器的原子读、写、修改和处理器间的同步。

“F”标准单精度浮点扩展集，增加了浮点寄存器、计算指令、L/S指令。

“D”标准双精度扩展集，扩展双精度浮点寄存器，双精度计算指令、L/S指令。

I+M+F+A+D被缩写为“G”，共同组成通用的标量指令。在后续的版本迭代过程中，RV32G和RV64G总是保持不变。

基本RISC-V ISA具有32位固定长度，并且需要32位地址对齐。但是也支持变长扩展，要求指令长度为16位整数倍，16位地址对齐。

32位指令最低2位为“11”，而16位变长指令可以是“00、01、10”，48位指令低5位位全1，64位指令低6位全1。

任何长度的指令，如果所有位全0或全1，都认为是非法指令，前者跳入填满0的储存区域，后者通常意味着总线或储存器损坏。

因此一个RISC-V架构微处理器内核由以下组件构成：

根据上面的描述，一种RISC-V架构微处理器内核的CIM信息模型如图1所示，包括如下CIM类：RISC-V-Core、Register、PC、CSR、GeneralPurposeRegister、RegisterGroup、Instruction、InstructionSet、Segment、OPCode、DestinationRegister、SourceRegister、Immediate、Function，分别代表RISC-V微处理器中的内核、寄存器、指令指针寄存器、控制状态控制器、通用寄存器、寄存器组、指令、指令集、指令中的位段，以及指令中的操作码、目的寄存器、源寄存器、立即数和功能函数等信息实体。

RISC-V-Core类与RegisterGroup类、PC类、CSR类、InstructionSet类存在聚合关系，表示RISC-V微处理器内核包含寄存器组、指令指针寄存器、控制状态寄存器和指令集。

PC类、CSR类和GeneralPurposeRegister类由Register类派生而来；RegisterGroup类与GeneralPurposeRegister类存在聚合关系，表示寄存器组包含一个或多个通用寄存器。

InstructionSet类与Instruction类存在聚合关系，表示指令集中包含一条或多条指令。

OPCode类、DestinationRegister类、SourceRegister类、Immediate类、Function类由基类Segment派生而来，表示操作码、目的寄存器、源寄存器、立即数和功能函数，均为指令中的若干连续位构成的位段，可以用Name、from、to、Value属性来表示，用以标识该位段的名称、在指令中的位置及值。

RISC-V架构微处理器内核信息模型表示为一棵按聚合关系组织的树，根节点为表示内核的寄存器、指令集的实例对象类，树中节点表示寄存器、指令集其中的一个组成单元，其所有子女节点表示构成该组成单元的所有组成部分。

RISC-V架构微处理器内核信息模型可通过确定寄存器组数量和位宽、确定指令集中各指令的操作码、操作码、目的寄存器、源寄存器、立即数、功能函数等子类的位域来进行实例化。

一种RISC-V架构微处理器内核信息模型建模方法得到的MCU信息模型的生成方法，允许使用者根据建立的信息模型自动生成底层软件中的部分汇编语言文件或C语言头文件，提高底层软件开发的效率和质量，包括以下步骤：

步骤一，从根节点出发，按深度优先搜索顺序遍历实例模型，获取当前工作节点；

步骤二，依次读取工作节点的属性，在底层软件中的汇编语言文件或C语言头文件中添加针对该属性的变量及常量定义语句；

步骤三，依次读取工作节点的方法，在底层软件中的汇编语言文件或C语言头文件中添加该方法对应的函数声明。

如图2所示，采用基本RV32指令集的RISC-V内核为例，来说明本发明：

采用RV32I指令集的RISC-V架构微处理器信息模型被实例化如下：

RV32I RISC-V内核

对应的实例化CIM模型如图2所示。

以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (6)

1.一种RISC-V架构微处理器内核信息模型建模方法，其特征在于，包括以下步骤：

步骤1，对RISC-V架构微处理器内核、指令集进行抽象分析，提取它们各自的抽象特征，确定对应的抽象类以及抽象类的属性；

RISC-V架构微处理器内核包括寄存器组、指令指针寄存器、控制状态寄存器、指令，指令包括指令码、指令寄存器组、控制状态寄存器、立即数、功能函数、所述指令寄存器组包括目的寄存器、源寄存器；

抽象类以及抽象类的属性：RISC-V-Core、Register、PC、CSR、GeneralPurposeRegister、RegisterGroup、Instruction、InstructionSet、Segment、OPCode、DestinationRegister、SourceRegister、Immediate、Function，分别代表RISC-V微处理器中的内核、寄存器、指令指针寄存器、控制状态控制器、通用寄存器、寄存器组、指令、指令集、指令中的位段，以及指令中的操作码、目的寄存器、源寄存器、立即数和功能函数信息实体；

步骤2，将各个抽象类之间的派生、汇聚、继承、关联关系进行描述，建立CIM信息模型；

RISC-V-Core类与RegisterGroup类、PC类、CSR类、InstructionSet类存在聚合关系，表示RISC-V微处理器内核包含寄存器组、指令指针寄存器、控制状态寄存器和指令集；

PC类、CSR类和GeneralPurposeRegister类由Register类派生而来；RegisterGroup类与GeneralPurposeRegister类存在聚合关系，表示寄存器组包含一个或多个通用寄存器；

InstructionSet类与Instruction类存在聚合关系，表示指令集中包含一条或多条指令；

OPCode类、DestinationRegister类、SourceRegister类、Immediate类、Function类由基类Segment派生而来，表示操作码、目的寄存器、源寄存器、立即数和功能函数，均为指令中的若干连续位构成的位段，用Name、from、to、Value属性来表示，用以标识该位段的名称、在指令中的位置及值；

CIM信息模型表示为一棵按聚合关系组织的树，根节点为表示内核的寄存器、指令集的实例对象类，树中节点表示寄存器、指令集其中的一个组成单元，其所有子女节点表示构成该组成单元的所有组成部分。

2.根据权利要求1所述RISC-V架构微处理器内核信息模型建模方法，其特征在于：指令集分为基本部分指令集和可选扩展部分指令集，基本部分指令集指所有硬件实现都必须实现的部分，可选扩展部分指令集分为标准扩展指令集和非标准扩展指令集；乘除法、单双精度的浮点、原子操作在标准扩展指令集中。

3.根据权利要求2所述RISC-V架构微处理器内核信息模型建模方法，其特征在于：RISC-V架构的整数通用寄存器组，包含32个I架构或者16个E架构通用整数寄存器，其中整数寄存器0被预留为常数0，其他的31个I架构或者15个E架构为普通的通用整数寄存器。

4.根据权利要求3所述RISC-V架构微处理器内核信息模型建模方法，其特征在于：使用浮点模块，则需要另外一个独立的浮点寄存器组，包含32个通用浮点寄存器，浮点模块包括F模块或者D模块，如果仅使用F模块的浮点指令子集，则每个通用浮点寄存器的宽度为32比特；如果使用了D模块的浮点指令子集，则每个通用浮点寄存器的宽度为64比特。

5.根据权利要求4所述RISC-V架构微处理器内核信息模型建模方法，其特征在于：任何长度的指令，如果所有位全0或全1，都认为是非法指令，前者跳入填满0的储存区域，后者通常意味着总线或储存器损坏。

6.一种采用权利要求1所述RISC-V架构微处理器内核信息模型建模方法的得到的信息模型的生成方法，其特征在于，包括以下步骤：

步骤一，从根节点出发，按深度优先搜索顺序遍历实例模型，获取当前工作节点；

步骤二，依次读取工作节点的属性，在底层软件中的汇编语言文件或C语言头文件中添加针对该属性的变量及常量定义语句；

步骤三，依次读取工作节点的方法，在底层软件中的汇编语言文件或C语言头文件中添加该方法对应的函数声明。

Images