CN111460747B - 一种用于集成电路设计的标准单元追踪方法 - Google Patents
一种用于集成电路设计的标准单元追踪方法 Download PDFInfo
- Publication number
- CN111460747B CN111460747B CN202010279408.2A CN202010279408A CN111460747B CN 111460747 B CN111460747 B CN 111460747B CN 202010279408 A CN202010279408 A CN 202010279408A CN 111460747 B CN111460747 B CN 111460747B
- Authority
- CN
- China
- Prior art keywords
- node
- child nodes
- nodes
- integrated circuit
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种用于集成电路设计的标准单元路径追踪方法,属于集成电路设计技术领域。一种用于集成电路设计的标准单元追踪方法,包括:从第一节点出发,采用DC工具中的扇出点命令查找第一节点的全部子节点,然后采用TCL中的lsearch命令逐一分析这些子节点中是否存在第二节点;若存在,则从第一节点开始,按照层级关系依次经过第一节点、第一节点与第二节点之间的中间逻辑点、第二节点,建立第一节点与第二节点之间的链接路径;然后将所有链接路径存储生成一个链接路径列表;打印,输出该链接路径。本发明的应用可从复杂的集成电路中快速查找两个逻辑点之间的链接路径,提高两个逻辑点之间信息分析的效率,降低集成电路设计的难度。
Description
技术领域
本发明涉及集成电路设计技术领域,特别是一种用于集成电路设计的标准单元追踪方法。
背景技术
集成电路设计分为模拟电路设计和数字电路设计,数字电路的设计流程包括前端设计、数字实现(Synthesis)和物理实现(P&R)三个阶段,在数字实现和物理实现阶段,当需要优化芯片的Timing、Power和Area以及Debug时,通常需要分析电路中两个逻辑点(节点)之间的链路信息,比如数据流/时钟的走向,两个逻辑点之间由哪些标准单元(Standard-Cell)组成以及两个逻辑点之间的延迟信息等等,在较大的工程项目中,电路集成的规模非常大,如果仅仅依靠人工手动查询两个逻辑点之间的信息来分析是比较麻烦的,不仅效率低而且容易出错,当两个逻辑点之间存在的多条链接路径时更会加剧手动分析的难度。
发明内容
本发明主要解决的技术问题是提供一种用于集成电路设计的标准单元追踪方法,从复杂的集成电路中快速查找两个逻辑点之间的链接路径,提高两个逻辑点之间信息分析的效率,降低集成电路设计的难度。
为了实现上述目的,本发明采用的第一个技术方案是:一种用于集成电路设计的标准单元追踪方法,在集成电路流程中的第一节点与第二节点之间建立追踪路径,从而确定第一节点与第二节点之间的逻辑关系,其特征在于,由逻辑综合工具中的扇出点命令查找出第一节点的全部子节点;由工具命令语言(TCL,Tool Command Language)中的lsearch命令查找全部子节点中是否存在第二节点,若全部子节点中存在第二节点,根据全部子节点与第一节点之间的层级关系,由第一节点出发,建立第一节点与第二节点之间的链接路径,然后将链接路径存储生成一个链接路径列表,若全部子节点中不存在第二节点,则打印“两节点之间没有链接关系”,然后退出程序。
本发明采用的第二个技术方案是:一种计算机可读存储介质,其存储有计算机指令,该计算机指令被操作以执行方案一中的用于集成电路设计的标准单元追踪方法。
本发明采用的第三个技术方案是:一种计算机设备,其包括处理器和存储器,存储器存储有计算机指令,处理器操作所述计算机指令以执行方案一中的用于集成电路设计的标准单元追踪方法。
本发明的有益效果:本发明的应用可从复杂的集成电路中快速查找两个逻辑点之间的链接路径,提高两个逻辑点之间信息分析的效率,降低集成电路设计的难度。
附图说明
图1是本发明一种用于集成电路设计的标准单元追踪方法流程示意图;
图2 是本发明第一节点与其子节点之间分布关系示意图;
注:图2中pointA为第一节点,A后面数字表示该子节点与第一节点的层级关系。
具体实施方式
下面结合附图对本发明的较佳实施例进行详细阐述,以使本发明的优点和特征能更易于被本领域技术人员理解,从而对本发明的保护范围做出更为清楚明确的界定。
本发明利用工具命令语言(TCL,Tool Command Language)脚本,结合电子设计自动化(EDA,Electronics Design Automation)技术中的逻辑综合工具(DC,DesignCompile)工具,设计了一种用于分析集成电路中两个逻辑节点之间信息及获取两个节点之间链接路径的方法。
图1示出了本发明一种用于集成电路设计的标准单元追踪方法流程的具体实施方式,在该具体实施方式中,为了分析、确定集成电路中两个逻辑点(第一节点和第二节点)之间的逻辑关系,需要先建立两个节点之间的链接路径。该链接路径的建立过程包括:
首先,采用逻辑综合工具(DC)中的扇出点命令(all_fanout -flat)查找出第一节点的全部子节点。这些子节点从第一节点开始呈现层级分布(见图2),此层级关系至少为一级。图2中的层级关系最多的子节点为A2221、A2222、A2223、A2231、A2232、A3321、A3322,这七个子节点与第一节点A之间呈现四个层级关系。子节点A1、A2、A3与第一节点A的层级关系最少,呈现一个层级关系。子节点A21、A22、A23、A31、A32、A33与第一节点A之间呈现两个层级关系。子节点A221、A222、A223、A231、A232、A233、A321、A322、A331、A332、A333与第一节点A之间呈现三个层级关系。
其次,由工具命令语言(TCL,Tool Command Language)中的lsearch命令查找第一节点A的全部子节点中是否存在第二节点(比如B)。如果在A的全部子节点中没有查找到第二节点B,则向外部输出并打印“两节点之间没有链接关系”,然后退出用于集成电路设计的标准单元追踪的程序。如果在A的全部子节点中可以查找到第二节点B,则由第一节点A出发,建立第一节点A与第二节点B之间的链接路径,然后将链接路径存储并生成一个链接路径列表。
在本发明的一个具体实施例中,如果第一节点A的子节点中存在与第二节点B相同的子节点,则从第一节点A的子节点中查找第二节点B的过程如下:
从第一节点(例如A)开始,以第一节点A为根节点,由逻辑综合工具(DC)中的扇出点命令查找出第一节点A的全部第一层子节点(例如A1、A2、A3)。然后,由工具命令语言(TCL)中的lsearch命令查找全部第一层子节点中是否存在第二节点B。优选的,在第一节点A的第一层子节点查找顺序为A1、A2、A3。如果查找到第二节点B,比如A1,则生成一个节点序列,该节点序列中各个节点的排列顺序为第一节点A、第一节点A到第二节点B的中间节点、第二节点B。由于第一节点A到其第一层子节点A1中没有中间节点,第一节点A的第一层子节点属于一种特殊情况。所以由第一节点A到第二节点B的节点序列即为A、A1(即B)。
如果在第一节点A的第一层子节点(例如A2、A3)中未搜索到第二节点B,则将与第二节点B不同且含有次级节点的第一层子节点(例如A2、A3)按照查找的顺序生成一个第一层子节点列表,优选的,第一节点A的第一层子节点查找顺序为A1、A2、A3,则此第一层子节点列表中两个节点的顺序为A2、A3。然后,按照第一层子节点列表中的排列顺序依次分别以第一节点A的第一层子节点(A2、A3)为根节点,由逻辑综合工具(DC)中的扇出点命令查找出第一节点A的全部第二层子节点。例如,先以A2为根节点,将A2的次级子节点(第一节点A的第二层子节点)挑选出来,即将A21、A22、A23挑选出来。然后,由工具命令语言(TCL)中的lsearch命令查找第一节点A的第二层子节点(A21、A22、A23)中是否存在第二节点B,优选的,查找顺序为A21、A22、A23。再以A3为根节点,将A3的次级子节点(第一节点A的第二层子节点)挑选出来,即将A31、A32、A33挑选出来。然后,由工具命令语言(TCL)中的lsearch命令查找第一节点A的第二层子节点(A31、A32、A33)中是否存在第二节点B。优选的,查找顺序为A31、A32、A33。
如果查找到第二节点B,比如A21、A31,则对应生成两个节点序列。每一个节点序列中各个节点的排列顺序为第一节点A、第一节点A到第二节点B的中间节点、第二节点B。两个节点序列分别为A、A2、A21(即B)和A、A3、A31(即B)。
如果在第一节点A的第二层子节点(例如A22、A23、A32、A33)中未搜索到第二节点B,则将与第二节点B不同且含有次级节点的第二层子节点(例如A22、A23、A32、A33)按照查找的顺序生成一个第二层子节点列表,优选的,第一节点A的第二层子节点查找顺序为A21、A22、A23、A31、A32、A33,则此第二层子节点列表中四个节点的顺序为A22、A23、A32、A33。然后,按照第二层子节点列表中的排列顺序依次分别以第一节点A的第二层子节点(A22、A23、A32、A33)为根节点,由逻辑综合工具(DC)中的扇出点命令查找出第一节点A的全部第三层子节点。例如,先以A22为根节点,将A22的次级子节点(第一节点A的第三层子节点)挑选出来,即将A221、A222、A223挑选出来。然后,由工具命令语言(TCL)中的lsearch命令查找第一节点A的第三层子节点(A221、A222、A223)中是否存在第二节点B,优选的,查找顺序为A221、A222、A223。其次,以A23为根节点,将A23的次级子节点(第一节点A的第三层子节点)挑选出来,即将A231、A232、A233挑选出来。然后,由工具命令语言(TCL)中的lsearch命令查找第一节点A的第三层子节点(A231、A232、A233)中是否存在第二节点B,优选的,查找顺序为A231、A232、A233。再次,以A32为根节点,将A32的次级子节点(第一节点A的第三层子节点)挑选出来,即将A321、A322挑选出来。然后,由工具命令语言(TCL)中的lsearch命令查找第一节点A的第三层子节点(A321、A322)中是否存在第二节点B,优选的,查找顺序为A321、A322。最后,以A33为根节点,将A33的次级子节点(第一节点A的第三层子节点)挑选出来,即将A331、A332、A333挑选出来。然后,由工具命令语言(TCL)中的lsearch命令查找第一节点A的第三层子节点(A331、A332、A333)中是否存在第二节点B。优选的,查找顺序为A331、A332、A333。
如果查找到第二节点B,比如A221、A231、A321、A331,则对应生成四个节点序列。每一个节点序列中各个节点的排列顺序为第一节点A、第一节点A到第二节点B的中间节点、第二节点B。四个节点序列分别为A、A2、A22、A221(即B);A、A2、A23、A231(即B);A、A3、A32、A321(即B);A、A3、A33、A331(即B)。
如果在第一节点A的第三层子节点(例如A222、A223、A232、A233、A322、A332、A333)中未搜索到第二节点B,则将与第二节点B不同且含有次级节点的第三层子节点(例如A222、A223、A332)按照查找的顺序生成一个第三层子节点列表,优选的,在第一节点A的第三层子节点查找顺序为A221、A222、A223、A231、A232、A233、A321、A322、A331、A332、A333,则此第三层子节点列表中三个节点的顺序为A222、A223、A332。然后,按照第三层子节点列表中的排列顺序依次分别以第一节点A的第三层子节点(A222、A223、A332)为根节点,由逻辑综合工具(DC)中的扇出点命令查找出第一节点A的全部第四层子节点。例如,先以A222为根节点,将A222的次级子节点(第一节点A的第四层子节点)挑选出来,即将A2221、A2222、A2223挑选出来。然后,由工具命令语言(TCL)中的lsearch命令查找第一节点A的第四层子节点(A2221、A2222、A2223)中是否存在第二节点B,优选的,查找顺序为A2221、A2222、A2223。其次,以A223为根节点,将A223的次级子节点(第一节点A的第四层子节点)挑选出来,即将A2231、A2232挑选出来。然后,由工具命令语言(TCL)中的lsearch命令查找第一节点A的第四层子节点(A2231、A2232)中是否存在第二节点B,优选的,查找顺序为A2231、A2232。再次,以A332为根节点,将A332的次级子节点(第一节点A的第四层子节点)挑选出来,即将A3321、A3322挑选出来。然后,由工具命令语言(TCL)中的lsearch命令查找第一节点A的第四层子节点(A3321、A3322)中是否存在第二节点B,优选的,查找顺序为A3321、A3322。
如果查找到第二节点B,比如A2223、A2232、A3322,则对应生成三个节点序列。每一个节点序列中各个节点的排列顺序为第一节点A、第一节点A到第二节点B的中间节点、第二节点B。三个节点序列分别为A、A2、A22、A222、A2223(即B);A、A2、A22、A223、A2232(即B);A、A3、A33、A332、A3322(即B)。
按照以上的查找方式循环查找第一节点A的所有子节点中是否存在第二节点B,直至遍历第一节点A的全部子节点。然后,以一个节点序列作一个为元素,将所有的节点序列按照生成的先后顺序存储生成一个集合。其中,每个节点序列中的中间节点为第一节点A与第二节点B之间的第一节点A的每一层子节点。
再次,将上述集合中的每一个元素按照从第一节点A到与第二节点B的先后次序链接形成一条链接路径。然后,以与第二节点B相同的第一节点A的子节点(例如A1、A21、A31、A221、A231、A321、A331、A2223、A2232、A3322)为标志点,将集合分割生成对应的链接路径列表。此链接路径列表中包括的链接路径为:A→A1(即B)、A→A2→A21(即B)、A→A3→A31(即B)、A→A2→A22→A221(即B)、A→A2→A23→A231(即B)、A→A3→A32→A321(即B)、A→A3→A33→A331(即B)、A→A2→A22→A222→A2223(即B)、A→A2→A22→A223→A2232(即B)、A→A3→A33→A332→A3322(即B)。每一条链接路径构成该链接路径列表的子列表,子列表的数目(例如10)等于与第二节点B相同的第一节点A的子节点的数目(例如10,即A1、A21、A31、A221、A231、A321、A331、A2223、A2232、A3322)。每一个子列表对应一条链接路径,每一条链接路径均与第二节点B对应。即每一个与第二节点B同名的第一节点A的子节点,都对应一条链接路径,该链接路径存储在对应的子列表中。因此在设计集成电路时,根据集成电路的复杂度,可能从第一节点A到第二节点B存在一条或者多条链路,采用本发明的追踪方法均可以将这些链路搜索出来。
最后,将链接路径列表中的链接路径打印输出,然后退出程序。
在本发明的一个具体实施例中,本发明一种用于集成电路设计的标准单元追踪方法描述的各种说明性逻辑、逻辑块、模块可用经设计以执行本文用于集成电路设计的标准单元追踪方法的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可以是微处理器,但在替代方案中,所述处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合,例如DSP与微处理器的组合、多个微处理器、结合DSP核心的一个或一个以上微处理器或任何其它此类配置。
在本发明的另一个具体实施例中,本发明一种用于集成电路设计的标准单元追踪方法可直接在硬件中、在由处理器执行的软件模块中或在两者的组合中实施。软件模块可驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可装卸盘、CD-ROM或此项技术中已知的任何其它形式的存储介质中。示范性存储介质耦合到处理器,使得处理器可从存储介质读取信息和向存储介质写入信息。在替代方案中,存储介质可与处理器成一体式。处理器和存储介质可驻留在专用集成电路(ASIC)中。ASIC可驻留在用户终端中。在替代方案中,处理器和存储介质可作为离散组件驻留在用户终端中。
在集成电路设计中应用本发明时,例如在数字电路的设计流程中的数字实现和物理实现阶段,需要优化芯片的Timing、Power和Area以及Debug时,通常需要分析电路中两个逻辑点之间的链路信息。只需要根据第二逻辑点(例如B)选择其在指定列表中的链接路径,即可直接调取该条第一逻辑点(例如A)到第二逻辑点(例如B)的逻辑链接路径及中间经过的链接点信息,从而提高两个逻辑点之间逻辑关系分析的效率。特别当集成电路很复杂时,采用计算机程序可以迅速分析逻辑点之间的逻辑关系,这种分析方法可能会完成人工不能完成的分析任务。
在本发明的一个具体实施例中,可以采用本发明分析数据流/时钟的走向中两个逻辑点之间有哪些标准单元(Standard-Cell)组成以及两个逻辑点之间的延迟信息。从而帮助工程师分析电路状态。在数字电路设计流程中的物理实现(P&R)的CTS(Clock TreeSynthesis)阶段,帮助分析指定clock的走向,并从clock的起点追踪到任何一点,分析中间路径状态;在数字电路设计流程中的数字实现(Synthesis)阶段或物理实现(P&R)阶段,追踪数据流走向,计算数据流上的任意两点的延迟信息(delay),分析数据路径以优化timing、area和power。
总之,在芯片设计的数字实现和物理实现阶段,均可以采用本发明的用于集成电路设计的标准单元追踪方法提取电路中两个逻辑点之间的信息或者分析、获取某条链路的状态。
本发明的有益效果:本发明的应用可从复杂的集成电路中快速查找两个逻辑点之间的链接路径,提高两个逻辑点之间信息分析的效率,降低集成电路设计的难度。
以上所述仅为本发明的实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (9)
1.一种用于集成电路设计的标准单元追踪方法,在集成电路流程中的第一节点与第二节点之间建立追踪路径,从而确定所述第一节点与所述第二节点之间的逻辑关系,其特征在于,
由逻辑综合工具中的扇出点命令查找出所述第一节点的全部子节点;
由工具命令语言中的lsearch命令查找所述全部子节点中是否存在所述第二节点,
若所述全部子节点中存在所述第二节点,根据所述全部子节点与所述第一节点之间的层级关系,由所述第一节点出发,建立所述第一节点与所述第二节点之间的链接路径,然后将所述链接路径存储生成一个链接路径列表,
若所述全部子节点中不存在所述第二节点,则打印“两节点之间没有链接关系”,然后退出程序。
2.如权利要求1所述的用于集成电路设计的标准单元追踪方法,其特征在于,从所述第一节点的全部子节点中查找所述第二节点的过程包括:
以所述第一节点为根节点,由所述逻辑综合工具中的扇出点命令查找出所述第一节点的全部第一层子节点;
由所述工具命令语言中的lsearch命令查找所述全部第一层子节点中是否存在所述第二节点,
若查找到所述第二节点,则生成一个节点序列,所述节点序列中各个节点的排列顺序为所述第一节点、所述第一节点到所述第二节点的中间节点、所述第二节点,
若未查找到所述第二节点,则将与所述第二节点不同且含有次级节点的所述第一层子节点按照查找的先后顺序生成一个第一层子节点列表,
按照所述第一层子节点列表中的排列顺序依次分别以所述第一层子节点为根节点,由逻辑综合工具中的扇出点命令查找出所述第一节点的全部第二层子节点;
由工具命令语言中的lsearch命令查找所述全部第二层子节点中是否存在所述第二节点,
若查找到所述第二节点,则生成一个节点序列,所述节点序列中各个节点的排列顺序为所述第一节点、所述第一节点到所述第二节点的中间节点、所述第二节点,
若未查找到所述第二节点,则将与所述第二节点不同且含有次级节点的所述第二层子节点按照查找的先后顺序生成一个第二层子节点列表,
按照所述第二层子节点列表中的排列顺序依次分别以所述第二层子节点为根节点,由逻辑综合工具中的扇出点命令查找出所述第一节点的全部第三层子节点;
由工具命令语言中的lsearch命令查找所述全部第三层子节点中是否存在所述第二节点,
若查找到所述第二节点,则生成一个节点序列,所述节点序列中各个节点的排列顺序为所述第一节点、所述第一节点到所述第二节点的中间节点、所述第二节点,
若未查找到所述第二节点,则将与所述第二节点不同且含有次级节点的所述第三层子节点按照查找的先后顺序生成一个第三层子节点列表,
如此循环,直至遍历所述第一节点的全部子节点,以节点序列为元素,将所有的节点序列按照生成的先后顺序存储生成一个集合,
其中,所述中间节点为所述第一节点与所述第二节点之间的所述第一节点的每一层子节点。
3.如权利要求2所述的用于集成电路设计的标准单元追踪方法,其特征在于,将所述集合中的每一个元素按照节点排列的顺序链接形成所述第一节点与所述第二节点的链接路径。
4.如权利要求1所述的用于集成电路设计的标准单元追踪方法,其特征在于,还包括将所述链接路径列表中的链接路径输出并打印,然后退出程序。
5.如权利要求1所述的用于集成电路设计的标准单元追踪方法,其特征在于,在所述第一节点与所述第二节点的链接路径中,所述第二节点至少对应一条链接路径。
6.如权利要求1所述的用于集成电路设计的标准单元追踪方法,其特征在于,所述链接路径的数目等于与所述第二节点相同的所述第一节点的子节点数目。
7.如权利要求1至6任一项所述的用于集成电路设计的标准单元追踪方法,其特征在于,所述全部子节点与所述第一节点之间的层级关系包括至少一层。
8.一种计算机可读存储介质,其存储有计算机指令,其特征在于,所述计算机指令被操作以执行权利要求1-7任一项所述的用于集成电路设计的标准单元追踪方法。
9.一种计算机设备,其包括处理器和存储器,所述存储器存储有计算机指令,其特征在于,所述处理器操作所述计算机指令以执行权利要求1-7任一项所述的用于集成电路设计的标准单元追踪方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010279408.2A CN111460747B (zh) | 2020-04-10 | 2020-04-10 | 一种用于集成电路设计的标准单元追踪方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010279408.2A CN111460747B (zh) | 2020-04-10 | 2020-04-10 | 一种用于集成电路设计的标准单元追踪方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111460747A CN111460747A (zh) | 2020-07-28 |
CN111460747B true CN111460747B (zh) | 2023-03-31 |
Family
ID=71683738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010279408.2A Active CN111460747B (zh) | 2020-04-10 | 2020-04-10 | 一种用于集成电路设计的标准单元追踪方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111460747B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112698187B (zh) * | 2020-12-08 | 2023-08-04 | 重庆百瑞互联电子技术有限公司 | 一种提高集成电路测试覆盖率的方法及装置 |
Citations (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5126950A (en) * | 1986-10-16 | 1992-06-30 | National Semiconductor Corporation | Synchronous array logic circuitry and systems |
CN1421014A (zh) * | 2000-02-28 | 2003-05-28 | 卡登斯设计系统公司 | 选择并获取用于电路及芯片设计的电子元件的自动化方法及系统 |
CN1716256A (zh) * | 2004-06-30 | 2006-01-04 | 微软公司 | 自动分类法的生成 |
AU2006225219A1 (en) * | 2001-08-06 | 2006-10-26 | Zamtec Limited | A print roll unit with an ink reservoir core |
US7490165B1 (en) * | 2001-07-18 | 2009-02-10 | Cisco Technology, Inc. | Method and apparatus for computing a path in a system with nodal and link diverse constraints |
CN101452492A (zh) * | 2007-11-29 | 2009-06-10 | 北京中电华大电子设计有限责任公司 | 集成电路版图与原理图一致性检查的局部重签名修复方法 |
CN102163248A (zh) * | 2011-04-02 | 2011-08-24 | 北京大学深圳研究生院 | 一种集成电路的高级综合方法 |
CN102663155A (zh) * | 2012-03-09 | 2012-09-12 | 中国科学院微电子研究所 | 优化版图栅长的方法及其装置 |
CN105631062A (zh) * | 2014-10-30 | 2016-06-01 | 北京华大九天软件有限公司 | 一种检查集成电路线网连通关系的方法 |
US9627371B1 (en) * | 2016-04-04 | 2017-04-18 | Pdf Solutions, Inc. | Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, GATE-short-configured, GATECNT-short-configured, and AA-short-configured, NCEM-enabled fill cells |
CN108268940A (zh) * | 2017-01-04 | 2018-07-10 | 意法半导体股份有限公司 | 用于创建可重新配置的互连框架的工具 |
CN108604260A (zh) * | 2016-01-11 | 2018-09-28 | 艾迪科基因组公司 | 用于现场或基于云的dna和rna处理和分析的基因组学基础架构 |
CN108694323A (zh) * | 2017-04-04 | 2018-10-23 | 智能Ic卡公司 | 用于检测故障点的设备和方法 |
CN108780538A (zh) * | 2016-03-23 | 2018-11-09 | 联邦快递服务公司 | 用于自调整无线节点网络中的节点的广播设定的系统、设备和方法 |
CN109342872A (zh) * | 2018-11-21 | 2019-02-15 | 陕西电器研究所 | 一种线缆导通高速检测算法 |
CN109379770A (zh) * | 2018-12-11 | 2019-02-22 | 北京百瑞互联技术有限公司 | 蓝牙mesh网络的路径辅助候选节点的优选方法、装置及节点 |
CN110377884A (zh) * | 2019-06-13 | 2019-10-25 | 北京百度网讯科技有限公司 | 文档解析方法、装置、计算机设备及存储介质 |
CN110532578A (zh) * | 2018-05-24 | 2019-12-03 | 珠海格力电器股份有限公司 | 一种智能一体化设计方法及平台 |
CN110543427A (zh) * | 2019-09-06 | 2019-12-06 | 五八有限公司 | 测试用例存储方法、装置、电子设备及存储介质 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10164419A1 (de) * | 2001-12-29 | 2003-07-17 | Philips Intellectual Property | Verfahren und Anordnung zum Schutz von digitalen Schaltungsteilen |
US10691867B2 (en) * | 2017-08-24 | 2020-06-23 | Synopsys, Inc. | Identifying root cause of layout versus schematic errors |
-
2020
- 2020-04-10 CN CN202010279408.2A patent/CN111460747B/zh active Active
Patent Citations (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5126950A (en) * | 1986-10-16 | 1992-06-30 | National Semiconductor Corporation | Synchronous array logic circuitry and systems |
CN1421014A (zh) * | 2000-02-28 | 2003-05-28 | 卡登斯设计系统公司 | 选择并获取用于电路及芯片设计的电子元件的自动化方法及系统 |
US7490165B1 (en) * | 2001-07-18 | 2009-02-10 | Cisco Technology, Inc. | Method and apparatus for computing a path in a system with nodal and link diverse constraints |
AU2006225219A1 (en) * | 2001-08-06 | 2006-10-26 | Zamtec Limited | A print roll unit with an ink reservoir core |
CN1716256A (zh) * | 2004-06-30 | 2006-01-04 | 微软公司 | 自动分类法的生成 |
CN101452492A (zh) * | 2007-11-29 | 2009-06-10 | 北京中电华大电子设计有限责任公司 | 集成电路版图与原理图一致性检查的局部重签名修复方法 |
CN102163248A (zh) * | 2011-04-02 | 2011-08-24 | 北京大学深圳研究生院 | 一种集成电路的高级综合方法 |
CN102663155A (zh) * | 2012-03-09 | 2012-09-12 | 中国科学院微电子研究所 | 优化版图栅长的方法及其装置 |
CN105631062A (zh) * | 2014-10-30 | 2016-06-01 | 北京华大九天软件有限公司 | 一种检查集成电路线网连通关系的方法 |
CN108604260A (zh) * | 2016-01-11 | 2018-09-28 | 艾迪科基因组公司 | 用于现场或基于云的dna和rna处理和分析的基因组学基础架构 |
CN108780538A (zh) * | 2016-03-23 | 2018-11-09 | 联邦快递服务公司 | 用于自调整无线节点网络中的节点的广播设定的系统、设备和方法 |
US9627371B1 (en) * | 2016-04-04 | 2017-04-18 | Pdf Solutions, Inc. | Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, GATE-short-configured, GATECNT-short-configured, and AA-short-configured, NCEM-enabled fill cells |
CN108268940A (zh) * | 2017-01-04 | 2018-07-10 | 意法半导体股份有限公司 | 用于创建可重新配置的互连框架的工具 |
CN108694323A (zh) * | 2017-04-04 | 2018-10-23 | 智能Ic卡公司 | 用于检测故障点的设备和方法 |
CN110532578A (zh) * | 2018-05-24 | 2019-12-03 | 珠海格力电器股份有限公司 | 一种智能一体化设计方法及平台 |
CN109342872A (zh) * | 2018-11-21 | 2019-02-15 | 陕西电器研究所 | 一种线缆导通高速检测算法 |
CN109379770A (zh) * | 2018-12-11 | 2019-02-22 | 北京百瑞互联技术有限公司 | 蓝牙mesh网络的路径辅助候选节点的优选方法、装置及节点 |
CN110377884A (zh) * | 2019-06-13 | 2019-10-25 | 北京百度网讯科技有限公司 | 文档解析方法、装置、计算机设备及存储介质 |
CN110543427A (zh) * | 2019-09-06 | 2019-12-06 | 五八有限公司 | 测试用例存储方法、装置、电子设备及存储介质 |
Non-Patent Citations (4)
Title |
---|
An encoding-based dual distance tree high-dimensional index.Science in China(Series F:Information Sciences).(第10期),全文. * |
刘大有.斐波那契检索算法F的重新分析.数学研究与评论.(第04期),全文. * |
刘阿丽 ; 杨东梅 ; 卢世界 ; .基于TCL语言的船用设备标准件库扩充.黑龙江科技信息.(第08期),全文. * |
范超.中国优秀硕士学位论文全文数据库.(第04期),全文. * |
Also Published As
Publication number | Publication date |
---|---|
CN111460747A (zh) | 2020-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7162706B2 (en) | Method for analyzing and validating clock integration properties in circuit systems | |
US5267175A (en) | Data base access mechanism for rules utilized by a synthesis procedure for logic circuit design | |
US8234608B2 (en) | Circuit specification description visualizing device, circuit specification description visualizing method and storage medium | |
CN114742001B (zh) | 一种基于多fpga的系统静态时序分析方法 | |
US20140351795A1 (en) | Debugger graphical user interface system, method, and computer program product | |
US9171115B2 (en) | System, method, and computer program product for translating a common hardware database into a logic code model | |
CN112163394B (zh) | 一种cpu芯片设计方法、装置及电子设备 | |
CN113779924A (zh) | 超导集成电路的布线优化方法和装置、存储介质和终端 | |
CN111143038B (zh) | Risc-v架构微处理器内核信息模型建模及生成方法 | |
CN114841103B (zh) | 门级电路的并行仿真方法、系统、存储介质及设备 | |
CN114638184B (zh) | 门级电路的仿真方法、系统、存储介质及设备 | |
CN114756219B (zh) | 一种基于c++的fpga硬件构造语言实现系统 | |
CN111460747B (zh) | 一种用于集成电路设计的标准单元追踪方法 | |
Bo et al. | Entity resolution acceleration using Micron’s Automata Processor | |
CN111914502A (zh) | 一种基于rtl网表的复位网络提取方法 | |
US6834379B2 (en) | Timing path detailer | |
CN109947173B (zh) | 最大时钟偏差的计算方法及计算系统 | |
Huang et al. | A robust ECO engine by resource-constraint-aware technology mapping and incremental routing optimization | |
Jorge et al. | Online parsing of visual languages using adjacency grammars | |
Chan et al. | Synthesis of SI circuits from burst-mode specifications | |
US9477927B2 (en) | Automatic test generation for decision table based rules | |
Sengupta et al. | Early Identification of Timing Critical RTL Components using ML based Path Delay Prediction | |
JPH03116276A (ja) | 論理シミュレーションの波形データ処理方法 | |
US20160180012A1 (en) | Low Power Verification Method for a Circuit Description and System for Automating a Minimization of a Circuit Description | |
EP0267379A2 (en) | Data base access mechanism for rules utilized by a synthesis procedure for logic circuit design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |