CN110532578A - 一种智能一体化设计方法及平台 - Google Patents
一种智能一体化设计方法及平台 Download PDFInfo
- Publication number
- CN110532578A CN110532578A CN201810508946.7A CN201810508946A CN110532578A CN 110532578 A CN110532578 A CN 110532578A CN 201810508946 A CN201810508946 A CN 201810508946A CN 110532578 A CN110532578 A CN 110532578A
- Authority
- CN
- China
- Prior art keywords
- design
- component
- design drawing
- subsystem
- comparison result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
本发明涉及一种智能一体化设计方法及平台,该设计方法包括:通过经统一编码封装后的元器件绘制设计图;获取所述设计图中光板和各元器件的布局参数,并将所述光板和各元器件的布局参数分别与相应的预设阈值进行比对,根据比对结果确认所述设计图中是否存在错误点;生成所述设计图中是否存在错误点的检查报告。用户可通过统一编码封装后的元器件在系统上通过拖拽的方式设计原理图,设计图设计完成后,自动对设计图中的各项参数进行检测,确认设计图是否符合工艺规则要求,并生成相应的检查报告,为用户提供设计图是否符合工艺规则要求的信息,方便用户针对错误点进行修改,提高整体设计的设计效率和准确性。
Description
技术领域
本发明涉及电子产品技术领域,尤其涉及一种智能一体化设计方法及平台。
背景技术
电子产品,如服务器、储存器等的设计与制造周期通常包括以下几个环节:第一步,硬件工程师对电子产品的电路板进行布线的设计;第二步,仿真工程师对上述布线的设计进行分析与模拟,以确定该布线的设计规范,如电气规则及几何规则等,其中,所述电气规则包括贯孔的数目、电路板上安插的设备之间的长度等,所述的几何规则包括线宽与线距等;第三步,布线工程师根据上述布线的设计规范进行布线。而上述过程中,硬件工程师对电子产品订单电路板进行布线的设计通常是需要手动绘制,在上述过程中通过仿真工程师进行检验和检查,而且电路板中的不同型号的元器件的大小也不一致,对硬件工程师来说进行布线的设计是一个十分复杂的工作,如果出现设计错误,后期经仿真工程师验证后,再进行整体调整的话,工作量不下于重新设计电路板,而对于仿真工程师而言,验证电路板是否可行也是一个细致的工作,由于电路板中使用的元器件的数量大,容易因为疏忽造成电路板的验证错误。
发明内容
为了解决现有技术存在的问题,本发明实施例提供了一种智能一体化设计方法及平台,能够有效的提高电路板的设计效率和准确性。
第一方面,本发明实施例提供了一种智能一体化设计方法,包括:
通过经统一编码封装后的元器件绘制设计图;
获取所述设计图中光板和各元器件的布局参数,并将所述光板和各元器件的布局参数分别与相应的预设阈值进行比对,根据比对结果确认所述设计图中是否存在错误点;
生成所述设计图中是否存在错误点的检查报告。
基于上述技术方案,本发明实施例还可以做出如下改进。
结合第一方面,在第一方面的第一种实施例方式中,该设计方法还包括:
导出每个所述设计图的物料清单,并对每个所述物料清单进行存储;
当出现产品质量反馈时,获取产品中出现质量问题的问题元器件的编码;
根据所述问题元器件的编码和所有所述物料清单得到使用所述问题元器件的所有所述设计图。
结合第一方面,在第一方面的第二种实施例方式中,该设计方法还包括:
统计所有所述检查报告中相同的所述错误点出现的错误频率,并根据错误频率计算错误概率;
将错误概率高于预设阈值的所述错误点对应的光板和所述比对结果、元器件和所述比对结果存入参考数据库。
结合第一方面的第二种实施例,在第一方面的第三种实施例方式中,所述绘制设计图,还包括:
获取所述参考数据库中的所有所述错误点对应的光板和所述比对结果、元器件和所述比对结果生成参考明细表。
结合第一方面,在第一方面的第四种实施例方式中,所述检查报告包括:所述设计图中是否存在错误点、当设计图中存在错误点时,错误点对应的光板和所述比对结果、元器件和所述比对结果。
结合第一方面的第一、第二、第三、第四种实施例,在第一方面的第五种实施例方式中,所述通过经统一编码封装后的元器件绘制设计图之前,还包括:
获取用户账户的权限,判断所述用户账户的权限是否符合预设使用权限;
是则,可通过经统一编码封装后的元器件绘制设计图;否则,发送无法使用绘制设计图的功能的提示信息。
第二方面,本发明实施例还提供了一种智能一体化设计平台,包括:设计图绘制子系统、自动检查子系统和检查报告生成子系统;
所述设计图绘制子系统,用于提供统一编码封装的元器件绘制设计图;
所述自动检查子系统,用于获取所述设计图中光板和各元器件的布局参数,并将所述光板和各元器件的布局参数分别与相应的预设阈值进行比对,根据比对结果确认所述设计图中是否存在错误点;
所述检查报告生成子系统,用于生成所述设计图中是否存在错误点的检查报告。
结合第二方面,在第二方面的第一种实施例中,还包括:数据导出子系统、数据存储子系统和来源追溯子系统;
所述数据导出子系统,用于导出每个所述设计图的物料清单;
所述数据存储子系统,用于存储每个所述设计图的物料清单;
所述来源追溯子系统,用于当出现产品质量反馈时,获取产品中出现质量问题的问题元器件的编码,通过所述问题元器件的编码从所有所述物料清单中筛选出使用所述问题元器件的所有所述设计图。
结合第二方面,在第二方面的第二种实施例中,还包括:数据参考子系统,用于统计所有所述检查报告中相同的所述错误点出现的错误频率,并根据错误频率计算错误概率;将错误概率高于预设阈值的所述错误点对应的光板和所述比对结果、元器件和所述比对结果存入参考数据库;
所述设计图绘制子系统,还用于获取所述参考数据库中所有所述错误点对应的光板和所述比对结果、元器件和所述比对结果生成参考明细表。
结合第二方面的第一、第二种实施例,在第二方面的第三种实施例中,还包括:用户权限管理子系统,用于当用户账户需要使用绘制设计图的功能时,获取用户账户的权限,判断所述用户账户的权限是否符合预设使用权限,是则,进入所述设计图绘制子系统,否则,向用户账户发送无法使用绘制设计图的功能的提示信息。
本发明的上述技术方案与现有技术相比具有如下优点:用户可通过统一编码封装后的元器件在系统上通过拖拽的方式设计原理图,设计图设计完成后,自动对设计图中的各项参数进行检测,确认设计图是否符合工艺规则要求,并生成相应的检查报告,为用户提供设计图是否符合工艺规则要求的信息,方便用户针对错误点进行修改,提高整体设计的设计效率和准确性。
附图说明
图1是本发明实施例提供的一种智能一体化设计方法流程示意图;
图2是本发明另一实施例提供的一种智能一体化设计方法流程示意图;
图3是本发明又一实施例提供的一种智能一体化设计方法流程示意图;
图4是本发明又一实施例提供的一种智能一体化设计方法流程示意图其二;
图5是本发明又一实施例提供的一种智能一体化设计平台结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1所示,本发明实施例提供的本发明实施例提供了一种智能一体化设计方法,包括:
S11、通过经统一编码封装后的元器件绘制设计图。
具体的,对不同的元器件根据统一的规则及标准设计相应的标准封装,最新的元器件的属性会自动同步到系统中,用户可通过元器件的编码搜索到想要的元器件,以避免寻找元器件所耗费的时间,用户双击系统中提供的元器件,便可将元器件拖入设计图中,本步骤中,元器件包括电路设计图中的各种器件,比如,半导体芯片、二极管、电阻、电容、连接线,标准单元电路等,其中标准单元电路包括过滤电路、控制电路功能电路;其中,元器件的编码包括对每个元器件分别添加编号,将各元器件与编号相匹配,方便对元器件进行搜索。
在本步骤中,当设计员想要设计一个控制器时,可直接从系统上调用元器件的标准封装,设计员只需登录系统,搜索到想要的器件,双击便可直接拖入原理图,所拖入的器件,封装是根据公司统一规则及标准绘制的标准封装,器件属性由系统每天自动同步更新;若设计员需要直接调用标准单元电路模块,可以从系统搜索相关电路的编码或者名称,同元器件调用一样,双击直接拉入原理图使用。
S12、获取设计图中光板和各元器件的布局参数。
具体的,本步骤中,光板表示印制电路板,光板的布局参数包括但不限于:光板上的线间距、线与孔间距、孔与孔间距和板边距;各元器件的布局参数包括但不限于:各元器件的间距和各元器件的装配高度。
本步骤中,可采取任何可行的方式获取设计图中光板和各元器件的布局参数,本实施例对此不做限定。举例而言,光板和各元器件的布局参数可以是用户或其他人员输入,通过接受用户输入而获取到光板和各元器件的布局参数。当然该光板和各元器件的布局参数也可以是实时通过运算等方式获取得到。
S13、将光板和各元器件的布局参数分别与相应的预设阈值进行比对,根据比对结果确认设计图中是否存在错误点。
具体的,在本步骤中,将光板的布局参数包括多种数据,各元器件的布局参数也包括多种数据,将各种不同的布局参数分别与相应的预设阈值进行比对,如,上述实施例中涉及的板边距,由于印制电路板的型号在开始时已经选定,而某些元器件布局时应尽量距离半边缘预设距离以上,如SMT零件布局时尽量离板边缘5mm以上,此时SMT零件在本步骤中布局的话,其预设阈值为大于5mm,当SMT零件的布局参数中其距离板边距小于5mm时,即该SMT零件为错误点,相应的比对结果为小于5mm;由于不同元器件之间在使用过程中,可能会产生影响,故会产生影响的元器件之间需设置一定间距,避免相互干扰;而线与孔间距,由于电路板上的孔大部分是用来通过螺丝和螺孔进行固定,如果电路连接线与孔距离过近,在装配时,有可能会对连接线造成损坏,此时应避免线与孔过近,各元器件的装配高度过高会影响到最终成品线路板是否可以安装的安装问题,其他相关的布局参数均通过如上分别与预设阈值进行比对,具体应用中,可根据需求进行设定,提高数据处理的效率,比如,板边距也可以限定为整体设计的板边距不得小于一预设定值,以加快比对过程,不用每个元器件或连接线均均比对其板边距,各元器件的装配高度应小于一预设定制,而不是分别进行比对。
在本步骤中,通过系统对各个元器件和光板上的布局参数分别与预设阈值进行快速比对,如果这项工作由仿真工程进行比对,工作量十分巨大,不仅提高了比对效率,而且减少了比对错误的情况,提高了最终成品的实用性,避免出现未检查到的错误造成最终设计失败,提高设计成功率。
S14、生成设计图中是否存在错误点的检查报告。
具体的,本步骤中,检查报告包括但不限于:设计图中是否存在错误点、当设计图中存在错误点时,错误点对应的光板或元器件的布局参数和比对结果,通过为用户生产可视化的检查报告,辅助用户确认设计图是否出现问题,并且在设计图出现问题时,显示出现问题的错误点的对应的光板或元器件的布局参数和各布局参数与预设阈值的比对结果,方便用户确认为何出现错误,并及时进行调整修改,提高工作效率,还可以是,当设计图中存在错误点时,生成检查报告,当设计图中不存在错误点时,不生成检查报告,以减少后续的数据处理量,并且可以提高制作效率。
如图2所示,本发明实施例提供了一种智能一体化设计方式,包括:
S21、导出每个设计图的物料清单,并对每个物料清单进行存储。
具体的,每个设计图设计完成后,都会有相应的各个元器件的使用数量,光板的大小及类型,在本步骤中,设计图设计完成后,导出设计图的物料清单,并进行存储,后期即可确认该设计图所使用的各个元器件,方便后期进行装配时的工作。
S22、当出现产品质量反馈时,获取产品中出现质量问题的问题元器件的编码。
具体的,设计图设计完成后会进行生产,最终成品会流入市场,而如果一开始时使用的元器件就有问题,一块电路板就会因为问题元器件而报废,而在生产工艺中,不同电路板有很大几率会使用相同的元器件,此时会产生连锁反应导致大量的产品出现问题,在本步骤中,当某产品出现质量反馈时,这个产品中出现问题的元器件作为问题元器件,并获取该问题元器件的编码,方便寻找该问题元器件。
S23、根据问题元器件的编码和所有物料清单得到使用问题元器件的所有设计图。
获取不同设计图的物料清单,将问题元器件的编码分别与物料清单中的元器件编码进行比对,快速确定不同设计图中哪些使用了问题元器件进行设计,而找到了使用问题元器件的设计图即可找到使用该设计图的产品,并尽快进行处理,避免损失进一步扩大,实现全面整改公司涉及的产品,建立从器件到电路设计到产品的一条链接,全面提高公司产品质量。
如图3所示,本发明实施例提供了一种智能一体化设计方式,包括:
S31、统计所有检查报告中相同的错误点出现的错误频率,并根据错误频率计算错误概率。
本步骤中,获取不同检查报告中出现相同的错误点的频率,如板边距超过预设阈值、元器件的间距超过预设阈值等情况,并根据每种错误点的错误频率计算其在绘制设计图时出现的概率,其中,还可以将检查报告进行分类,如按光板的形状进行分类、按电路板使用的产品进行分类均可,统计不同类型下各个错误点出现的概率,以此来提高针对性,为每一种类型的设计图进行绘制提供数据参考,使用户在绘制设计图时,对出现的概率较高的错误点及时进行规避,提高绘制效率。
S32、将错误概率高于预设阈值的错误点对应的光板和比对结果、元器件和比对结果存入参考数据库。
设定预设阈值对不同错误点出现的概率进行过滤,保留错误概率较高的错误点对应的光板和比对结果、元器件和比对结果,提高错误点的可参考性,同时减少存储的数据量。
S33、当绘制设计图时,获取参考数据库中的所有错误点对应的光板和比对结果、元器件和比对结果生成参考明细表。
具体的,获取参考数据库中的错误点对应的光板和比对结果或者错误点对应的元器件和比对结果,生成参考明细表,为用户在绘制设计图时,提供数据参考,使用户可以在绘制过程中规避某些元器件或光板设计过程中容易出现的问题,提高设计图的质量,加快整体效率。
如图4所示,本发明实施例提供了一种智能一体化设计方式,包括:
S41、在绘制设计图之前,获取用户账户的权限。
S42、判断用户账户的权限是否符合预设使用权限。
在用户需要使用绘制设计图的功能时,获取用户账户的权限,判断用户账户的权限是否满足预设的权限值,以此避免不相关人员使用本系统进行设计图绘制,提高系统的安全性。
S43a、是则,可通过经统一编码封装后的元器件绘制设计图。
S43b、否则,发送无法使用绘制设计图的功能的提示信息。
当用户账户的权限符合预设使用权限时,用户账户可通过经统一编码封装后的元器件绘制设计图,不符合预设使用权限时,则发送提示消息,此处无法使用绘制设计图的功能的提示信息也可以是警告提示,并采取一定惩罚措施,如封闭用户账户一段时间,避免权限不足的用户反复进入,并且还可以将权限不足的用户账户进行上报,并通过工作人员进行核查,避免不法分子进入系统,进一步提高系统安全性。
如图5所示,本发明实施例还提供了一种智能一体化设计平台,包括:设计图绘制子系统、自动检查子系统和检查报告生成子系统。
在本实施例中,设计图绘制子系统,用于提供统一编码封装的元器件绘制设计图。
在本实施例中,自动检查子系统,用于获取设计图中光板和各元器件的布局参数,并将光板和各元器件的布局参数分别与相应的预设阈值进行比对,根据比对结果确认设计图中是否存在错误点。
在本实施例中,检查报告生成子系统,用于生成设计图中是否存在错误点的检查报告。
在本实施例中,还包括:数据导出子系统、数据存储子系统和来源追溯子系统;
在本实施例中,数据导出子系统,用于导出每个设计图的物料清单;
在本实施例中,数据存储子系统,用于存储每个设计图的物料清单;
在本实施例中,来源追溯子系统,用于当出现产品质量反馈时,获取产品中出现质量问题的问题元器件的编码,通过问题元器件的编码从所有物料清单中筛选出使用问题元器件的所有设计图。
在本实施例中,还包括:数据参考子系统,用于统计所有检查报告中相同的错误点出现的错误频率,并根据错误频率计算错误概率;将错误概率高于预设阈值的错误点对应的光板和比对结果、元器件和比对结果存入参考数据库。
在本实施例中,设计图绘制子系统,还用于获取参考数据库中所有错误点对应的光板和比对结果、元器件和比对结果生成参考明细表。
在本实施例中,还包括:用户权限管理子系统,用于当用户账户需要使用绘制设计图的功能时,获取用户账户的权限,判断用户账户的权限是否符合预设使用权限,是则,进入设计图绘制子系统,否则,向用户账户发送无法使用绘制设计图的功能的提示信息。
该智能一体化设计平台实现了将控制器设计的元器件选型、标准封装使用、原理图设计、标准模块电路调用及检查、PCB板设计及规则自动检查、历史问题追踪集成进行管理,利用相关管理系统,根据标准的设计规则,自动检查设计质量,从器件到产品,在各个环节内进行控制及设计智能管理,实现了设计的智能一体化。
实施例1,设计图绘制完毕后,利用绘图软件直接导入PCB图纸,布局后的PCB图纸提交自动检查子系统进行自动工艺规则检查,系统将提交的图纸上传后台服务器进行规则自动对比检查,检查后可输出可视化的检查报告,提示设计图纸是否符合工艺规则要求,自动工艺规则检查主要分为光板和装配两方面进行检查,光板检查时,系统会自动对线间距、线与孔间距、孔与孔间距及到板边距离等进行自动测量,测量结果会与我们系统上设定好的标准数值进行对比,对比不符合标准数值的将输出检查报告,装配检查时,主要是针对器件与器件距离、器件标准封装、器件装配高度等进行自动检查,与系统设定好的标准数值进行对比,不符合标准数值要求范围的,将输出检查报告。检查报告中的错误点,可以通过检查报告直接对应到设计图的具体位置,便于设计员进行错误检查和更改。
实施例2,针对设计图的检查结果,建立参考数据库,对于历史记录中的检查报告多次出现的、错误率高的错误点,会进行统计及重点提示,提醒设计员不要重复错误,也便于错误率的数据统计及后期查询。
实施例3,当出现售后质量问题,可以通过系统的来源追溯子系统查询到出现问题的物料对应是哪些设计图使用了,哪些控制器使用了这些模块电路,还有哪些产品也用到了这个物料及模块电路,将问题统一全面的整改掉,避免问题重复出现。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种智能一体化设计方法,其特征在于,包括:
通过经统一编码封装后的元器件绘制设计图;
获取所述设计图中光板和各元器件的布局参数;
将所述光板和各元器件的布局参数分别与相应的预设阈值进行比对,根据比对结果确认所述设计图中是否存在错误点;
生成所述设计图中是否存在错误点的检查报告。
2.根据权利要求1所述的设计方法,其特征在于,该设计方法还包括:
导出每个所述设计图的物料清单,并对每个所述物料清单进行存储;
当出现产品质量反馈时,获取产品中出现质量问题的问题元器件的编码;
根据所述问题元器件的编码和所有所述物料清单得到使用所述问题元器件的所有所述设计图。
3.根据权利要求1所述的设计方法,其特征在于,该设计方法还包括:
统计所有所述检查报告中相同的所述错误点出现的错误频率,并根据错误频率计算错误概率;
将错误概率高于预设阈值的所述错误点对应的光板和所述比对结果、元器件和所述比对结果存入参考数据库。
4.根据权利要求3所述的设计方法,其特征在于,所述绘制设计图,还包括:
获取所述参考数据库中的所有所述错误点对应的光板和所述比对结果、元器件和所述比对结果生成参考明细表。
5.根据权利要求1所述的设计方法,其特征在于,所述检查报告包括:所述设计图中是否存在错误点、当设计图中存在错误点时,错误点对应的光板和所述比对结果、元器件和所述比对结果。
6.根据权利要求1-5中任一所述的设计方法,其特征在于,所述通过经统一编码封装后的元器件绘制设计图之前,还包括:
获取用户账户的权限,判断所述用户账户的权限是否符合预设使用权限;
是则,可通过经统一编码封装后的元器件绘制设计图;否则,发送无法使用绘制设计图的功能的提示信息。
7.一种智能一体化设计平台,其特征在于,包括:设计图绘制子系统、自动检查子系统和检查报告生成子系统;
所述设计图绘制子系统,用于提供统一编码封装的元器件绘制设计图;
所述自动检查子系统,用于获取所述设计图中光板和各元器件的布局参数,并将所述光板和各元器件的布局参数分别与相应的预设阈值进行比对,根据比对结果确认所述设计图中是否存在错误点;
所述检查报告生成子系统,用于生成所述设计图中是否存在错误点的检查报告。
8.根据权利要求7所述的设计平台,其特征在于,还包括:数据导出子系统、数据存储子系统和来源追溯子系统;
所述数据导出子系统,用于导出每个所述设计图的物料清单;
所述数据存储子系统,用于存储每个所述设计图的物料清单;
所述来源追溯子系统,用于当出现产品质量反馈时,获取产品中出现质量问题的问题元器件的编码,通过所述问题元器件的编码从所有所述物料清单中筛选出使用所述问题元器件的所有所述设计图。
9.根据权利要求7所述的设计平台,其特征在于,还包括:数据参考子系统,用于统计所有所述检查报告中相同的所述错误点出现的错误频率,并根据错误频率计算错误概率;将错误概率高于预设阈值的所述错误点对应的光板和所述比对结果、元器件和所述比对结果存入参考数据库;
所述设计图绘制子系统,还用于获取所述参考数据库中所有所述错误点对应的光板和所述比对结果、元器件和所述比对结果生成参考明细表。
10.根据权利要求7-9中任一所述的设计平台,其特征在于,还包括:用户权限管理子系统,用于当用户账户需要使用绘制设计图的功能时,获取用户账户的权限,判断所述用户账户的权限是否符合预设使用权限,是则,进入所述设计图绘制子系统,否则,向用户账户发送无法使用绘制设计图的功能的提示信息。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810508946.7A CN110532578A (zh) | 2018-05-24 | 2018-05-24 | 一种智能一体化设计方法及平台 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810508946.7A CN110532578A (zh) | 2018-05-24 | 2018-05-24 | 一种智能一体化设计方法及平台 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110532578A true CN110532578A (zh) | 2019-12-03 |
Family
ID=68656694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810508946.7A Pending CN110532578A (zh) | 2018-05-24 | 2018-05-24 | 一种智能一体化设计方法及平台 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110532578A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111460747A (zh) * | 2020-04-10 | 2020-07-28 | 重庆百瑞互联电子技术有限公司 | 一种用于集成电路设计的标准单元追踪方法 |
CN113011125A (zh) * | 2019-12-18 | 2021-06-22 | 海信视像科技股份有限公司 | 印制电路板核查方法、装置、设备及计算机存储介质 |
CN113987722A (zh) * | 2021-09-28 | 2022-01-28 | 贵州电网有限责任公司 | 一种单线图布线检查方法及装置 |
CN117473941A (zh) * | 2023-12-28 | 2024-01-30 | 广东美创希科技有限公司 | 图纸处理方法、装置、电子设备及存储介质 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101178750A (zh) * | 2007-12-13 | 2008-05-14 | 来新泉 | 一种具有检错功能的pcb仿真系统及其实现方法 |
CN101303704A (zh) * | 2007-05-10 | 2008-11-12 | 英业达股份有限公司 | 印刷电路板设计方法 |
CN101727589A (zh) * | 2008-10-13 | 2010-06-09 | 名硕电脑(苏州)有限公司 | 元件追溯系统及其元件追溯方法 |
CN102930114A (zh) * | 2012-11-14 | 2013-02-13 | 常州奥施特信息科技有限公司 | 电子产品eda设计可制造性的可视化检测方法 |
JP2015041112A (ja) * | 2013-08-20 | 2015-03-02 | 株式会社リコー | 回路デザイン電気的チェックシステム |
KR20150068705A (ko) * | 2013-12-12 | 2015-06-22 | 삼성전기주식회사 | 인쇄회로기판의 설계 데이터 검사방법 |
CN106777723A (zh) * | 2016-12-25 | 2017-05-31 | 张帆 | 一种自动绘制原理图的方法 |
-
2018
- 2018-05-24 CN CN201810508946.7A patent/CN110532578A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101303704A (zh) * | 2007-05-10 | 2008-11-12 | 英业达股份有限公司 | 印刷电路板设计方法 |
CN101178750A (zh) * | 2007-12-13 | 2008-05-14 | 来新泉 | 一种具有检错功能的pcb仿真系统及其实现方法 |
CN101727589A (zh) * | 2008-10-13 | 2010-06-09 | 名硕电脑(苏州)有限公司 | 元件追溯系统及其元件追溯方法 |
CN102930114A (zh) * | 2012-11-14 | 2013-02-13 | 常州奥施特信息科技有限公司 | 电子产品eda设计可制造性的可视化检测方法 |
JP2015041112A (ja) * | 2013-08-20 | 2015-03-02 | 株式会社リコー | 回路デザイン電気的チェックシステム |
KR20150068705A (ko) * | 2013-12-12 | 2015-06-22 | 삼성전기주식회사 | 인쇄회로기판의 설계 데이터 검사방법 |
CN106777723A (zh) * | 2016-12-25 | 2017-05-31 | 张帆 | 一种自动绘制原理图的方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113011125A (zh) * | 2019-12-18 | 2021-06-22 | 海信视像科技股份有限公司 | 印制电路板核查方法、装置、设备及计算机存储介质 |
CN113011125B (zh) * | 2019-12-18 | 2023-01-10 | 海信视像科技股份有限公司 | 印制电路板核查方法、装置、设备及计算机存储介质 |
CN111460747A (zh) * | 2020-04-10 | 2020-07-28 | 重庆百瑞互联电子技术有限公司 | 一种用于集成电路设计的标准单元追踪方法 |
CN111460747B (zh) * | 2020-04-10 | 2023-03-31 | 重庆百瑞互联电子技术有限公司 | 一种用于集成电路设计的标准单元追踪方法 |
CN113987722A (zh) * | 2021-09-28 | 2022-01-28 | 贵州电网有限责任公司 | 一种单线图布线检查方法及装置 |
CN117473941A (zh) * | 2023-12-28 | 2024-01-30 | 广东美创希科技有限公司 | 图纸处理方法、装置、电子设备及存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110532578A (zh) | 一种智能一体化设计方法及平台 | |
CN109726234A (zh) | 基于工业互联网的集成电路测试信息化管理系统 | |
May et al. | Zero defect manufacturing strategies and platform for smart factories of industry 4.0 | |
CN109976289B (zh) | 生产线kpi监测方法、装置、电子设备及可读介质 | |
US20070124709A1 (en) | Method and system for design rule checking for an SiP device | |
CN103345235B (zh) | 建立统计过程控制系统数据采集规则的方法及模块 | |
CN104933631A (zh) | 一种配电网运行在线分析评价系统 | |
CN110728424A (zh) | 一种“云五防”智能调度系统 | |
AU2017228729A1 (en) | Data reliability analysis | |
KR20080070543A (ko) | 자동화 생산라인의 불량예측 조기 경보 방법 | |
CN102129620A (zh) | 一种关于pcb制程的mes系统 | |
CN109521751A (zh) | 一种核电厂关键敏感设备故障缓解方法 | |
CN105277912A (zh) | 电能质量监测装置自测装置及其自测方法 | |
CN108985963A (zh) | 一种供用电一体化监测装置 | |
CN108966631A (zh) | 应用于表面贴装技术的产线技术方案 | |
CN107918339A (zh) | 光伏运维智能云平台及其控制方法 | |
CN114519218A (zh) | 一种基于pfmea的mfmea信息可视化方法及系统 | |
CN113705143B (zh) | 一种自动化仿真系统和自动化仿真方法 | |
Zhang et al. | Key Performance Indicators for energy efficient asset management in a factory automation testbed | |
KR102012497B1 (ko) | 지능형 설계 자율검증 시스템 | |
US8855972B2 (en) | Manufacture of heat trace cable, design, installation, and management, and method thereof | |
Herrero et al. | Mitigating electromagnetic noise when using low-cost devices in industry 4.0 | |
CN113191738B (zh) | 一种测试设备多模板管控方法及相关设备 | |
CN109685682A (zh) | 基于关系数据库智能生成调控系统检修操作票的方法 | |
US11979004B2 (en) | Production support method and system for power control panel production automation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191203 |
|
RJ01 | Rejection of invention patent application after publication |