CN112163394B - 一种cpu芯片设计方法、装置及电子设备 - Google Patents

一种cpu芯片设计方法、装置及电子设备 Download PDF

Info

Publication number
CN112163394B
CN112163394B CN202011037129.1A CN202011037129A CN112163394B CN 112163394 B CN112163394 B CN 112163394B CN 202011037129 A CN202011037129 A CN 202011037129A CN 112163394 B CN112163394 B CN 112163394B
Authority
CN
China
Prior art keywords
layout optimization
report
optimization result
layout
cpu chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011037129.1A
Other languages
English (en)
Other versions
CN112163394A (zh
Inventor
沈琪
晋大师
王毓千
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haiguang Information Technology Co Ltd
Original Assignee
Haiguang Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Haiguang Information Technology Co Ltd filed Critical Haiguang Information Technology Co Ltd
Priority to CN202011037129.1A priority Critical patent/CN112163394B/zh
Publication of CN112163394A publication Critical patent/CN112163394A/zh
Application granted granted Critical
Publication of CN112163394B publication Critical patent/CN112163394B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/396—Clock trees
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/10—Processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/12—Timing analysis or timing optimisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明的实施例公开一种CPU芯片设计方法、装置及电子设备，涉及芯片设计技术领域，解决目前芯片布局布线效率低的问题。所述CPU芯片设计方法，依次包括Assemble步骤、Floorplan步骤、Place步骤、Cts步骤、Route步骤、PrFinish步骤，其中Place包括：通过多个并行布局优化对象对待设计芯片进行布局优化，得到各布局优化对象对应的布局优化结果；根据预设综合指标确定方法，确定各布局优化结果的综合指标；所述Cts步骤包括：根据预设选择策略，选择综合指标最优的布局优化结果作为输入，进行时钟树综合计算。本发明能有效地提高CPU芯片布局布线的效率。

Description

一种CPU芯片设计方法、装置及电子设备
技术领域
本发明涉及芯片设计技术领域，尤其涉及一种CPU芯片设计方法、装置及电子设备。
背景技术
后端设计是将前端综合产生的门级网表(gate-level-netlist)通过相关电子设计自动化EDA工具完成布局布线、时钟树综合等过程，并通过时序分析和物理验证获得生产、制造芯片厂家生产制造所使用的GDSII数据。芯片物理设计的实施通常被简称为布局布线(P&R，place-and-route)，依次包括步骤：准备阶段Assemble步骤、布局规划Floorplan步骤、布局优化Place步骤、时钟树综合Cts步骤、布线Route步骤、布局布线结束PrFinish步骤。
在芯片的实现过程中，工程师及设计师需要依赖布局布线工具来进行设计，利用工具进行布局布线时，有时候需要通过设置不同的参数进行测试以获得较为理想的结果；比如在Place阶段，通过设置不同参数的运行程序来运行不同的任务；工程师通过分析Place阶段的时序报告，功耗报告，面积报告等来确定选择用哪个运行程序的结果数据作为下一个步骤的输入。例如：若要在Place阶段设置不同的参数Xa，Xb，Xc，Xd，Xe以进行测试，即分别起多个布局布线流程对于这些参数进行测试；这种方式的劣势是首先占用资源，第二是容易混乱，第三是需要人为分析结果并复制到下一个运行程序的输入，由于每个步骤的运行时间比较长，特别是Place/Cts等阶段，若Place步骤跑完的时候是晚上，而工程师/设计师一般第二天才会查看Place步骤的结果，再分析选择数据作为下一个阶段的输入，这样会导致浪费一个晚上的时间使得无法及时进行下一个阶段的运行程序。
发明内容
有鉴于此，本发明实施例提供一种CPU芯片设计方法、装置及电子设备，能够自动化选择最优结果进行下一阶段的运行程序，从而解决目前芯片布局布线效率低的问题。
第一方面，本发明实施例提供一种CPU芯片设计方法，依次包括准备阶段Assemble步骤、布局规划Floorplan步骤、布局优化place步骤、时钟树综合Cts步骤、布线Route步骤、布局布线结束PrFinish步骤，其特征在于，所述布局优化Place步骤，包括：
通过多个并行布局优化对象对待设计芯片进行布局优化，得到各布局优化对象对应的布局优化结果；其中，不同布局优化对象设置的测试参数各不相同，每个所述布局优化对象以所述Floorplan步骤的输出结果为输入；
根据预设综合指标确定方法，确定各布局优化结果的综合指标；
所述时钟树综合Cts步骤，包括：
根据预设选择策略，选择综合指标最优的布局优化结果作为输入，进行时钟树综合计算。
结合第一方面，在第一方面的第一种可实施方式中，所述根据预设综合指标确定方法，确定各布局优化结果的综合指标，包括：
解析布局优化结果，得到各布局优化结果对应的时序报告、功耗报告、面积报告中的一个或多个；
根据各布局优化结果对应的时序报告和/或功耗报告和/或面积报告，确定各布局优化结果的综合指标。
结合第一方面的第一种可实施方式，在第一方面的第二种可实施方式中，所述解析布局优化结果，包括：
通过实用报表提取语言脚本perl解析布局优化结果。
结合第一方面的第一种可实施方式，在第一方面的第三种可实施方式中，所述根据各布局优化结果对应的时序报告和/或功耗报告和/或面积报告，确定各布局优化结果的综合指标，包括：
根据所述预定评分标准，对各布局优化结果对应的时序报告、功耗报告、面积报告分别进行评分；所述评分标准中，高分值比低分值对应的时序报告和/或功耗报告和/或面积报告对应的CPU芯片性能更优；
根据所述布局优化结果对应的时序报告和/或功耗报告和/或面积报告的评分值，确定各布局优化结果的综合指标。
结合第一方面的第三种可实施方式，在第一方面的第四种可实施方式中，所述根据所述布局优化结果对应的时序报告和/或功耗报告和/或面积报告的评分值，确定各布局优化结果的综合指标，包括：
根据公式Di＝a*Xi+b*Yi+c*Zi计算第i个布局优化结果的综合指标；
其中，Di为第i个布局优化结果的综合指标，i＝1，2，...，N；N为所述多个并行布局优化对象的总数，Xi、Yi、Zi分别为第i个布局优化结果对应的时序报告、功耗报告、面积报告的评分值，a、b、c分别为第一预设权值、第二预设权值、第三预设权值。
结合第一方面的第四种可实施方式，在第一方面的第五种可实施方式中，所述预设选择策略为：选择值最高的综合指标，作为最优的综合指标。
第二方面，本发明实施例提供一种CPU芯片设计装置，包括准备阶段Assemble模块、布局规划Floorplan模块、布局优化Place模块、时钟树综合Cts模块、布线Route模块、布局布线结束PrFinish，其特征在于，所述布局优化Place模块，包括：
布局优化结果获取子模块：用于通过多个并行布局优化对象对待设计芯片进行布局优化，得到各布局优化对象对应的布局优化结果；其中，不同布局优化对象设置的测试参数各不相同，每个所述布局优化对象以所述Floorplan步骤的输出结果为输入；
综合指标计算子模块：用于根据预设综合指标确定方法，确定各布局优化结果的综合指标；
所述时钟树综合Cts模块：用于根据预设选择策略，选择综合指标最优的布局优化结果作为输入，进行时钟树综合计算。
结合第二方面，在第二方面的第一种可实施方式中，所述综合指标计算子模块，包括：
解析单元：用于解析布局优化结果，得到各布局优化结果对应的时序报告、功耗报告、面积报告中的一个或多个；
综合指标获取单元：用于根据各布局优化结果对应的时序报告和/或功耗报告和/或面积报告，确定各布局优化结果的综合指标。
结合第二方面的第一种可实施方式，在第二方面的第二种可实施方式中，所述解析单元具体用于通过实用报表提取语言脚本perl解析布局优化结果。
结合第二方面的第一种可实施方式，在第二方面的第三种可实施方式中，所述综合指标获取单元，包括：
评分子单元：用于根据所述预定评分标准，对各布局优化结果对应的时序报告、功耗报告、面积报告分别进行评分；所述评分标准中，高分值比低分值对应的时序报告和/或功耗报告和/或面积报告对应的CPU芯片性能更优；
指标获取子单元：用于根据所述布局优化结果对应的时序报告和/或功耗报告和/或面积报告的评分值，确定各布局优化结果的综合指标。
结合第二方面的第三种可实施方式，在第二方面的第四种可实施方式中，所述指标获取子单元，具体用于根据公式Di＝a*Xi+b*Yi+c*Zi计算第i个布局优化结果的综合指标；
其中，Di为第i个布局优化结果的综合指标，i＝1，2，...，N；N为所述多个并行布局优化对象的总数，Xi、Yi、Zi分别为第i个布局优化结果对应的时序报告、功耗报告、面积报告的评分值，a、b、c分别为第一预设权值、第二预设权值、第三预设权值。
结合第二方面的第四种可实施方式，在第二方面的第五种可实施方式中，所述时钟树综合Cts模块使用的所述预设选择策略为：选择值最高的综合指标，作为最优的综合指标。
第三方面，本发明实施例提供一种电子设备，所述电子设备包括：壳体、处理器、存储器、电路板和电源电路，其中，电路板安置在壳体围成的空间内部，处理器和存储器设置在电路板上；电源电路，用于为上述电子设备的各个电路或器件供电；存储器用于存储可执行程序代码；处理器通过读取存储器中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行前述任一实施方式所述的CPU芯片设计方法。
本发明实施例提供的一种CPU芯片设计方法、装置及电子设备，在Place阶段可以同时进行多个针对不用设置参数的程序，并根据预设综合指标确定方法及预设选择策略，自动选择最优的程序运行结果最为下一阶段Cts的输入，避免出现前一个阶段的程序跑完需要工程师来分析选择才能进行下一个阶段程序运行的的问题，有效地提高了芯片设计的效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明CPU芯片设计方法实施例一的流程示意图；
图2为本发明CPU芯片设计方法示例图一；
图3为本发明CPU芯片设计方法实施例二的流程示意图；
图4为本发明CPU芯片设计方法示例图二；
图5为本发明CPU芯片设计方法实施例三的流程示意图；
图6为本发明CPU芯片设计装置实施例一的结构示意图；
图7为本发明CPU芯片设计装置实施例二的结构示意图；
图8为本发明CPU芯片设计装置实施例三的结构示意图；
图9为本发明电子设备一个实施例的结构示意图。
具体实施方式
下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
图1为本发明CPU芯片设计方法实施例一的流程示意图。参看图1，本发明CPU芯片设计方法实施例，包括如下步骤：
S101、执行准备阶段Assemble步骤；
本实施例中，准备阶段Assemble与常规的芯片布局布线流程中的Assemble相同，使得芯片设计者能快速地适应本方明提供的CPU芯片设计方法。
S102、执行布局规划Floorplan步骤；
本实施例中，布局规划Floorplan与常规的芯片布局布线流程中的Floorplan相同。
S103、通过多个并行布局优化对象对待设计芯片进行布局优化，得到各布局优化对象对应的布局优化结果；其中，不同布局优化对象设置的测试参数各不相同，每个所述布局优化对象以所述Floorplan步骤的输出结果为输入；
本实施例中，如图2所示，在Place阶段通过设置多个测试参数(如Xa，Xb，Xc，Xd，Xe)不相同的并行布局优化对象Place target/运行程序，它们都依赖于Floorplan的结果，在一个布局布线流程中实现多个并行的Place target/运行程序，可以有效地提高获得布局优化结果的效率。
S104、根据预设综合指标确定方法，确定各布局优化结果的综合指标；
本实施例中，确定各Place结果的综合指标后，便于后续预设选择策略选择综合指标最优的Place结果作为Cts的输入。
S105、根据预设选择策略，选择综合指标最优的布局优化结果作为输入，进行时钟树综合计算。
本实施例中，通过预设选择策略，即可自动的选择出那个Place结果最好，达到了提升芯片布局布线效率的目的。
S106、执行布线Route步骤；
S107、执行布局布线结束PrFinish步骤。
本实施例中，芯片设计者可以先使用常用的MakeFile，Flowtracer或者是其他tool，搭建一个常规的芯片布局布线流程，即包括了准备阶段Assemble步骤、布局规划Floorplan步骤、布局优化Place步骤、时钟树综合Cts步骤、布线Route步骤、布局布线结束Prfinish步骤，在此基础上，只需在Place阶段设置参数不同的、同步进行的多个运行程序，并根据预设综合指标确定方法及预设选择策略，自动选择最优的运行程序运行结果(database)作为下一阶段Cts的输入，即可有效的提高芯片布局布线效率，实现方式简单易行。
本发明实施例提供的CPU芯片设计方法，完全兼顾了常规的芯片布局布线流程使得CPU芯片设计者可以快速的适应本发明提供的CPU芯片设计方法及流程。另外在Place阶段设置可以同时进行的多个运行程序，并根据预设综合指标确定方法及预设选择策略，自动选择最优的运行程序运行结果作为下一阶段Cts的输入，有效地提高了芯片布局布线效率，避免出现前一个阶段的运行程序跑完需要工程师来分析选择再进行下一个阶段的运行程序事件，特别是对于前一个运行程序跑完时候是晚上，等到工程师第二天来分析结果进行下一个运行程序，白白的浪费一晚上的时间。
图3为本发明CPU芯片设计方法实施例二的流程示意图。参看图3，本发明CPU芯片设计方法实施例，包括如下步骤：
S301、执行准备阶段Assemble步骤；
本实施例中，此步骤与上述方法实施例的步骤S101类似，此处不再赘述。
S302、执行布局规划Floorplan步骤；
本实施例中，此步骤与上述方法实施例的步骤S102类似，此处不再赘述。
S303、通过多个并行布局优化对象对待设计芯片进行布局优化，得到各布局优化对象对应的布局优化结果；其中，不同布局优化对象设置的测试参数各不相同，每个所述布局优化对象以所述Floorplan步骤的输出结果为输入；
本实施例中，此步骤与上述方法实施例的步骤S103类似，此处不再赘述。
S304、解析布局优化结果，得到各布局优化结果对应的时序报告、功耗报告、面积报告中的一个或多个；
本实施例中，可以使用实用报表提取语言脚本perl解析布局优化结果，也可使用perl脚本进行解析相关的时序报告/功耗报告/面积报告。
通过perl脚本解析并行Place阶段的时序报告/功耗报告/面积报告，以找到综合指标最好的Place的运行程序结果；如图4所示，前3行表示已经结束的设计任务，第4行表示正在运行程序的任务，脚本分析后发现PlaceXb的综合指标最好，所以Cts阶段的输入是基于PlaceXb的结果进行，如图4中的实线路径所示。
S305、根据各布局优化结果对应的时序报告和/或功耗报告和/或面积报告，确定各布局优化结果的综合指标；
本实施例中，时序报告/功耗报告/面积报告是芯片布局布线核心的性能指标，通过这些报告，能确定那种布局优化结果最好。
S306、根据预设选择策略，选择综合指标最优的布局优化结果作为输入，进行时钟树综合计算。
本实施例中，此步骤与上述方法实施例的步骤S105类似，此处不再赘述。
S307、执行布线Route步骤。
本实施例中，此步骤与上述方法实施例的步骤S106类似，此处不再赘述。
S308、执行布局布线结束PrFinish步骤。
本实施例中，此步骤与上述方法实施例的步骤S107类似，此处不再赘述。
本发明实施例提供的CPU芯片设计方法，首先获取各布局优化结果对应的时序报告、功耗报告、面积报告，然后根据这些报告确定各布局优化结果的综合指标，最后选择综合指标最优的布局优化结果作为Cts输入。因为时序报告、功耗报告、面积报告为芯片布局布线核心性能数据，通过这些报告将使得自动选择出来的布局优化结果更准确。
图5为本发明CPU芯片设计方法实施例三的流程示意图。参看图5，本发明CPU芯片设计方法实施例，包括如下步骤：
S501、执行准备阶段Assemble步骤；
本实施例中，此步骤与上述方法实施例的步骤S301类似，此处不再赘述。
S502、执行布局规划Floorplan步骤；
本实施例中，此步骤与上述方法实施例的步骤S302类似，此处不再赘述。
S503、通过多个并行布局优化对象对待设计芯片进行布局优化，得到各布局优化对象对应的布局优化结果；其中，不同布局优化对象设置的测试参数各不相同，每个所述布局优化对象以所述Floorplan步骤的输出结果为输入；
本实施例中，此步骤与上述方法实施例的步骤S303类似，此处不再赘述。
S504、解析布局优化结果，得到各布局优化结果对应的时序报告、功耗报告、面积报告中的一个或多个；
本实施例中，此步骤与上述方法实施例的步骤S304类似，此处不再赘述。
S505、根据所述预定评分标准，对各布局优化结果对应的时序报告、功耗报告、面积报告分别进行评分；所述评分标准中，高分值比低分值对应的时序报告和/或功耗报告和/或面积报告对应的CPU芯片性能更优；
本实施例中，可以将时序报告和/或功耗报告和/或面积报告按照最优到差分配得分，最优的得最高分，比如有5个并行的Place target，根据时序报告最优到最差分别得分为5，4，3，2，1，功耗报告最优到最差分别得分为5，4，3，2，1，面积报告最优到最差分别得分为5，4，3，2，1，此得分分配方式简单，并且也能体现各个报告之间好坏差别。
S506、根据所述布局优化结果对应的时序报告和/或功耗报告和/或面积报告的评分值，确定各布局优化结果的综合指标。
本实施例中，作为一可选方式，本步骤S306包括：根据如下公式：Di＝a*Xi+b*Yi+c*Zi计算第i个布局优化结果的综合指标；
其中，Di为第i个布局优化结果的综合指标，i＝1，2，...，N；N为所述多个并行布局优化对象的总数，Xi、Yi、Zi分别为第i个布局优化结果对应的时序报告、功耗报告、面积报告的评分值，a、b、c分别为第一预设权值、第二预设权值、第三预设权值。
每个芯片设计者可以根据自身关心的芯片哪个方面性能，可以对其对应的权值进行设定，例如：如果想选择时序最好的布局优化结果作为Cts的输入，那么可以将a设置为1，b和c设置为0即可；如果想选择功耗最好的布局优化结果作为Cts的输入，则可以将b设置为1，a和c设置为0。另外，如果最关心时序性能，其次是功耗，最后是面积，则可以设置a＞b＞c，设置非常灵活，也能满足芯片设计者对不同性能的追求。
S507、根据预设选择策略，选择综合指标最优的布局优化结果作为输入，进行时钟树综合计算。
本实施例中，所述预设选择策略为：选择值最高的综合指标，作为最优的综合指标。
S508、执行布线Route步骤。
本实施例中，此步骤与上述方法实施例的步骤S307类似，此处不再赘述。
S508、执行布局布线结束PrFinish步骤。
本实施例中，此步骤与上述方法实施例的步骤S308类似，此处不再赘述。
本发明实施例提供的CPU芯片设计方法，芯片设计者可以根据自身更关注芯片哪一方面的性能，通过简单的设置综合指标确定方法中的布局优化结果权值，就可以自动的选择符合芯片设计者需求的最优的布局优化结果作为Cts的输入，实现方式简单易行。
图6为本发明CPU芯片设计装置实施例一的结构示意图。参看图6，本发明CPU芯片设计装置实施例，包括：准备阶段Assemble模块11、布局规划Floorplan模块12、布局优化Place模块13、时钟树综合Cts模块14、布线Route模块15，布局布线结束PrFinish模块16；
其中，布局优化place模块13，包括：
布局优化结果获取子模块131：用于通过多个并行布局优化对象对待设计芯片进行布局优化，得到各布局优化对象对应的布局优化结果；其中，不同布局优化对象设置的测试参数各不相同，每个所述布局优化对象以Floorplan模块12的输出结果为输入；
综合指标计算子模块132：用于根据预设综合指标确定方法，确定各布局优化结果的综合指标；
时钟树综合Cts模块14：用于根据预设选择策略，选择综合指标最优的布局优化结果作为输入，进行时钟树综合计算。
图7为本发明CPU芯片设计装置实施例二的结构示意图。参看图7，本实施例是在前述CPU芯片设计装置实施例一的结构的基础上，综合指标计算子模块132，包括：
解析单元1321：用于解析布局优化结果，得到各布局优化结果对应的时序报告、功耗报告、面积报告中的一个或多个；
本实施例中，所述解析布局优化结果，包括：通过实用报表提取语言脚本perl解析布局优化结果。
综合指标获取单元1322：用于根据各布局优化结果对应的时序报告和/或功耗报告和/或面积报告，确定各布局优化结果的综合指标。
图8为本发明CPU芯片设计装置实施例三的结构示意图。参看图8，本实施例是在前述CPU芯片设计装置实施例二的结构的基础上，综合指标获取单元1322，包括：
评分子单元13221：用于根据所述预定评分标准，对各布局优化结果对应的时序报告、功耗报告、面积报告分别进行评分；所述评分标准中，高分值比低分值对应的时序报告和/或功耗报告和/或面积报告对应的CPU芯片性能更优；
指标获取子单元13222：用于根据所述布局优化结果对应的时序报告和/或功耗报告和/或面积报告的评分值，确定各布局优化结果的综合指标。
本实施例中，指标获取子单元13222，用于根据公式Di＝a*Xi+b*Yi+c*Zi计算第i个布局优化结果的综合指标；
其中，Di为第i个布局优化结果的综合指标，i＝1，2，...，N；N为所述多个并行布局优化对象的总数，Xi、Yi、Zi分别为第i个布局优化结果对应的时序报告、功耗报告、面积报告的评分值，a、b、c分别为第一预设权值、第二预设权值、第三预设权值。
上述实施例中，时钟树综合Cts模块14使用的所述预设选择策略为：选择值最高的综合指标，作为最优的综合指标。
本发明实施例还提供一种电子设备。图9为本发明电子设备一个实施例的结构示意图，可以实现本发明图1、图2或图3所示实施例的流程，如图7所示，上述电子设备可以包括：壳体41、处理器42、存储器43、电路板44和电源电路45，其中，电路板44安置在壳体41围成的空间内部，处理器42和存储器43设置在电路板44上；电源电路45，用于为上述电子设备的各个电路或器件供电；存储器43用于存储可执行程序代码；处理器42通过读取存储器43中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行前述任一实施例所述的CPU芯片设计方法。
该电子设备以多种形式存在，包括但不限于：
(1)移动通信设备：这类设备的特点是具备移动通信功能，并且以提供话音、数据通信为主要目标。这类终端包括：智能手机(例如iPhone)、多媒体手机、功能性手机，以及低端手机等。
(2)超移动个人计算机设备：这类设备属于个人计算机的范畴，有计算和处理功能，一般也具备移动上网特性。这类终端包括：PDA、MID和UMPC设备等，例如iPad。
(3)便携式娱乐设备：这类设备可以显示和播放多媒体内容。该类设备包括：音频、视频播放模块(例如iPod)，掌上游戏机，电子书，以及智能玩具和便携式车载导航设备。
(4)服务器：提供计算服务的设备，服务器的构成包括处理器、硬盘、内存、系统总线等，服务器和通用的计算机架构类似，但是由于需要提供高可靠的服务，因此在处理能力、稳定性、可靠性、安全性、可扩展性、可管理性等方面要求较高。
(5)其他具有数据交互功能的电子设备。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
为了描述的方便，描述以上装置是以功能分为各种单元/模块分别描述。当然，在实施本发明时可以把各单元/模块的功能在同一个或多个软件和/或硬件中实现。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(RandomAccessMemory，RAM)等。
以上所述，仅为本发明的具体实施方式，但本发明的防护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的防护范围之内。因此，本发明的防护范围应以权利要求的防护范围为准。

Claims (13)

1.一种CPU芯片设计方法，依次包括准备阶段Assemble步骤、布局规划Floorplan步骤、布局优化Place步骤、时钟树综合Cts步骤、布线Route步骤、布局布线结束PrFinish步骤，其特征在于，所述布局优化Place步骤，包括：
通过多个并行布局优化对象对待设计芯片进行布局优化，得到各布局优化对象对应的布局优化结果；其中，不同布局优化对象设置的测试参数各不相同，所述多个并行布局优化对象的输入一致，均为所述Floorplan步骤的输出结果；
根据预设综合指标确定方法，确定各布局优化结果的综合指标；
所述时钟树综合Cts步骤，包括：
根据预设选择策略，选择综合指标最优的布局优化结果作为输入，进行时钟树综合计算。
2.根据权利要求1所述的CPU芯片设计方法，其特征在于，所述根据预设综合指标确定方法，确定各布局优化结果的综合指标，包括：
解析布局优化结果，得到各布局优化结果对应的时序报告、功耗报告、面积报告中的一个或多个；
根据各布局优化结果对应的时序报告和/或功耗报告和/或面积报告，确定各布局优化结果的综合指标。
3.根据权利要求2所述的CPU芯片设计方法，其特征在于，所述解析布局优化结果，包括：
通过实用报表提取语言脚本perl解析布局优化结果。
4.根据权利要求2所述的CPU芯片设计方法，其特征在于，所述根据各布局优化结果对应的时序报告和/或功耗报告和/或面积报告，确定各布局优化结果的综合指标，包括：
根据预定评分标准，对各布局优化结果对应的时序报告、功耗报告、面积报告分别进行评分；所述评分标准中，高分值比低分值对应的时序报告和/或功耗报告和/或面积报告对应的CPU芯片性能更优；
根据所述布局优化结果对应的时序报告和/或功耗报告和/或面积报告的评分值，确定各布局优化结果的综合指标。
5.根据权利要求4所述的CPU芯片设计方法，其特征在于，所述根据所述布局优化结果对应的时序报告和/或功耗报告和/或面积报告的评分值，确定各布局优化结果的综合指标，包括：
根据公式Di＝a*Xi+b*Yi+c*Zi计算第i个布局优化结果的综合指标；
其中，Di为第i个布局优化结果的综合指标，i＝1,2,…,N；N为所述多个并行布局优化对象的总数，Xi、Yi、Zi分别为第i个布局优化结果对应的时序报告、功耗报告、面积报告的评分值，a、b、c分别为第一预设权值、第二预设权值、第三预设权值。
6.根据权利要求5所述的CPU芯片设计方法，其特征在于，所述预设选择策略为：选择值最高的综合指标，作为最优的综合指标。
7.一种CPU芯片设计装置，包括准备阶段Assemble模块、布局规划Floorplan模块、布局优化Place模块、时钟树综合Cts模块、布线Route模块、布局布线结束PrFinish模块，其特征在于，所述布局优化Place模块，包括：
布局优化结果获取子模块：用于通过多个并行布局优化对象对待设计芯片进行布局优化，得到各布局优化对象对应的布局优化结果；其中，不同布局优化对象设置的测试参数各不相同，所述多个并行布局优化对象的输入一致，均为所述Floorplan模块的输出结果；
综合指标计算子模块：用于根据预设综合指标确定方法，确定各布局优化结果的综合指标；
所述时钟树综合Cts模块：用于根据预设选择策略，选择综合指标最优的布局优化结果作为输入，进行时钟树综合计算。
8.根据权利要求7所述的CPU芯片设计装置，其特征在于，所述综合指标计算子模块，包括：
解析单元：用于解析布局优化结果，得到各布局优化结果对应的时序报告、功耗报告、面积报告中的一个或多个；
综合指标获取单元：用于根据各布局优化结果对应的时序报告和/或功耗报告和/或面积报告，确定各布局优化结果的综合指标。
9.根据权利要求8所述的CPU芯片设计装置，其特征在于，所述解析单元具体用于通过实用报表提取语言脚本perl解析布局优化结果。
10.根据权利要求8所述的CPU芯片设计装置，其特征在于，所述综合指标获取单元，包括：
评分子单元：用于根据预定评分标准，对各布局优化结果对应的时序报告、功耗报告、面积报告分别进行评分；所述评分标准中，高分值比低分值对应的时序报告和/或功耗报告和/或面积报告对应的CPU芯片性能更优；
指标获取子单元：用于根据所述布局优化结果对应的时序报告和/或功耗报告和/或面积报告的评分值，确定各布局优化结果的综合指标。
11.根据权利要求10所述的CPU芯片设计装置，其特征在于，所述指标获取子单元，具体用于根据公式Di＝a*Xi+b*Yi+c*Zi计算第i个布局优化结果的综合指标；
其中，Di为第i个布局优化结果的综合指标，i＝1,2,…,N；N为所述多个并行布局优化对象的总数，Xi、Yi、Zi分别为第i个布局优化结果对应的时序报告、功耗报告、面积报告的评分值，a、b、c分别为第一预设权值、第二预设权值、第三预设权值。
12.根据权利要求11所述的CPU芯片设计装置，其特征在于，所述时钟树综合Cts模块使用的所述预设选择策略为：选择值最高的综合指标，作为最优的综合指标。
13.一种电子设备，其特征在于，所述电子设备包括：壳体、处理器、存储器、电路板和电源电路，其中，电路板安置在壳体围成的空间内部，处理器和存储器设置在电路板上；电源电路，用于为上述电子设备的各个电路或器件供电；存储器用于存储可执行程序代码；处理器通过读取存储器中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行前述任一权利要求1-6所述的CPU芯片设计方法。
CN202011037129.1A 2020-09-28 2020-09-28 一种cpu芯片设计方法、装置及电子设备 Active CN112163394B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011037129.1A CN112163394B (zh) 2020-09-28 2020-09-28 一种cpu芯片设计方法、装置及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011037129.1A CN112163394B (zh) 2020-09-28 2020-09-28 一种cpu芯片设计方法、装置及电子设备

Publications (2)

Publication Number Publication Date
CN112163394A CN112163394A (zh) 2021-01-01
CN112163394B true CN112163394B (zh) 2023-05-12

Family

ID=73861784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011037129.1A Active CN112163394B (zh) 2020-09-28 2020-09-28 一种cpu芯片设计方法、装置及电子设备

Country Status (1)

Country Link
CN (1) CN112163394B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112733486B (zh) * 2021-01-20 2022-04-19 河南城建学院 一种用于芯片设计的智能布线方法及系统
CN113505562A (zh) * 2021-07-05 2021-10-15 广东工业大学 时钟树综合最优策略预测方法、系统及应用
CN114218887B (zh) * 2022-02-14 2022-06-24 西安芯瞳半导体技术有限公司 一种基于深度学习的芯片配置设计方法、装置及介质
CN114722746B (zh) * 2022-05-24 2022-11-01 苏州浪潮智能科技有限公司 一种芯片辅助设计方法、装置、设备及可读介质
CN116187265B (zh) * 2023-04-28 2023-07-25 南方科技大学 一种芯片设计方法及终端

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103150522A (zh) * 2013-03-07 2013-06-12 中国科学院半导体研究所 一种适用于无源便携式设备的3des加密算法电路
TW201329762A (zh) * 2012-01-05 2013-07-16 United Microelectronics Corp 積體電路設計與製造方法
CN111079273A (zh) * 2019-12-03 2020-04-28 北京新学堂网络科技有限公司 一种自动布局设计方法和装置
CN111177996A (zh) * 2020-01-02 2020-05-19 天津飞腾信息技术有限公司 一种优化集成电路可制造性的特殊图形规避方法及装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030188271A1 (en) * 2002-04-02 2003-10-02 Institute Of High Performance Computing System and method for integrated circuit design

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201329762A (zh) * 2012-01-05 2013-07-16 United Microelectronics Corp 積體電路設計與製造方法
CN103150522A (zh) * 2013-03-07 2013-06-12 中国科学院半导体研究所 一种适用于无源便携式设备的3des加密算法电路
CN111079273A (zh) * 2019-12-03 2020-04-28 北京新学堂网络科技有限公司 一种自动布局设计方法和装置
CN111177996A (zh) * 2020-01-02 2020-05-19 天津飞腾信息技术有限公司 一种优化集成电路可制造性的特殊图形规避方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于Cadance Innovus的高速4核ARMCortex-A17 CPU物理实现;王胤翔;《中国集成电路》;20181231;第38-41页 *

Also Published As

Publication number Publication date
CN112163394A (zh) 2021-01-01

Similar Documents

Publication Publication Date Title
CN112163394B (zh) 一种cpu芯片设计方法、装置及电子设备
CN111950225B (zh) 一种芯片布局方法、装置、存储介质和电子设备
CN101826124A (zh) 分析集成电路效能的系统与方法
US20120172098A1 (en) Suggesting game roles for different players based on a player's gaming statistics from other games
CN111680079B (zh) 一种将Json数据转换为字典数据的方法、装置及电子设备
CN115329713B (zh) 一种布局模块、生成布线文件以及布线的方法、装置
CN116151179B (zh) 芯片设计的布局规划方法及相关设备
CN115270687A (zh) 芯片布局方法、装置、设备及存储介质
CN112270156B (zh) 一种时序分析方法、装置、电子设备及存储介质
CN117521576B (zh) 运算资源共享方法、装置、设备和介质
CN109545223A (zh) 应用于用户终端的语音识别方法及终端设备
CN109683962A (zh) 一种指令集模拟器流水线建模的方法及装置
CN112417796B (zh) 兼容ip电路性能仿真的电压降分析方法、装置及电子设备
CN116016692A (zh) 协议描述文本构建方法、装置、设备及存储介质
CN112580291B (zh) 一种进行集成电路实验的方法和设备
CN111460747B (zh) 一种用于集成电路设计的标准单元追踪方法
CN116976252A (zh) 一种回归仿真方法、装置、设备、介质及程序产品
CN114201600A (zh) 舆情文本的摘要抽取方法、装置、设备及计算机存储介质
CN117471504B (zh) Gnss基带芯片验证方法、电子设备和介质
CN114117970A (zh) 一种集成电路的模块端口规划方法及装置
CN112597722B (zh) 快速筛选极端pvt角对应极端rc角的方法、装置及电子设备
US20110072404A1 (en) Parallel Timing Analysis For Place-And-Route Operations
US8966418B2 (en) Priority based layout versus schematic (LVS)
KR102507029B1 (ko) 차량의 와이어링 경로 설계 장치 및 방법
CN117272918B (zh) 在gui界面中进行时钟树规则配置的方法及相关设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant