CN112597722B - 快速筛选极端pvt角对应极端rc角的方法、装置及电子设备 - Google Patents

快速筛选极端pvt角对应极端rc角的方法、装置及电子设备 Download PDF

Info

Publication number
CN112597722B
CN112597722B CN202011643869.XA CN202011643869A CN112597722B CN 112597722 B CN112597722 B CN 112597722B CN 202011643869 A CN202011643869 A CN 202011643869A CN 112597722 B CN112597722 B CN 112597722B
Authority
CN
China
Prior art keywords
pvt
extreme
angle
preselected
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011643869.XA
Other languages
English (en)
Other versions
CN112597722A (zh
Inventor
白海银
黄瑞锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haiguang Information Technology Co Ltd
Original Assignee
Haiguang Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Haiguang Information Technology Co Ltd filed Critical Haiguang Information Technology Co Ltd
Priority to CN202011643869.XA priority Critical patent/CN112597722B/zh
Publication of CN112597722A publication Critical patent/CN112597722A/zh
Application granted granted Critical
Publication of CN112597722B publication Critical patent/CN112597722B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明的实施例公开了一种快速筛选极端PVT角对应极端RC角的方法、装置及电子设备，涉及集成电路技术领域，用以在硬宏余量仿真中节省仿真时间，提高仿真结果准确度。所述方法包括：搭建两种以上不同逻辑电路，画出对应版图并从中抽取寄生参数网表；基于预先选定的PVT角，遍历所有RC角构建工艺组合，并利用所述寄生参数网表对所述两种以上不同逻辑电路进行仿真；测量每个电路在每种工艺组合下的延时；对同一电路在不同RC角下的延时做归一化处理，并将同一RC角下不同电路的延时进行相加，得到与RC角一一对应的延时加和；将所述延时加和按大小进行排序；根据所述延时加和的排序确定所述预先选定的PVT角对应的极端RC角。本发明适用于硬宏余量仿真场合。

Description

快速筛选极端PVT角对应极端RC角的方法、装置及电子设备
技术领域
本发明涉及集成电路技术领域，尤其涉及一种快速筛选极端PVT角对应极端RC角的方法、装置、电子设备及存储介质。
背景技术
数字后端集成电路(IC)设计中，宏单元(Macro)是设计中最常见的单元。Macro是一个宽泛的概念，通常我们把它分为硬宏(Hard Macro)和软宏(Soft Macro)。Hard Macro是指特定的功能模块，例如包括存储器(Memory)、锁相环PLL、锁相环DLL等各种IP核，即用于专用集成电路(ASIC)或现场可编程逻辑阵列(FPGA)中的预先设计好的电路功能模块，Hard Macro的逻辑在其本身内部已经集成好，根据工艺库进行调用即可。
当一个Hard Macro完成了电路搭建和版图(1ayout)布局布线之后，需要对该Macro进行各种极端PVT corner(PVT角)的后仿真，来验证它是否正常工作，以及时序性能是否满足。在Hard Macro内部，有很多条时序路径(timing path)，不同时序路径之间会存在先后时序关系，而我们希望这些时序路径在所有极端工作条件下，都能够正常工作，时序关系都能满足，甚至要有足够的时间余量。
对Macro做后仿真就需要从.gds(Graphic Design System，图形设计系统)文件中提取寄生参数网表.dspf(Detailed Standard Parasitic Format，详细标准寄生格式)，随着工艺节点的缩小，寄生参数网表RC(电阻电容)类型越来越多样化(包括：typical(平均值)、cbest(电容最小)、cworst(电容最大)、rcbest(耦合电容最大)、rcworst(耦合电容最小)、Cbest_CCbest、RCbest_CCbest、Cworst_CCworst、RCworst_CCworst…)，RC类型与温度又可以组合出很多种RC corner(RC角，例如：typical_0c、typical_25c、typical_100c…)。这些RC corner再与PVT corner组合，会形成更多种情况。如果对所有PVT corner和RCcorner进行仿真，仿真工作量会很大，也很浪费时间。因此我们需要对极端PVT corner筛选出对应的极端RC corner，只对筛选出的极端情况进行仿真即可。
对于传统平面工艺而言，RC寄生参数很简单，极端RC corner只有RCbest和RCworst，不需要去特意筛选。随着工艺的发展，RC corner类型越来越多，目前基本都是凭借经验筛选，没有量化的选择方法，选择方式比较粗糙，仿真结果不够准确。
发明内容
有鉴于此，本发明实施例提供一种快速筛选极端PVT角对应极端RC角的方法、装置、电子设备及存储介质，以在硬宏余量仿真中对于不同极端PVT corner，能够快速准确的筛选出对应的极端RC corner，节省仿真时间，提高仿真结果准确度。
第一方面，本发明实施例提供一种快速筛选极端PVT角对应极端RC角的方法，包括：
搭建两种以上不同逻辑电路，画出对应版图并从中抽取寄生参数网表；
基于预先选定的PVT角，遍历所有RC角构建工艺组合，并利用所述寄生参数网表对所述两种以上不同逻辑电路进行仿真；
测量每个电路在每种工艺组合下的延时；
对同一电路在不同RC角下的延时做归一化处理，并将同一RC角下不同电路的延时进行相加，得到与RC角一一对应的延时加和；
将所述延时加和按大小进行排序；
根据所述延时加和的排序确定所述预先选定的PVT角对应的极端RC角。
结合第一方面，在第一方面的一种实施方式中，所述搭建两种以上不同逻辑电路，包括：
采用不同阈值电压、不同驱动能力、和/或不同功能的标准单元搭建所述两种以上不同逻辑电路。
结合第一方面，在第一方面的另一种实施方式中，所述将同一RC角下不同电路的延时进行相加，得到与RC角一一对应的延时加和，包括：
根据电路的重要程度，赋予电路的延时不同的权重后进行加和。
结合第一方面，在第一方面的再一种实施方式中，所述根据所述延时加和的排序确定所述预先选定的PVT角对应的极端RC角，包括：
若所述预先选定的PVT角是TT_Vnor_Tnor，即表示N型金属-氧化物-半导体NMOS和P型金属-氧化物-半导体PMOS晶体管工艺均为平均值、电压常规和温度常规，则选择排序后居中的延时加和所对应的RC角作为所述预先选定的PVT角对应的极端RC角，或者选择距离排序后第一个延时加和和最后一个延时加和两者平均值最接近的延时加和所对应的RC角作为所述预先选定的PVT角对应的极端RC角；
和/或，若所述预先选定的PVT角不是TT_Vnor_Tnor，则选择排序后第一个延时加和所对应的RC角和最后一个延时加和所对应的RC角作为所述预先选定的PVT角对应的极端RC角。
第二方面，本发明实施例提供一种快速筛选极端PVT角对应极端RC角的装置，包括：
搭建模块，用于搭建两种以上不同逻辑电路，画出对应版图并从中抽取寄生参数网表；
仿真模块，用于基于预先选定的PVT角，遍历所有RC角构建工艺组合，并利用所述寄生参数网表对所述两种以上不同逻辑电路进行仿真；
测量模块，用于测量每个电路在每种工艺组合下的延时；
加和模块，用于对同一电路在不同RC角下的延时做归一化处理，并将同一RC角下不同电路的延时进行相加，得到与RC角一一对应的延时加和；
排序模块，用于将所述延时加和按大小进行排序；
确定模块，用于根据所述延时加和的排序确定所述预先选定的PVT角对应的极端RC角。
结合第二方面，在第二方面的一种实施方式中，所述搭建模块，包括：
搭建子模块，用于采用不同阈值电压、不同驱动能力、和/或不同功能的标准单元搭建所述两种以上不同逻辑电路。
结合第二方面，在第二方面的另一种实施方式中，所述加和模块，包括：
权重子模块，用于根据电路的重要程度，赋予电路的延时不同的权重后进行加和。
结合第二方面，在第二方面的再一种实施方式中，所述确定模块，包括：
选择子模块，用于若所述预先选定的PVT角是TT_Vnor_Tnor，即表示N型金属-氧化物-半导体NMOS和P型金属-氧化物-半导体PMOS晶体管工艺均为平均值、电压常规和温度常规，则选择排序后居中的延时加和所对应的RC角作为所述预先选定的PVT角对应的极端RC角，或者选择距离排序后第一个延时加和和最后一个延时加和两者平均值最接近的延时加和所对应的RC角作为所述预先选定的PVT角对应的极端RC角；和/或，若所述预先选定的PVT角不是TT_Vnor_Tnor，则选择排序后第一个延时加和所对应的RC角和最后一个延时加和所对应的RC角作为所述预先选定的PVT角对应的极端RC角。
第三方面，本发明实施例提供一种电子设备，所述电子设备包括：壳体、处理器、存储器、电路板和电源电路，其中，电路板安置在壳体围成的空间内部，处理器和存储器设置在电路板上；电源电路，用于为上述电子设备的各个电路或器件供电；存储器用于存储可执行程序代码；处理器通过读取存储器中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行前述任一所述的方法。
第四方面，本发明实施例还提供一种计算机可读存储介质，所述计算机可读存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现前述任一所述的方法。
本发明实施例提供的快速筛选极端PVT角对应极端RC角的方法、装置、电子设备及存储介质，首先搭建两种以上不同逻辑电路，画出对应版图并从中抽取寄生参数网表，然后基于预先选定的PVT角，遍历所有RC角构建工艺组合，并利用所述寄生参数网表对所述两种以上不同逻辑电路进行仿真，之后测量每个电路在每种工艺组合下的延时，对同一电路在不同RC角下的延时做归一化处理，并将同一RC角下不同电路的延时进行相加，得到与RC角一一对应的延时加和，再将延时加和按大小进行排序，最后根据延时加和的排序确定所述预先选定的PVT角对应的极端RC角。这样，本发明实施例综合多种电路结构，把所有RCcorner遍历一遍，仿真分析RC corner对时序的影响，能够对不同极端PVT corner快速准确的筛选出对应的极端RC corner，使得后仿真结果更准确；并且筛选出极端RC corner之后，每个Macro只需要用这些RC corner做后仿真，大大节省仿真时间。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为现有技术中PVT corner与RC corner的组合情况示意图；
图2为本发明的快速筛选极端PVT角对应极端RC角的方法一个实施例的流程示意图；
图3为本发明的快速筛选极端PVT角对应极端RC角的方法的原理图；
图4为本发明的快速筛选极端PVT角对应极端RC角的装置一个实施例的结构示意图；
图5为本发明的电子设备一个实施例的结构示意图。
具体实施方式
下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
首先，对PVT corner和RC corner进行补充说明如下：
PVT是指Process-Voltage-Temperature(工艺-电压-温度)，其中：
Process：工艺，表征NMOS(N型金属-氧化物-半导体)晶体管和PMOS(P型金属-氧化物-半导体)晶体管的电性能参数，可以分为TT(NMOS typical，PMOS typical)、FF(NMOSfast，PMOSfast)、SS(NMOS slow，PMOS slow)、SF(NMOS slow，PMOSfast)和FS(NMOSfast，PMOS slow)，其中FF最快，SS最慢，TT是常规情况下的工作状态；
Voltage：电压，其高低同样影响电路速度，高电压速度快，低电压速度慢；
Temperature：温度，不同温度条件也影响电路工作速度，通常高温延时大，低温延时小。
不同PVT corner的组合，会有不同的时序延时。
RC corner表示版图上MOSFET(金属-氧化物半导体场效应晶体管)晶体管与金属互连线之间的寄生电阻电容参数情况。芯片制造过程中，要经过多道复杂工序，不可避免的会引入工艺偏差，导致芯片最终呈现出不同寄生参数情况。比如：typical、cbest、cworst、rcbest、rcworst、Cbest_CCbest、RCbest_CCbest、Cworst_CCworst、RCworst_CCworst等等。不同工艺下，RC corner类型不同，寄生参数的不同也会影响实际电路延时大小。
图1示出了现有技术中PVT corner与RC corner可能的组合情况，如图1所示，极端PVT corner有21种PVT组合，RC corner有19种。
PVT组合中，工艺选了4个极端工艺角(FF、SS、SF、FS)和TT(虽然不是极端情况，但一般都会对它仿真，故本文中暂时将其归入极端PVT corner)，电压选了最高、最低和常规工作电压，温度选了最高、最低和常规温度。
RC corner：对于不同工艺，厂家(foundry)提供的RC类型和数量都不一样，因此每更换一次工艺，后仿真PVT对应的RC corner都需要重新选择。图中列举的RC corner只作为举例分析RC corner的筛选方法。
比如，FF_Vmax_Tmin(NMOS fast&PMOS fast，maximum voltage，minimumtemperature)，这是一个延时最小、速度最快的PVT corner，我们希望从19个RC corner中选出该PVT情况下最快和最慢的RC corner来进行极端情况仿真。
再比如，SS_Vmin_Tmax(NMOS slow&PMOS slow，minimum voltage，maximumtemperature)，这是一个延时最大、速度最慢的PVT corner，我们希望从19个RC corner中选出该PVT组合情况下最快和最慢的RC corner来模拟极端工作状态。
又比如，TT_Vnor_Tnor(NMOS typical&PMOS typical process，normal votage，normal temperature)，这是一个正常速度的PVT corner，我们希望从19个RC corner中选择居中的RC corner来模拟常规情况。
综上，我们希望对每一种极端PVT组合(即PVT corner)都筛选出对应的极端RCcorner，来模拟各种极端条件的工作状态。
一方面，本发明实施例提供一种快速筛选极端PVT角对应极端RC角的方法，应用于Hard Macro余量仿真，如图2-3所示，本实施例的方法可以包括：
步骤101：搭建两种以上不同逻辑电路，画出对应版图并从中抽取寄生参数网表；
本步骤中，所述两种以上不同逻辑电路优选采用不同阈值电压、不同驱动能力、和/或不同功能的标准单元搭建得到(标准单元的阈值电压、驱动能力和功能这三项指标中既可以一项不同，也可以任意多项不同，可以理解的是，采用的标准单元差异越大，最终搭建得到的不同逻辑电路的代表性就越好)，例如存储器的读电路、写电路、译码电路、多级组合逻辑电路、上一代工艺中signoff(签核)困难的电路等等，电路结构需要具备多样性、代表性。例如可以搭建10种不同逻辑电路，画出对应的10个版图并从中抽取寄生参数网表，以便于后续进行电路仿真。其中，画版图、抽取寄生参数网表和电路仿真均为本领域常规技术，本文中不再赘述。
步骤102：基于预先选定的PVT角，遍历所有RC角构建工艺组合，并利用所述寄生参数网表对所述两种以上不同逻辑电路进行仿真；
仍以图1为例，极端PVT corner有21种，RC corner有19种。假设是对上述10种不同逻辑电路进行仿真，此时，对于预先选定的PVT corner(由于Hard Macro完成了电路搭建和版图布局布线，通常都会预先选定一种PVT corner)，遍历所有RC corner构建工艺组合(该工艺组合即是指PVT corner+RC corner)，该工艺组合则有19种情况，需对这19种情况进行仿真，仿真具体可以采用本领域常用的Hspice仿真。
可以想到的是，如果需要的话，也可以按照上述思路对所有PVT corner，遍历所有RC corner构建工艺组合，以进行仿真，此时则需对上述10种不同逻辑电路做399(21*19)种PVT corner与RC corner组合的Hspice仿真。
应当理解的是，以上提到的21种PVT corner、19种RC corner、10种电路结构，均为示意，具体实施应以实际情况为准。
步骤103：测量每个电路在每种工艺组合下的延时；
步骤104：对同一电路在不同RC角下的延时做归一化处理，并将同一RC角下不同电路的延时进行相加，得到与RC角一一对应的延时加和；
上述步骤103-104中，需要测量每个电路在每种工艺组合(预先选定的PVT corner+不同RCcorner，19种情况)下的延时，对同一电路在不同RC corner(19种情况)下的延时做归一化处理，再对同一RCcorner下不同电路(10种电路)归一化之后的延时进行相加，得到与RC角一一对应的延时加和。
图3表示预先选定的PVT corner情况下的数据处理，其中：cir1-10：10种电路结构，RC1-RC19：19种RC corner，d#_#：表示某电路在某RC corner情况下的延时，t1～t19：预先选定的PVT corner情况下19种RC corner对应10种不同电路结构的延时加和。首先对cir1的19种不同RC corner情况下延时(d1_1～d19_1)做归一化处理，cir2～cir10也做相同操作；其次对RC1的10个电路延时(d1_1～d1_10)相加，即得与RC1对应的延时加和，RC2～RC19也做相同处理，即得分别与RC2～RC19对应的延时加和。
其中，归一化处理可采用本领域的常规算法，即如图3所示，对于任一延时，将其除以该行延时之和即得归一化后的延时。
作为一种可选的实施例，所述将同一RC角下不同电路的延时进行相加，得到与RC角一一对应的延时加和，可以包括：
根据电路的重要程度，赋予电路的延时不同的权重后进行加和。
本步骤中，可以将重复率比较高的电路结构或关键时序电路作为相对重要的电路，赋予的权重适当大一些，例如权重可以为1.1、1.2、1.5等，具体数值可根据需要灵活设定。
步骤105：将所述延时加和按大小进行排序；
本步骤中，对图3中的延时加和t1～t19进行排序，既可以按照从小到大的顺序排列，也可以按照从大到小的顺序排列。需要说明的是，图3示出了需要对延时加和t1～t19进行排序，然而暂未示出排序后的顺序。
步骤106：根据所述延时加和的排序确定所述预先选定的PVT角对应的极端RC角。
作为一种可选的实施例，所述根据所述延时加和的排序确定所述预先选定的PVT角对应的极端RC角(步骤106)，可以包括：
若所述预先选定的PVT角不是TT_Vnor_Tnor(TT_Vnor_Tnor为normal PVTcorner，表示NMOS和PMOS晶体管工艺均为平均值、电压常规和温度常规)，则选择排序后第一个延时加和所对应的RC角和最后一个延时加和所对应的RC角(即速度最快和速度最慢的RC角)作为所述预先选定的PVT角对应的极端RC角；
和/或，若所述预先选定的PVT角是TT_Vnor_Tnor，则选择排序后居中的延时加和(比如19个中选第10个)所对应的RC角作为所述预先选定的PVT角对应的极端RC角，或者选择距离排序后第一个延时加和和最后一个延时加和两者平均值最接近的延时加和所对应的RC角作为所述预先选定的PVT角对应的极端RC角；
这样，根据延时加和的排序即可选择出合适的极端RC corner。
综上，本发明实施例提供的快速筛选极端PVT角对应极端RC角的方法，首先搭建两种以上不同逻辑电路，画出对应版图并从中抽取寄生参数网表，然后基于预先选定的PVT角，遍历所有RC角构建工艺组合，并利用所述寄生参数网表对所述两种以上不同逻辑电路进行仿真，之后测量每个电路在每种工艺组合下的延时，对同一电路在不同RC角下的延时做归一化处理，并将同一RC角下不同电路的延时进行相加，得到与RC角一一对应的延时加和，再将延时加和按大小进行排序，最后根据延时加和的排序确定所述预先选定的PVT角对应的极端RC角。这样，本发明实施例综合多种电路结构，把所有RC corner遍历一遍，仿真分析RC corner对时序的影响，能够对不同极端PVT corner快速准确的筛选出对应的极端RCcorner，使得后仿真结果更准确；并且筛选出极端RC corner之后，每个Macro只需要用这些RC corner做后仿真，大大节省仿真时间。
另一方面，本发明实施例提供一种快速筛选极端PVT角对应极端RC角的装置，如图4所示，本实施例的装置可以包括：
搭建模块11，用于搭建两种以上不同逻辑电路，画出对应版图并从中抽取寄生参数网表；
仿真模块12，用于基于预先选定的PVT角，遍历所有RC角构建工艺组合，并利用所述寄生参数网表对所述两种以上不同逻辑电路进行仿真；
测量模块13，用于测量每个电路在每种工艺组合下的延时；
加和模块14，用于对同一电路在不同RC角下的延时做归一化处理，并将同一RC角下不同电路的延时进行相加，得到与RC角一一对应的延时加和；
排序模块15，用于将所述延时加和按大小进行排序；
确定模块16，用于根据所述延时加和的排序确定所述预先选定的PVT角对应的极端RC角。
本实施例的装置，可以用于执行图2所示方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。
优选的，所述搭建模块11，包括：
搭建子模块，用于采用不同阈值电压、不同驱动能力、和/或不同功能的标准单元搭建所述两种以上不同逻辑电路。
优选的，所述加和模块14，包括：
权重子模块，用于根据电路的重要程度，赋予电路的延时不同的权重后进行加和。
优选的，所述确定模块16，包括：
选择子模块，用于若所述预先选定的PVT角是TT_Vnor_Tnor，即表示NMOS和PMOS晶体管工艺均为平均值、电压常规和温度常规，则选择排序后居中的延时加和所对应的RC角作为所述预先选定的PVT角对应的极端RC角，或者选择距离排序后第一个延时加和和最后一个延时加和两者平均值最接近的延时加和所对应的RC角作为所述预先选定的PVT角对应的极端RC角；和/或，若所述预先选定的PVT角不是TT_Vnor_Tnor，则选择排序后第一个延时加和所对应的RC角和最后一个延时加和所对应的RC角作为所述预先选定的PVT角对应的极端RC角。
本发明实施例还提供一种电子设备，图5为本发明电子设备一个实施例的结构示意图，可以实现本发明图2所示实施例的流程，如图5所示，上述电子设备可以包括：壳体41、处理器42、存储器43、电路板44和电源电路45，其中，电路板44安置在壳体41围成的空间内部，处理器42和存储器43设置在电路板44上；电源电路45，用于为上述电子设备的各个电路或器件供电；存储器43用于存储可执行程序代码；处理器42通过读取存储器43中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行前述任一方法实施例所述的方法。
处理器42对上述步骤的具体执行过程以及处理器42通过运行可执行程序代码来进一步执行的步骤，可以参见本发明图2所示实施例的描述，在此不再赘述。
该电子设备以多种形式存在，包括但不限于：
(1)移动通信设备：这类设备的特点是具备移动通信功能，并且以提供话音、数据通信为主要目标。这类终端包括：智能手机(例如iPhone)、多媒体手机、功能性手机，以及低端手机等。
(2)超移动个人计算机设备：这类设备属于个人计算机的范畴，有计算和处理功能，一般也具备移动上网特性。这类终端包括：PDA、MID和UMPC设备等，例如iPad。
(3)便携式娱乐设备：这类设备可以显示和播放多媒体内容。该类设备包括：音频、视频播放器(例如iPod)，掌上游戏机，电子书，以及智能玩具和便携式车载导航设备。
(4)服务器：提供计算服务的设备，服务器的构成包括处理器、硬盘、内存、系统总线等，服务器和通用的计算机架构类似，但是由于需要提供高可靠的服务，因此在处理能力、稳定性、可靠性、安全性、可扩展性、可管理性等方面要求较高。
(5)其他具有数据交互功能的电子设备。
本发明实施例还提供一种计算机可读存储介质，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现上述任一方法实施例所述的方法步骤。
本发明的实施例还提供一种应用程序，所述应用程序被执行以实现本发明任一方法实施例提供的方法。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。为了描述的方便，描述以上装置是以功能分为各种单元/模块分别描述。当然，在实施本发明时可以把各单元/模块的功能在同一个或多个软件和/或硬件中实现。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (8)

1.一种快速筛选极端工艺电压温度PVT角对应极端电阻电容RC角的方法，其特征在于，包括：
搭建两种以上不同逻辑电路，画出对应版图并从中抽取寄生参数网表；
基于预先选定的PVT角，遍历所有RC角构建工艺组合，并利用所述寄生参数网表对所述两种以上不同逻辑电路进行仿真，其中RC角表示版图上金属-氧化物半导体场效应晶体管MOSFET与金属互连线之间的寄生电阻电容参数情况；
测量每个电路在每种工艺组合下的延时；
对同一电路在不同RC角下的延时做归一化处理，并将同一RC角下不同电路归一化之后的延时进行相加，得到与RC角一一对应的延时加和；
将所述延时加和按大小进行排序；
根据所述延时加和的排序确定所述预先选定的PVT角对应的极端RC角；
其中，所述根据所述延时加和的排序确定所述预先选定的PVT角对应的极端RC角，包括：
若所述预先选定的PVT角是TT_Vnor_Tnor，其中TT_Vnor_Tnor表示N型金属-氧化物-半导体NMOS和P型金属-氧化物-半导体PMOS晶体管工艺均为平均值、电压常规和温度常规，则选择排序后居中的延时加和所对应的RC角作为所述预先选定的PVT角对应的极端RC角，或者选择距离排序后第一个延时加和和最后一个延时加和两者平均值最接近的延时加和所对应的RC角作为所述预先选定的PVT角对应的极端RC角；
若所述预先选定的PVT角不是TT_Vnor_Tnor，则选择排序后第一个延时加和所对应的RC角和最后一个延时加和所对应的RC角作为所述预先选定的PVT角对应的极端RC角。
2.根据权利要求1所述的方法，其特征在于，所述搭建两种以上不同逻辑电路，包括：
采用不同阈值电压、不同驱动能力、和/或不同功能的标准单元搭建所述两种以上不同逻辑电路。
3.根据权利要求1所述的方法，其特征在于，所述将同一RC角下不同电路归一化之后的延时进行相加，得到与RC角一一对应的延时加和，包括：
根据电路的重要程度，赋予电路的延时不同的权重后进行加和。
4.一种快速筛选极端PVT角对应极端RC角的装置，其特征在于，包括：
搭建模块，用于搭建两种以上不同逻辑电路，画出对应版图并从中抽取寄生参数网表；
仿真模块，用于基于预先选定的PVT角，遍历所有RC角构建工艺组合，并利用所述寄生参数网表对所述两种以上不同逻辑电路进行仿真，其中RC角表示版图上金属-氧化物半导体场效应晶体管MOSFET与金属互连线之间的寄生电阻电容参数情况；
测量模块，用于测量每个电路在每种工艺组合下的延时；
加和模块，用于对同一电路在不同RC角下的延时做归一化处理，并将同一RC角下不同电路归一化之后的延时进行相加，得到与RC角一一对应的延时加和；
排序模块，用于将所述延时加和按大小进行排序；
确定模块，用于根据所述延时加和的排序确定所述预先选定的PVT角对应的极端RC角；
其中，所述确定模块，包括：
选择子模块，用于若所述预先选定的PVT角是TT_Vnor_Tnor，其中TT_Vnor_Tnor表示N型金属-氧化物-半导体NMOS和P型金属-氧化物-半导体PMOS晶体管工艺均为平均值、电压常规和温度常规，则选择排序后居中的延时加和所对应的RC角作为所述预先选定的PVT角对应的极端RC角，或者选择距离排序后第一个延时加和和最后一个延时加和两者平均值最接近的延时加和所对应的RC角作为所述预先选定的PVT角对应的极端RC角；若所述预先选定的PVT角不是TT_Vnor_Tnor，则选择排序后第一个延时加和所对应的RC角和最后一个延时加和所对应的RC角作为所述预先选定的PVT角对应的极端RC角。
5.根据权利要求4所述的装置，其特征在于，所述搭建模块，包括：
搭建子模块，用于采用不同阈值电压、不同驱动能力、和/或不同功能的标准单元搭建所述两种以上不同逻辑电路。
6.根据权利要求4所述的装置，其特征在于，所述加和模块，包括：
权重子模块，用于根据电路的重要程度，赋予电路的延时不同的权重后进行加和。
7.一种电子设备，其特征在于，所述电子设备包括：壳体、处理器、存储器、电路板和电源电路，其中，电路板安置在壳体围成的空间内部，处理器和存储器设置在电路板上；电源电路，用于为上述电子设备的各个电路或器件供电；存储器用于存储可执行程序代码；处理器通过读取存储器中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行前述权利要求1-3中任一所述的方法。
8.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现前述权利要求1-3中任一所述的方法。
CN202011643869.XA 2020-12-30 2020-12-30 快速筛选极端pvt角对应极端rc角的方法、装置及电子设备 Active CN112597722B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011643869.XA CN112597722B (zh) 2020-12-30 2020-12-30 快速筛选极端pvt角对应极端rc角的方法、装置及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011643869.XA CN112597722B (zh) 2020-12-30 2020-12-30 快速筛选极端pvt角对应极端rc角的方法、装置及电子设备

Publications (2)

Publication Number Publication Date
CN112597722A CN112597722A (zh) 2021-04-02
CN112597722B true CN112597722B (zh) 2023-03-07

Family

ID=75206717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011643869.XA Active CN112597722B (zh) 2020-12-30 2020-12-30 快速筛选极端pvt角对应极端rc角的方法、装置及电子设备

Country Status (1)

Country Link
CN (1) CN112597722B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103500243A (zh) * 2013-09-04 2014-01-08 深圳市国微电子有限公司 一种自适应pvt变化的时钟电路设计方法
CN109800402A (zh) * 2018-12-28 2019-05-24 广州明珞汽车装备有限公司 一种用于工艺仿真的设备信息处理方法及系统
CN109995371A (zh) * 2019-04-11 2019-07-09 成都盛芯微科技有限公司 异步sar模数转换器求值相时长的自适应调节电路及方法
CN111740739A (zh) * 2020-01-04 2020-10-02 浙江大学 基于高速异步逻辑的pvt自校准方法及其sar adc电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10425064B2 (en) * 2016-12-08 2019-09-24 Micron Technology, Inc. Apparatus and method for a PVT independent RC delay

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103500243A (zh) * 2013-09-04 2014-01-08 深圳市国微电子有限公司 一种自适应pvt变化的时钟电路设计方法
CN109800402A (zh) * 2018-12-28 2019-05-24 广州明珞汽车装备有限公司 一种用于工艺仿真的设备信息处理方法及系统
CN109995371A (zh) * 2019-04-11 2019-07-09 成都盛芯微科技有限公司 异步sar模数转换器求值相时长的自适应调节电路及方法
CN111740739A (zh) * 2020-01-04 2020-10-02 浙江大学 基于高速异步逻辑的pvt自校准方法及其sar adc电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
适应于动态电压频率调整的抗辐照SRAM设计;李广林等;《微电子学与计算机》;20170405(第04期);全文 *

Also Published As

Publication number Publication date
CN112597722A (zh) 2021-04-02

Similar Documents

Publication Publication Date Title
CN112100158B (zh) 一种标准单元库的建立方法、装置、电子设备及存储介质
CN107784136B (zh) 一种标准单元库的创建方法及系统
US9767240B2 (en) Temperature-aware integrated circuit design methods and systems
US9367660B2 (en) Electromigration-aware layout generation
US20060107244A1 (en) Method for designing semiconductor intgrated circuit and system for designing the same
US20170116367A1 (en) Electromigration-aware integrated circuit design methods and systems
US8712752B2 (en) IR(voltage) drop analysis in integrated circuit timing
US20150356229A1 (en) Physical cell electromigration data generation
US6425115B1 (en) Area efficient delay circuits
US20080104552A1 (en) Power consumption optimizing method for semiconductor integrated circuit and semiconductor designing apparatus
CN116822452B (zh) 芯片布局优化方法及相关设备
US9721059B1 (en) Post-layout thermal-aware integrated circuit performance modeling
US9836567B2 (en) Method of simulating a semiconductor integrated circuit, computer program product, and device for simulating a semiconductor integrated circuit
JP2005352787A (ja) タイミング解析方法およびタイミング解析装置
CN109753675B (zh) 逻辑门假信号建模的方法
US9298875B2 (en) Semiconductor circuit design method, memory compiler and computer program product
US9483593B2 (en) Method for decomposing a hardware model and for accelerating formal verification of the hardware model
CN112597722B (zh) 快速筛选极端pvt角对应极端rc角的方法、装置及电子设备
US8904328B2 (en) Support apparatus and design support method
US8621412B1 (en) Micro-regions for auto place and route optimization
KR102350941B1 (ko) 집적 회로 설계 방법 및 이를 수행하는 집적 회로 설계 시스템
CN112417796B (zh) 兼容ip电路性能仿真的电压降分析方法、装置及电子设备
US20230252192A1 (en) Hardware trojan detection method, hardware trojan detection device, and program for hardware trojan detection
CN116569336A (zh) 聚比特单元
Huang et al. Toward accurate timing analysis for transistor-level programmable fabrics

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant