CN112270156B - 一种时序分析方法、装置、电子设备及存储介质 - Google Patents
一种时序分析方法、装置、电子设备及存储介质 Download PDFInfo
- Publication number
- CN112270156B CN112270156B CN202011137092.XA CN202011137092A CN112270156B CN 112270156 B CN112270156 B CN 112270156B CN 202011137092 A CN202011137092 A CN 202011137092A CN 112270156 B CN112270156 B CN 112270156B
- Authority
- CN
- China
- Prior art keywords
- time sequence
- violation
- time
- timing
- end point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/396—Clock trees
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明实施例公开一种时序分析方法、装置、电子设备及存储介质,涉及芯片设计技术领域,能够克服时序关键模块不易定位而造成分析效率低下、时序难以收敛的弊端。所述方法包括:计算进行时序分析的多条时序路径中时序终点/时序起点的最大时序违例严重程度度量值;确定计算得到的时序终点/时序起点的最大时序违例严重程度度量值所对应的图标绘制信息;采用确定的图标绘制信息,为时序终点/时序起点绘制对应的用于标识时序违例严重程度的图标。本发明适用于芯片设计中的时序分析场景,能够提高时序分析效率、加快时序收敛。
Description
技术领域
本发明涉及芯片设计技术领域,尤其涉及一种时序分析方法、装置、电子设备及存储介质。
背景技术
现如今芯片技术迅速发展,设计出来的芯片被广泛应用于诸如手机之类的移动终端、智能家居、军事产品等各个领域。在芯片设计中,电路部分通常是以同步电路为主,为保证设计出的芯片能够正常工作,需要在完成芯片电路元件的摆放后对电路进行时序分析。
时序分析作为时序电路设计过程中的一个重要环节,通常指的是:基于特定的时序要求或时序约束,使用特定的时序模型对芯片电路进行分析。通过时序分析,能够找到其中所存在的时序违例路径乃至时序违例关键路径,进而采用一定手段进行时序违例路径修复,然后继续时序分析查找时序违例路径、修复时序违例路径,如此迭代,直至时序收敛。
然而,现有的时序分析方法大多通过阅读复杂的时序报告来找出时序关键模块,这样并不直观,尤其是在芯片电路中的模块嵌套比较深的情况下,很难找到哪些模块或子模块为时序关键模块。其中,时序关键模块指的是时序违例关键路径所在模块。
发明内容
有鉴于此,本发明实施例提供一种时序分析方法、装置、电子设备及存储介质,以解决现有的时序关键模块定位复杂困难从而导致时序分析和优化效率低下的问题。
第一方面,本发明实施例提供一种时序分析方法,包括:
计算进行时序分析的多条时序路径中时序终点/时序起点的最大时序违例严重程度度量值;
确定计算得到的时序终点/时序起点的最大时序违例严重程度度量值所对应的图标绘制信息;
采用确定的图标绘制信息,为时序终点/时序起点绘制对应的用于标识时序违例严重程度的图标。
第二方面,本发明实施例提供一种时序分析装置,包括:
计算单元,用于计算进行时序分析的多条时序路径中时序终点/时序起点的最大时序违例严重程度度量值;
确定单元,用于确定计算得到的时序终点/时序起点的最大时序违例严重程度度量值所对应的图标绘制信息;
绘制单元,用于采用确定的图标绘制信息,为时序终点/时序起点绘制对应的用于标识时序违例严重程度的图标。
第三方面,本发明实施例提供一种电子设备,所述电子设备包括:壳体、处理器、存储器、电路板和电源电路,其中,电路板安置在壳体围成的空间内部,处理器和存储器设置在电路板上;电源电路,用于为上述电子设备的各个电路或器件供电;存储器用于存储可执行程序代码;处理器通过读取存储器中存储的可执行程序代码来运行与可执行程序代码对应的程序,用于执行前述任一实现方式所述的方法。
第四方面,本发明的实施例还提供一种计算机可读存储介质,所述计算机可读存储介质存储有一个或者多个程序,所述一个或者多个程序可被一个或者多个处理器执行,以实现前述任一实现方式所述的方法。
本发明实施例提供的技术方案能够根据时序违例的严重程度度量值绘制时序违例的严重程度在芯片设计或单模块内的分布情况,简单、直观且形象,工程师能够据此很容易的定位时序难收敛的模块从而调整时序优化方向,减少时序收敛的迭代次数,提高时序分析和优化的效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为本发明实施例提供的一种时序分析方法的流程图;
图2为本发明实施例的一个具体示例提供的时序分析方法的流程图;
图3为本发明实施例提供的一种时序分析装置的结构示意图;
图4为本发明电子设备一个实施例的结构示意图。
具体实施方式
下面结合附图对本发明实施例进行详细描述。
应当明确,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
首先,对本公开实施例中的部分现有用语进行解释说明,以便于本领域技术人员理解。
时序路径是指芯片设计中数据信号传播过程中所经过的逻辑路径。每一条时序路径都存在与之对应的一个起始点和一个终止点。时序路径起始点分为组合逻辑单元的数据输入端口和时序单元的时钟输入端口;时序路径终止点分为组合逻辑单元的数据输出端口和时序单元的数据输入端口。
时序分析起点(launch edge):第一级寄存器数据变化的时钟边沿,也是静态时序分析的起点。
时序分析终点(latch edge):数据锁存的时钟边沿,也是静态时序分析的终点。
建立时间(Tsu):指在时钟沿到来之前数据从不稳定到稳定所需的时间。如果建立时间不满足要求那么数据将不能在这个时钟上升沿被稳定的打入寄存器。建立时间决定了该寄存器之间的组合逻辑的最大延迟。
保持时间(Th):指数据稳定后保持的时间。如果保持时间不满足要求那么数据同样也不能被稳定的打入寄存器。保持时间决定了该寄存器之间的组合逻辑的最小延迟。
数据输出延时(Tco):这个时间指的是当时钟有效沿变化后,数据从输入端到输出端的最小时间间隔。
时钟偏斜(clock skew):是指一个时钟源到达两个不同寄存器时钟端的时间偏移。时钟偏斜计算公式如下:
Tskew=Tclk2-Tclk1
数据到达时间(DataArrival Time):输入数据在有效时钟沿后到达所需要的时间,主要分为三部分:时钟到达寄存器时间(Tclk1),寄存器输出延时(Tco)和数据传输延时(Tdata)。数据到达时间计算公式如下:
Data Arrival Time(current)=Launch edge+Tclk1+Tco+Tdata
时钟到达时间(ClockArrival Time):时钟从latch边沿到达锁存寄存器时钟输入端所消耗的时间为时钟到达时间,时钟到达时间计算公式如下:
Clock Arrival Time=Lacth edge+Tclk2
数据需求时间(Data Required Time):在时钟锁存的建立时间和保持时间之间数据必须稳定,从源时钟起点达到这种稳定状态需要的时间即为数据需求时间。其中:
建立数据需求时间计算公式如下:
Data Required Time1=Clock Arrival Time-Tsu
保持数据需求时间计算公式如下:
Data Required Time2=Clock Arrival Time+Th
建立时间余量(setup slack):当建立数据需求时间大于数据到达时间时,就说建立时间有余量,slack是表示设计是否满足时序的一个称谓。建立时间余量的计算公式如下:
setup slack=Data Required Time 1-Data Arrival Time(current)
由公式可知,正的setup slack表示建立数据需求时间大于数据到达时间,满足时序(时序的余量),负的setup slack表示建立数据需求时间小于数据到达时间,不满足时序(时序的欠缺量)。
保持时间余量(hold slack):当小于保持数据需求时间时,就说保持时间有余量,slack是表示设计是否满足时序的一个称谓。保持时间余量的计算公式如下:
hold slack=Data Arrival Time(next)-Data Required Time 2
其中,Data Arrival Time(next)=Data Arrival Time(current)+数据周期时间。由公式可知,正的hold slack表示下一周期数据的数据到达时间早于保持数据需求时间,满足时序(时序的余量),负的hold slack表示下一周期数据的数据到达时间晚于保持数据需求时间,不满足时序(时序的欠缺量)。
上述建立时间余量、保持时间余量统称为时间余量。时间余量小于0的路径,则称该路径时序违例,称之为时序违例路径。
时序关键路径:设计中从输入到输出经过的延时最长的路径。
以下,结合上述现有技术用语解释,详细阐述本发明实施例提供的技术方案。
参见图1,本发明实施例提供了一种时序分析方法,该方法具体包括如下步骤101-103。
步骤101、计算进行时序分析的多条时序路径中时序终点的最大时序违例严重程度度量值。
其中,时序违例严重程度度量值为度量时序违例严重程度的数值,典型的,该度量值可以根据时间余量值确定,时间余量值越小,时序违例程度越严重,时序违例严重程度度量值越大,例如该度量值可以取时间余量值的负数。
在本发明实施例中,可以基于现有的时序分析工具提取芯片设计的电路中多条时序路径进行时序分析。其中,所提取的多条时序路径可以是芯片设计的电路中的所有时序路径,也可以是技术人员根据实际需求所选择的部分多条时序路径,本实施例对此不作具体限定。对时序路径经过时序分析后可以得到时序路径的建立时间余量值、保持时间余量值、是否为时序违例路径等结果。
在本步骤101中,具体实施时,作为一种具体实现方式,可以在提取到的多条时序路径中,针对每个需要标记的时序终点:在终点为需要标记的时序终点的所有时序路径中,获取时序违例的目标时序路径;将获取到的目标时序路径中对应的最小的时间余量值,作为需要关注的时序终点的最大时序违例严重程度度量值。其中,需要标记的时序终点可以由技术人员手动指定,或者,默认为提取到的多条时序路径中全部的时序终点。比如,对于需要标记的1个时序终点:某寄存器的数据输出端口,时序终点为需要标记的时序终点的共有5条时序路径,具体设为路径1-5。在这5条时序路径中每条时序路径的时序终点相同(均为该数据输出端口),但是时序起点不同,并且其中有3条时序路径(设为路径1、2和5)发生建立时间违例,那么该数据输出端口的最大时序违例严重程度度量值为:3条发生时序违例的时序路径1、2和5中对应的最小的建立时间余量值。
可选的,针对某个需要标记的时序终点,如果在终点为该需要标记的时序终点的所有时序路径中不存在时序违例的目标时序路径,则不再对该个需要标记的时序终点执行后续步骤102和步骤103。
当然,在本步骤中,还可以通过其它方式实现。比如,在提取到的多条时序路径中,针对每个需要标记的时序终点:确定终点为需要标记的时序终点的所有时序路径;将确定的所有路径中对应的最小的时间余量值,作为需要关注的时序终点的最大时序违例严重程度度量值。
需要说明的是,在本发明实施例中,时序违例可以是建立时间违例,对应的时间余量值为建立时间余量值,时序违例严重程度度量值根据建立时间余量值来确定;当然,时序违例也可以是保持时间违例,对应的时间余量值为保持时间余量值,时序违例严重程度度量值可以根据保持时间余量值来确定。具体选择哪种类型的时间违例,可以预先根据分析需求被设定好。
步骤102、确定计算得到的时序终点的最大时序违例严重程度度量值所对应的图标绘制信息。
在本发明实施例中,可预先将时序违例严重程度度量值的范围划分为多个区间,为不同区间分配不同的图标绘制信息。相应的,本步骤102在具体实施时可包括:
查找计算得到的时序终点的最大时序违例严重程度度量值所在区间;
获取查找到的区间的图标绘制信息,作为计算得到的时序终点的最大时序违例严重程度度量值所对应的图标绘制信息。
其中,可以按照预先设定的划分策略划分时序违例严重程度度量值范围,该划分方式可以等区间划分,也可以是非等区间划分。典型的,将时序违例严重程度度量值的范围划分为多个区间,包括:
将时序违例严重程度度量值的范围等分为预设的N个区间,其中第n个区间为:
Lmin为时序违例严重程度度量值的范围的最小值,Lmax为时序违例严重程度度量值的范围的最大值。
在上述步骤中,时序违例严重程度度量值的范围可以由本领域技术人员根据经验预先设定,也可以是实时地根据进行时序分析的多条时序路径对应的时间余量值的范围确定。示例性的,在将时序违例严重程度度量值的范围划分为多个区间之前,还包括:
根据所有时序违例的时序路径中对应的时间余量值的范围,确定时序违例严重程度度量值的范围;或者
根据进行时序分析的所有时序路径中对应的时间余量值的范围,确定时序违例严重程度度量值的范围。
典型的,时序违例严重程度度量值为时间余量值的负数。相应的,时序违例严重程度度量值的最小值为所有时序违例的时序路径中对应的时间余量值的范围的最大值,最大值为所有时序违例的时序路径中对应的时间余量值的范围的最小值。或者,时序违例严重程度度量值的最小值为进行时序分析的所有时序路径中对应的时间余量值的范围的最大值,最大值为进行时序分析的所有时序路径中对应的时间余量值的范围的最小值。
说明一点,在确定时序违例严重程度度量值的范围时:所依据的进行时序分析的所有时序路径,可以是本次进行时序分析的所有时序路径,也可以是多次进行时序分析的所有时序路径,比如统计的之前全部已进行完时序分析的所有时序路径。同理,在确定时序违例严重程度度量值的范围时:所依据的所有时序违例的时序路径,可以是本次进行时序分析的所有时序路径中所有时序违例的时序路径,也可以是多次进行时序分析的所有时序路径中所有时序违例的时序路径,比如统计的之前全部已进行完时序分析的所有时序路径中所有时序违例的时序路径。
并且,当上述步骤101中是将终点为需要关注的时序终点的所有时序路径中对应的最小的时间余量值,作为需要关注的时序终点的最大时序违例严重程度度量值时,本步骤102中只可根据进行时序分析的所有时序路径中对应的时间余量值的范围来确定时序违例严重程度度量值的范围。
优选的,为不同区间分配不同的图标绘制信息,包括:为不同区间分配不同热力程度的颜色信息,其中时序违例严重程度度量值越大的区间对应越热的颜色信息。
步骤103、采用确定的图标绘制信息,为时序终点绘制对应的用于标识时序违例严重程度的图标。
在本步骤103中,具体实施时可采用确定的图标绘制信息,在所显示的时序终点位置区反标对应的用于标识时序违例严重程度的图标。其中,不同的图标绘制信息绘制出的图标不同,图标绘制信息携带了时序违例的严重程度信息,利用该图标绘制信息绘制的图标能够标识时序违例的严重程度。图标绘制信息可以是图标的可视化的任意一种或多种属性信息,比如颜色、形状或者颜色和形状。在本发明中可预先显示芯片设计的布局图,布局图中可显示有:进行时序分析的多条时序路径中的时序终点和时序终点所在模块信息;或者,时序终点所在模块。反标位置可以是时序终点位置处或者时序终点所在模块区域内。
在以上提供的时序分析方法中,由于在芯片设计中一般习惯上是以时序终点组合时序路径,所以是以时序终点作为关注点进行图标标记来展示时序违例严重程度。当然,本领域技术人员应理解,还可将步骤101-103中的时序终点全部替换为时序起点,为时序起点绘制对应的用于标识时序违例严重程度的图标。
下面采用一个具体示例,对本发明实施例提供的技术方案进行详细说明。参见图2,本具体示例提供的时序方法,具体包括如下步骤:
步骤201、对芯片设计的标准单元和硬核模块进行布局。
其中,标准单元指的是基本的门电路单元,物理形状比较小。硬核模块相对复杂,包括存储模块和模拟电路模块,物理形状比较大。进一步的,硬核模块还可分为多个第一级子模块,第一级子模块又可进一步分为多个第二级子模块,以此类推。具体的布局过程属于现有技术,在此不再赘述。
步骤202、提取芯片设计的寄生参数。
典型的,可以采用现有的EDA工具进行寄生参数的提取,其中寄生参数包括芯片电容、电阻、电感等寄生参数。
步骤203、根据寄生参数提取结果对布局后的芯片设计进行时序分析,计算每个时序终点的最大时序违例严重程度度量值。
其中,可利用现有的PnR工具或者signoff工具,根据寄生参数提取结果对布局后的芯片设计进行时序分析。其中,进行时序分析时会将芯片设计的全部时序路径或者关注的多条时序路径确定出来,进而对这些时序路径进行分析,得到每条时序路径的建立时间余量值、保持时间余量值、是否为时序违例路径等信息。
在进行时序分析的多条时序路径中,针对每个时序终点:在时序终点为该时序终点的所有时序路径中,获取时序违例的时序路径;将获取到的时序违例的时序路径中对应的最小的时间余量值,作为时序终点的最大时序违例严重程度度量值。
步骤204、将时序违例严重程度度量值的范围等分为多个区间,为不同区间分配不同热力程度的颜色信息。
其中,时序违例严重程度度量值越大的区间对应越热的颜色信息,典型的,亮红色最热,淡蓝色最冷。在本步骤204中,时序违例严重程度度量值的范围指的是总体时序违例严重程度度量值的范围,为进行时序分析的所有时序违例的时序路径对应的时间余量值的负数构成的范围。
步骤205、针对每个时序终点:查找计算得到的该时序终点的最大时序违例严重程度度量值所在区间对应的颜色信息,在所显示的该时序终点位置区反标图标,其中图标的颜色信息为查找到的颜色信息。
其中,预先创建有芯片设计的布局图并显示,布局图中显示有进行时序分析的所有时序路径中的时序终点和时序终点所在模块信息。反标位置为时序终点位置处。典型的,使用PnR工具内建命令在时序终点的管脚上创建等大的图标,并用查找到的该时序终点的最大时序违例严重程度度量值所在区间对应的颜色信息将其染色。在本具体示例中,反标的每个图标可以视为是一个热力点,这些热力点组成了时序热力图。具体实施时可通过脚本读取DEF文件来得到标准单元和硬核模块的物理位置和形状信息,将热力点反标到对应的时序终点,通过调用脚本的画图包来实现时序热力图的可视化。
步骤206、根据在时序终点位置区反标的图标和时序终点所在模块信息,分析出时序关键模块。
示例性的,如果模块区域内的图标分布较多且颜色较热则说明该模块内部的时序违例较严重。
步骤207、加紧时序关键模块的时序约束或重新布图规划。该步骤为现有技术,在此不再赘述。
在本具体示例中,通过把不同时序终点/时序起点的时间余量信息转换成不同颜色的热力点并反标到时序终点/时序起点,来实现时序热力图的绘制,时序热力图可以帮助工程师找到时序难收敛的模块从而调整时序优化方向,调整布局或布局规划从而减少时序违例。本具体示例能够提高时序分析效率,加快时序收敛。
本发明实施例还提供了一种时序分析装置,参见图3,该装置包括:
计算单元301,用于计算进行时序分析的多条时序路径中时序终点/时序起点的最大时序违例严重程度度量值;
确定单元302,用于确定计算得到的时序终点/时序起点的最大时序违例严重程度度量值所对应的图标绘制信息;
绘制单元303,用于采用确定的图标绘制信息,为时序终点/时序起点绘制对应的用于标识时序违例严重程度的图标。
进一步的,时序违例严重程度度量值根据时间余量值确定,其中时间余量值越小,时序违例严重程度度量值越大。
进一步的,计算单元301用于计算进行时序分析的多条时序路径中时序终点/时序起点的最大时序违例严重程度度量值,包括:
在进行时序分析的多条时序路径中,针对每个需要标记的时序终点/时序起点:在终点/起点为需要标记的时序终点/时序起点的所有时序路径中,获取时序违例的时序路径;将获取到的时序违例的时序路径中对应的最小的时间余量值,作为需要关注的时序终点/时序起点的最大时序违例严重程度度量值。
进一步的,所述装置还包括划分单元300,用于在确定计算得到的时序终点/时序起点的最大时序违例严重程度度量值所对应的图标绘制信息之前,将时序违例严重程度度量值的范围划分为多个区间,为不同区间分配不同的图标绘制信息;
确定单元302用于确定计算得到的时序终点/时序起点的最大时序违例严重程度度量值所对应的图标绘制信息,包括:
查找计算得到的时序终点/时序起点的最大时序违例严重程度度量值所在区间;获取查找到的区间的图标绘制信息,作为计算得到的时序终点/时序起点的最大时序违例严重程度度量值所对应的图标绘制信息。
进一步的,划分单元300用于将时序违例严重程度度量值的范围划分为多个区间,包括:
将时序违例严重程度度量值的范围等分为预设的N个区间,其中第n个区间为:
Lmin为时序违例严重程度度量值的范围的最小值,Lmax为时序违例严重程度度量值的范围的最大值。
划分单元300用于为不同区间分配不同的图标绘制信息,包括:为不同区间分配不同热力程度的颜色信息,其中时序违例严重程度度量值越大的区间对应越热的颜色信息。
进一步的,划分单元300还用于在将时序违例严重程度度量值的范围划分为多个区间之前:
根据所有时序违例的时序路径中对应的时间余量值的范围,确定时序违例严重程度度量值的范围;或者
根据进行时序分析的所有时序路径中对应的时间余量值的范围,确定时序违例严重程度度量值的范围。
进一步的,绘制单元303用于采用确定的图标绘制信息,为时序终点或起点绘制对应的用于标识时序违例严重程度的图标,包括:采用确定的图标绘制信息,在所显示的时序终点/时序起点位置区反标对应的用于标识时序违例严重程度的图标。
本发明实施例还提供一种电子设备,所述电子设备包含前述任一实施例所述的装置。
图4为本发明电子设备一个实施例的结构示意图,可以实现本发明图1所示实施例的流程,如图4所示,上述电子设备可以包括:壳体41、处理器42、存储器43、电路板44和电源电路45,其中,电路板44安置在壳体41围成的空间内部,处理器42和存储器43设置在电路板44上;电源电路45,用于为上述电子设备的各个电路或器件供电;存储器43用于存储可执行程序代码;处理器42通过读取存储器43中存储的可执行程序代码来运行与可执行程序代码对应的程序,用于执行前述任一实施例所述的控制器验证方法。
处理器42对上述步骤的具体执行过程以及处理器42通过运行可执行程序代码来进一步执行的步骤,可以参见本发明图1所示实施例的描述,在此不再赘述。
该电子设备以多种形式存在,包括但不限于:
(1)移动通信设备:这类设备的特点是具备移动通信功能,并且以提供话音、数据通信为主要目标。这类终端包括:智能手机(例如iPhone)、多媒体手机、功能性手机,以及低端手机等。
(2)超移动个人计算机设备:这类设备属于个人计算机的范畴,有计算和处理功能,一般也具备移动上网特性。这类终端包括:PDA、MID和UMPC设备等,例如iPad。
(3)便携式娱乐设备:这类设备可以显示和播放多媒体内容。该类设备包括:音频、视频播放器(例如iPod),掌上游戏机,电子书,以及智能玩具和便携式车载导航设备。
(4)服务器:提供计算服务的设备,服务器的构成包括处理器、硬盘、内存、系统总线等,服务器和通用的计算机架构类似,但是由于需要提供高可靠的服务,因此在处理能力、稳定性、可靠性、安全性、可扩展性、可管理性等方面要求较高。
(5)其他具有数据交互功能的电子设备。
此外,本发明的实施例还提供一种计算机可读存储介质,该计算机可读存储介质存储有一个或者多个程序,所述一个或者多个程序可被一个或者多个处理器执行,以实现本发明任一实施例提供的方法。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个......”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本发明实施例中术语“和/或”,描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
本说明书中的各个实施例均采用相关的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。
尤其,对于装置实施例而言,由于其基本相似于方法实施例,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
为了描述的方便,描述以上装置是以功能分为各种单元/模块分别描述。当然,在实施本发明时可以把各单元/模块的功能在同一个或多个软件和/或硬件中实现。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory,ROM)或随机存储记忆体(Random AccessMemory,RAM)等。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求的保护范围为准。
Claims (9)
1.一种时序分析方法,其特征在于,所述方法包括:
计算进行时序分析的多条时序路径中时序终点/时序起点的最大时序违例严重程度度量值;
确定计算得到的时序终点/时序起点的最大时序违例严重程度度量值所对应的图标绘制信息;
采用确定的图标绘制信息,为时序终点/时序起点绘制对应的用于标识时序违例严重程度的图标;
根据在时序终点/时序起点位置绘制的所述图标和所述时序终点/时序起点所在模块信息,分析出时序关键模块,其中,所述时序关键模块为时序违例关键路径所在模块;
根据在时序终点/时序起点位置绘制的所述图标和所述时序终点/时序起点所在模块信息,分析出时序关键模块包括:根据模块区域内所述图标的数量和颜色分析出所述时序关键模块;
在确定计算得到的时序终点/时序起点的最大时序违例严重程度度量值所对应的图标绘制信息之前,所述方法还包括:将时序违例严重程度度量值的范围划分为多个区间,为不同区间分配不同的图标绘制信息;
确定计算得到的时序终点/时序起点的最大时序违例严重程度度量值所对应的图标绘制信息,包括:查找计算得到的时序终点/时序起点的最大时序违例严重程度度量值所在区间;获取查找到的区间的图标绘制信息,作为计算得到的时序终点/时序起点的最大时序违例严重程度度量值所对应的图标绘制信息;
将时序违例严重程度度量值的范围划分为多个区间之前,还包括:根据所有时序违例的时序路径中对应的时间余量值的范围,确定时序违例严重程度度量值的范围;或者根据进行时序分析的所有时序路径中对应的时间余量值的范围,确定时序违例严重程度度量值的范围。
2.根据权利要求1所述的方法,其特征在于,时序违例严重程度度量值根据时间余量值确定,其中时间余量值越小,时序违例严重程度度量值越大。
3.根据权利要求2所述的方法,其特征在于,计算进行时序分析的多条时序路径中时序终点/时序起点的最大时序违例严重程度度量值,包括:
在进行时序分析的多条时序路径中,针对每个需要标记的时序终点/时序起点:
在终点/起点为需要标记的时序终点/时序起点的所有时序路径中,获取时序违例的时序路径;
将获取到的时序违例的时序路径中对应的最小的时间余量值,作为需要关注的时序终点/时序起点的最大时序违例严重程度度量值。
5.根据权利要求1所述的方法,其特征在于,为不同区间分配不同的图标绘制信息,包括:
为不同区间分配不同热力程度的颜色信息,其中时序违例严重程度度量值越大的区间对应越热的颜色信息。
6.根据权利要求1-5中任一项所述的方法,其特征在于,采用确定的图标绘制信息,为时序终点或起点绘制对应的用于标识时序违例严重程度的图标,包括:
采用确定的图标绘制信息,在所显示的时序终点/时序起点位置区反标对应的用于标识时序违例严重程度的图标。
7.一种时序分析装置,其特征在于,所述装置包括:
计算单元,用于计算进行时序分析的多条时序路径中时序终点/时序起点的最大时序违例严重程度度量值;
确定单元,用于确定计算得到的时序终点/时序起点的最大时序违例严重程度度量值所对应的图标绘制信息;
绘制单元,用于采用确定的图标绘制信息,为时序终点/时序起点绘制对应的用于标识时序违例严重程度的图标;
所述绘制单元,还用于根据在时序终点/时序起点位置绘制的所述图标和所述时序终点/时序起点所在模块信息,分析出时序关键模块,其中,所述时序关键模块为时序违例关键路径所在模块;
所述绘制单元,具体用于根据模块区域内所述图标的数量和颜色分析出所述时序关键模块;
所述计算单元,还用于在确定计算得到的时序终点/时序起点的最大时序违例严重程度度量值所对应的图标绘制信息之前将时序违例严重程度度量值的范围划分为多个区间,为不同区间分配不同的图标绘制信息;
所述确定单元,具体用于查找计算得到的时序终点/时序起点的最大时序违例严重程度度量值所在区间;获取查找到的区间的图标绘制信息,作为计算得到的时序终点/时序起点的最大时序违例严重程度度量值所对应的图标绘制信息;
所述计算单元,还用于将时序违例严重程度度量值的范围划分为多个区间之前,根据所有时序违例的时序路径中对应的时间余量值的范围,确定时序违例严重程度度量值的范围;或者根据进行时序分析的所有时序路径中对应的时间余量值的范围,确定时序违例严重程度度量值的范围。
8.一种电子设备,其特征在于,所述电子设备包括:壳体、处理器、存储器、电路板和电源电路,其中,电路板安置在壳体围成的空间内部,处理器和存储器设置在电路板上;电源电路,用于为上述电子设备的各个电路或器件供电;存储器用于存储可执行程序代码;处理器通过读取存储器中存储的可执行程序代码来运行与可执行程序代码对应的程序,用于执行前述1-6中任一权利要求所述的方法。
9.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质存储有一个或者多个程序,所述一个或者多个程序可被一个或者多个处理器执行,以实现前述1-6中任一权利要求所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011137092.XA CN112270156B (zh) | 2020-10-21 | 2020-10-21 | 一种时序分析方法、装置、电子设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011137092.XA CN112270156B (zh) | 2020-10-21 | 2020-10-21 | 一种时序分析方法、装置、电子设备及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112270156A CN112270156A (zh) | 2021-01-26 |
CN112270156B true CN112270156B (zh) | 2021-10-12 |
Family
ID=74341302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011137092.XA Active CN112270156B (zh) | 2020-10-21 | 2020-10-21 | 一种时序分析方法、装置、电子设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112270156B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113283207B (zh) * | 2021-05-24 | 2024-03-01 | 海光信息技术股份有限公司 | 集成电路的布局分析方法、装置、电子设备和存储介质 |
CN114997087B (zh) * | 2022-08-03 | 2022-10-25 | 飞腾信息技术有限公司 | 一种时钟树的优化方法、优化装置和相关设备 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102456087A (zh) * | 2010-11-03 | 2012-05-16 | 上海华虹集成电路有限责任公司 | 一种建立时序修复方法 |
US8478575B1 (en) * | 2010-06-25 | 2013-07-02 | Cadence Design Systems, Inc. | Automatic anomaly detection for HW debug |
CN103412871A (zh) * | 2013-07-08 | 2013-11-27 | 北京百度网讯科技有限公司 | 一种用于生成可视化视图的方法与设备 |
CN104881507A (zh) * | 2014-02-28 | 2015-09-02 | 国际商业机器公司 | 修复电路中的保持时间违例的方法和装置 |
CN107220448A (zh) * | 2017-06-06 | 2017-09-29 | 北京华大九天软件有限公司 | 一种导线路径实时计算与检查方法及引擎 |
CN109583103A (zh) * | 2018-12-04 | 2019-04-05 | 珠海市微半导体有限公司 | 一种基于时间余量的时序修复方法 |
CN109783984A (zh) * | 2019-02-19 | 2019-05-21 | 中国人民解放军国防科技大学 | 一种适用于cpu核频率提升的布局布线方法 |
CN110598235A (zh) * | 2019-06-25 | 2019-12-20 | 眸芯科技(上海)有限公司 | 芯片设计中修复时序违例的方法及系统 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180081855A1 (en) * | 2016-09-21 | 2018-03-22 | Scianta Analytics, LLC | Cognitive modeling system including repeat processing elements and on-demand elements |
-
2020
- 2020-10-21 CN CN202011137092.XA patent/CN112270156B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8478575B1 (en) * | 2010-06-25 | 2013-07-02 | Cadence Design Systems, Inc. | Automatic anomaly detection for HW debug |
CN102456087A (zh) * | 2010-11-03 | 2012-05-16 | 上海华虹集成电路有限责任公司 | 一种建立时序修复方法 |
CN103412871A (zh) * | 2013-07-08 | 2013-11-27 | 北京百度网讯科技有限公司 | 一种用于生成可视化视图的方法与设备 |
CN104881507A (zh) * | 2014-02-28 | 2015-09-02 | 国际商业机器公司 | 修复电路中的保持时间违例的方法和装置 |
CN107220448A (zh) * | 2017-06-06 | 2017-09-29 | 北京华大九天软件有限公司 | 一种导线路径实时计算与检查方法及引擎 |
CN109583103A (zh) * | 2018-12-04 | 2019-04-05 | 珠海市微半导体有限公司 | 一种基于时间余量的时序修复方法 |
CN109783984A (zh) * | 2019-02-19 | 2019-05-21 | 中国人民解放军国防科技大学 | 一种适用于cpu核频率提升的布局布线方法 |
CN110598235A (zh) * | 2019-06-25 | 2019-12-20 | 眸芯科技(上海)有限公司 | 芯片设计中修复时序违例的方法及系统 |
Non-Patent Citations (3)
Title |
---|
一种基于热分析的FPGA时序分析方法;陈锐 等;《空间电子技术》;20190625;76-80 * |
低功耗抗串扰总线编码研究与设计;钟广德;《中国优秀硕士学位论文全文数据库(信息科技辑)》;20090115;I135-107 * |
全定制VLSI芯片的时序验证研究;彭瑶;《中国优秀硕士学位论文全文数据库(信息科技辑)》;20090115;I135-107 * |
Also Published As
Publication number | Publication date |
---|---|
CN112270156A (zh) | 2021-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108255653B (zh) | 一种产品的测试方法及其终端 | |
CN112270156B (zh) | 一种时序分析方法、装置、电子设备及存储介质 | |
US8453085B2 (en) | Method for estimating the latency time of a clock tree in an ASIC design | |
CN112163394B (zh) | 一种cpu芯片设计方法、装置及电子设备 | |
US8079004B2 (en) | Efficient exhaustive path-based static timing analysis using a fast estimation technique | |
CN103020295B (zh) | 一种问题标签标注方法及装置 | |
US20140082576A1 (en) | Gradient aocv methodology enabling graph-based timing closure with aocv timing models | |
CN101826124A (zh) | 分析集成电路效能的系统与方法 | |
US10078502B2 (en) | Verification of a model of a GUI-based application | |
CN105094920A (zh) | 一种游戏渲染方法和装置 | |
CN104933214B (zh) | 集成电路设计方法和装置 | |
CN112214097B (zh) | 减少低阈值单元的实现方法、装置、设备及存储介质 | |
CN114785696A (zh) | 复杂网络节点的重要度评估方法及装置 | |
CN108664471A (zh) | 文字识别纠错方法、装置、设备及计算机可读存储介质 | |
US20110167396A1 (en) | Design placement method and device therefor | |
CN115270687A (zh) | 芯片布局方法、装置、设备及存储介质 | |
CN111475494A (zh) | 一种海量数据处理方法、系统、终端及存储介质 | |
US7836421B2 (en) | Semiconductor layout design apparatus and method for evaluating a floorplan using distances between standard cells and macrocells | |
CN115879406A (zh) | 集成电路后仿真方法、装置、电子设备及存储介质 | |
WO2022105546A1 (zh) | 一种基于区块链的大数据交易方法、装置、介质及设备 | |
CN116842883A (zh) | 功耗分析方法、装置、电子设备及存储介质 | |
JP2009122732A (ja) | 動作タイミング検証装置及びプログラム | |
US11520959B1 (en) | Pruning of buffering candidates for improved efficiency of evaluation | |
CN114564904A (zh) | Fpga全路径快速时序分析方法、装置、计算机和存储介质 | |
US20100217564A1 (en) | Advanced physical simulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |