CN102456087A

CN102456087A - 一种建立时序修复方法

Info

Publication number: CN102456087A
Application number: CN2010105299505A
Authority: CN
Inventors: 王永流; 张伸
Original assignee: Shanghai Huahong Integrated Circuit Co Ltd
Current assignee: Shanghai Huahong Integrated Circuit Co Ltd
Priority date: 2010-11-03
Filing date: 2010-11-03
Publication date: 2012-05-16
Anticipated expiration: 2030-11-03
Also published as: CN102456087B

Abstract

本发明通过采用对时钟通路的干预，使得数据通路的设计问题部分转移到时钟通路上，解决芯片工作频率降低以及因修复建立时序所带来的芯片设计面积增加的问题。包含步骤为：分析时序违反例的特点；分析有违反例的路径；所有起点为起点的路径有足够的保持时间余量，以及所有起点为终点的路径有足够的建立时间余量时，进入采用缩短路径起点的时钟延时来修复建立时序方式；所有终点为终点的路径有足够的保持时间余量，以及所有终点为起点的路径有足够的建立时间余量时，进入采用加大路径终点的时钟延时来修复建立时序的方式。本发明所提出的内容，选择不同的时钟延迟的设计方式，能有效降低集成电路芯片设计的电路复杂度，提高芯片的工作频率，降低芯片设计面积。

Description

一种建立时序修复方法

技术领域

本发明涉及一种时序修复方法，尤其涉及一种集成电路版图设计中建立时序修复方法。

背景技术

当今多媒体在人们的日常生活中得到了普遍的应用。无论手机、电视、还是游戏机，其产品芯片的设计都需要系统功能完善以及运行速度快。速度决定产品的性能，而芯片设计的面积直接决定了生产成本，速度和面积是我们所关注的重点。

决定集成电路芯片的运行速度和设计面积主要因素有几个方面:生产工艺、代码编风格、代码到版图的实现过程等。在代码到版图实现过程中，修复时序是重要的关键步骤之一。传统的实现方法中处理建立时序修复一般都是针对数据通路，比如加大数据通路上元器件的尺寸以增加其驱动能力，或者在扇出负担很重的节点插入缓冲器以降低每个节点的扇出负担等等。无论是上述哪种实现方法，几乎都会增加芯片的面积，甚至在某些情况下数据通路上的元器件延时已经到了极限状态，每一级元器件的延时都已经尽可能的小了，但是因为逻辑功能的原因，路径上的级数太多，其建立时间仍无法满足，从而无法达到所期望的运行频率。这样的设计方式无论是从工作性能上还是生产成本上都会大打折扣。

集成电路设计中的时序违反不外乎是由建立时间和保持时间不够造成得。一般我们做时钟通路设计时，要求其不同分支具有相同的延迟。当高频芯片中关键数据通路的时序比较苛刻时，可考虑干涉时钟通路。如何通过对时钟通路的干预，使得数据通路的苛刻条件部分转移到时钟通路上，使建立时序快速收敛成为本发明所要解决的技术问题。

发明内容

本发明目的提供一种建立时序修复方法，解决在集成电路应用中因建立时序不满足而带来的工作频率降低问题以及因修复建立时序而带来的芯片面积增加的问题，能有效提高芯片的工作性能，降低生产成本。

本发明涉及一种建立时序修复方法，包含以下实施内容：

（1）分析时序违反例的特点，找出违反例起点和终点及所属的时钟通路分支；

（2）分析有违反例的路径；

（3）当所有起点为起点的路径有足够的保持时间余量，以及所有起点为终点的路径有足够的建立时间余量时，进入步骤（4）；当所有终点为终点的路径有足够的保持时间余量，以及所有终点为起点的路径有足够的建立时间余量时，进入步骤（5）；

（4）采用缩短路径起点的时钟延时的方式来修复建立时序；

（5）采用加大路径终点的时钟延时的方式来修复建立时序；

（6）完成整个建立时序的修复。

步骤（1）中违反例的特点，包含以下情形之一即可采用本发明所提供的方法进行修复：

① 大量的违反例发生在两个物理划分之间的接口上，其相关寄存器或锁存器在各自的物理划分内部属于同一个时钟域；

② 大量的违反例发生在两个完全独立的时钟分支上；

① 大量的违反例发生在存储器相关的路径上；

② 大量的违反例发生在同一个起点上；

③ 大量的违反例发生在同一个终点上；

④ 数据通路上所有逻辑元件已无法进行任何修复操作。

在步骤（3）中，若进入步骤（4）和步骤（5）的条件同时都满足时，既可选择进入步骤（4），也可选择进入（5）。

在步骤（4）中，找到该路径起点的时钟通路分支根节点，根据违反例的值，删除相应的缓冲器数目，该时钟通路分支上须有足够的缓冲器可供删除。删除缓冲器的数目N=D/d，其中D为违反例的值，d为一个缓冲器在同等操作环境下的延时。若N包含余数，则数目加1。删除缓冲器的节点条件为：①能够到达所有关注的起点；②并且不能到达含有违反例的所有终点。为最低限度降低后面操作带来的负面影响，该节点最好不能到达除起点以外的所有寄存器或者锁存器，除非这些寄存器或锁存器也满足步骤（3）中涉及的所有起点为起点的路径有足够的保持时间余量，以及所有起点为终点的路径有足够的建立时间余量的条件。

在步骤（5）中，找到该路径终点的时钟通路分支根节点，根据违反例的值，插入相应的缓冲器数目。插入缓冲器节点的条件为：

① 能够达到所关注的所有终点；

② 不能够达到含有违反例的所有起点；

为最低限度的降低后面操作带来的负面影响，该节点最好不能到达除终点以外的所有寄存器或锁存器，除非这些寄存器或锁存器也满足步骤（3）中涉及的所有终点为终点的路径有足够的保持时间余量，以及所有终点为起点的路径有足够的建立时间余量的条件。

通过本发明所提出的内容，根据实际应用，选择不同的时钟延迟的设计方式，能有效降低集成电路芯片设计的电路复杂度，提高了芯片的工作频率，降低芯片的设计面积，提高性能的同时又有效节约了资源。

附图说明

图1 一种建立时序修复方法的基本流程图

图2 采用缩短路径起点的时钟延时方式修复建立时序的电路示意图

图3 采用加大路径终点的时钟延时方式修复建立时序的电路示意图。

具体实施方式

下面结合各附图对本发明所提出的内容进行详细的描述。图1为本发明所涉及的一种建立时序修复方法的基本流程图，包含了本发明的各实施步骤。

（1）分析时序违反例的特点，找出违反例起点和终点及所属的时钟通路分支。

当违反例的特点符合以下条件之一时，即可采用本发明所提供的时序修复方法进行修复：

①大量的违反例发生在两个物理划分之间的接口上，其相关寄存器或锁存器在各自的物理划分内部属于同一个时钟域；

② 大量的违反例发生在两个完全独立的时钟分支上；

③ 大量的违反例发生在存储器相关的路径上；

④ 大量的违反例发生在同一个起点上；

⑤ 大量的违反例发生在同一个终点上；

Figure 2010105299505100002DEST_PATH_IMAGE001

数据通路上所有的逻辑元件已经无法进行任何修复操作。

（2）分析有违反例的路径

（3）所有起点为起点的路径有足够的保持时间余量，以及所有起点为终点的路径有足够的建立时间余量时，进入步骤（4）；所有终点为终点的路径有足够的保持时间余量，以及所有终点为起点的路径有足够的建立时间余量时，进入步骤（5）。

此步骤中，若进入步骤（4）和步骤（5）的条件同时都满足时，既可选择进入步骤（4），也可选择进入（5）。

（4）采用缩短路径起点的时钟延时的方式来修复建立时序

找到该路径起点的时钟通路分支根节点，根据违反例的值，删除相应的缓冲器数目，该时钟通路分支上须有足够的缓冲器可供删除。删除缓冲器的数据N=D/d，其中D为违反例的值，d为一个缓冲器在同等操作环境下的延时。若N包含余数，则数目加1。删除缓冲器的节点条件为：①能够到达所有关注的起点；②并且不能到达含有违反例的所有终点。为最低限度降低后面操作带来的负面影响，该节点最好不能到达除起点以外的所有寄存器或锁存器，除非这些寄存器或锁存器也满足步骤（3）中涉及的所有起点为起点的路径有足够的保持时间余量，以及所有起点为终点的路径有足够的建立时间余量的条件。

相比于传统方法，假定该类型的违反例有H个，则需要对H条路径进行建立时序修复，对于每条路径，修复的方法也根据具体情况不定，除删除无用的缓冲器的办法外，其他的方法都会增加面积，在关键路径上一般都不存在无用的缓冲器，所以增加面积不可避免，而该方法删除了N个缓冲器，满足了建立时序，同时也节约了芯片设计的面积。如图2中所示，删除N个缓冲器后，信号经寄存器单元1_x及组合逻辑单元输出至寄存器2_y。（其中m表示缓冲器数目，ｘ、ｙ表示寄存器数目）。

因缩短了时钟通路分支的延时，所以对挂在该时钟分支上的所有寄存器或锁存器的时序将会有如下影响：①以这些寄存器或锁存器为终点的所有路径，建立时间余量会减少N*d（d为一个缓冲器在同等操作环境下的延时），如果原来的余量不够，则会形成新的建立违反例；②以这些寄存器或者锁存器为起点的所有路径，保持时间余量会减少N*d，如果原来的余量不够，则会形成新的保持违反例。

选择删除缓冲器的时钟通路分支节点如果无法完全满足条件，就有可能产生这些新的违反例，需要补偿性的时序修复操作。

（5）采用加大路径终点的时钟延时的方式来修复建立时序

找到该路径终点的时钟通路分支根节点，根据违反例的值，插入相应的缓冲器数目。因为是加大延时，所以不会用大尺寸的缓冲器，只需较小的尺寸即可。插入缓冲器节点的条件为：①能够达到所关注的所有终点；②不能够达到含有违反例的所有起点。

为最低限度的降低后面操作带来的负面影响，该节点最好不能到达除终点以外的所有寄存器或者锁存器，除非这些寄存器或锁存器也满足步骤（3）中涉及的所有终点为终点的路径有足够的保持时间余量，以及所有终点为起点的路径有足够的建立时间余量的条件。

相比于传统方案，该方法进插入了N个小尺寸的缓冲器，在修复了建立时序的同时，节约了芯片设计的面积。如图3中所示，增加N个缓冲器后，信号经延时与组合逻辑单元输出信号共同作用于寄存器单元2_y。

因加大该时钟通路分支延时，所以对挂在该时钟分支上的所有寄存器或锁存器的时序将会有如下的影响：①以这些寄存器或锁存器为终点的所有路径，保持时间余量将减少N*d，如果原来的余量不足，将会形成新的保持时序违反例；②以这些寄存器或锁存器为起点的所有路径，建立时间余量将减少N*d（d为一个缓冲器在同等操作环境下的延时），如果原来的余量不足，将会形成新的建立时序违反例。选择插入缓冲器的时钟通路分支节点如果无法完全满足条件，就有可能产生这些新的违反例，需要补偿性的时序修复操作。

（6）完成整个建立时序的修复。

Claims

1.一种建立时序修复方法，其特征在于，包含以下实施步骤：

（2）分析有违反例的路径；

（4）采用缩短路径起点的时钟延时的方式来修复建立时序；

（5）采用加大路径终点的时钟延时的方式来修复建立时序；

（6）完成整个建立时序的修复。

2.如权利要求1所述的一种建立时序修复方法，其特征在于，所述违反例的特点包含以下条件之一即可进行下一步处理：

② 大量的违反例发生在两个完全独立的时钟分支上；

③ 大量的违反例发生在存储器相关的路径上；

④ 大量的违反例发生在同一个起点上；

⑤ 大量的违反例发生在同一个终点上；

数据通路上所有逻辑元件无法进行任何修复操作。

3.如权利要求1所述的一种建立时序修复方法，其特征在于，所述步骤（3）中进入步骤（4）和（5）的条件同时满足时，可选择采用缩短路径起点的时钟延时的方式来修复建立时序或采用加大路径终点的时钟延时的方式来修复建立时序。

4.如权利要求1所述的一种建立时序修复方法，其特征在于，所述步骤（4）采用缩短路径起点的时钟延时的方式来修复建立时序时，找到该路径起点的时钟通路分支根节点，根据违反例的值，删除相应的缓冲器数目。

5.如权利要求1或4所述的一种建立时序修复方法，其特征在于，所述删除的缓冲器数目N= D/d，其中D为违反例的值，d为一个缓冲器在同等操作环境下的延时。

6.如权利要求5所述的一种建立时序修复方法，其特征在于，所述缓冲器数目计算值包含余数时，数目加1。

7.如权利要求4所述的一种建立时序修复方法，其特征在于，所述删除缓冲器节点的条件为：

①能够到达所有关注的起点；

②且不能到达含有违反例的所有终点。

8.如权利要求1所述的一种建立时序修复方法，其特征在于，所述步骤（5）采用加大路径终点的时钟延时的方式来修复建立时序，找到该路径终点的时钟通路分支根节点，根据违反例的值，插入相应的缓冲器数目。

9.如权利要求1或8所述的一种建立时序修复方法，其特征在于，所述插入缓冲器的节点条件为：

①能够达到所关注的所有终点；

②不能够达到含有违反例的所有起点。