CN114997087B - 一种时钟树的优化方法、优化装置和相关设备 - Google Patents

Abstract

本发明提供了一种时钟树的优化方法、优化装置和相关设备，其中优化方法包括：获取时钟树中存在时序违例的第一路径；第一路径的起点负载与第一时钟分叉点连接，第一路径的终点负载与第二时钟分叉点连接，第一时钟分叉点和第二时钟分叉点为时钟树的不同时钟分叉点；调整起点负载和终点负载的连接关系，将第一路径优化为逻辑等价的第二路径，其中，第二路径中起点负载和终点负载与时钟树的第一时钟分叉点或第二时钟分叉点连接，以延长起点负载和终点负载之间的公共路径，避免因起点负载和终点负载之间的公共路径过短而导致的时序偏差较大，进而可以减少时序违例，提高时钟树的各时钟路径与输入的时钟信号的匹配度。

Description

一种时钟树的优化方法、优化装置和相关设备

技术领域

本发明涉及集成电路设计技术领域，具体涉及一种时钟树的优化方法、优化装置和相关设备。

背景技术

随着集成电路设计复杂度的增加，对于静态时序分析（Static Timing Analysis，简称STA）的要求越来越高。传统的最好-最坏分析模式（Best Corner-Worst Corner mode，简称BC-WC模式）已无法准确的反应芯片的真实时序，因此，全芯片变化分析模式（On ChipVariation mode，简称OCV模式）等被提出并应用到静态时序分析中。但是，由于OCV模式等的分析方法带有太多的余量，且相对比较悲观，因此，导致时序分析结果中存在因模式影响而产生的时序违例，导致时钟树的各时钟路径与输入的时钟信号的匹配度较低。

发明内容

有鉴于此，本发明致力于提供一种时钟树的优化方法、优化装置和相关设备，以减少因模式影响而产生的时序违例。

第一方面，本发明提供了一种时钟树的优化方法，包括：

获取时钟树的第一路径；所述第一路径为存在时序违例的路径，且所述第一路径的起点负载与第一时钟分叉点连接，所述第一路径的终点负载与第二时钟分叉点连接，所述第一时钟分叉点和所述第二时钟分叉点为所述时钟树的不同时钟分叉点；

调整所述起点负载和所述终点负载的连接关系，将所述第一路径优化为逻辑等价的第二路径，其中，所述第二路径中所述起点负载和所述终点负载与所述时钟树的所述第一时钟分叉点或所述第二时钟分叉点连接。

可选地，若第一条件成立，所述第一条件为所述起点负载与所述第一时钟分叉点之间都为缓冲器或偶数个反相器，则所述调整所述起点负载和所述终点负载的连接关系包括：将所述起点负载的时钟接收端与所述第二时钟分叉点连接；

若第二条件成立，所述第二条件为所述终点负载与所述第二时钟分叉点之间都为缓冲器或偶数个反相器，则所述调整所述起点负载和所述终点负载的连接关系包括：将所述终点负载的时钟接收端与所述第一时钟分叉点连接。

可选地，若所述第一条件和所述第二条件同时成立，则所述调整所述起点负载和所述终点负载的连接关系包括：将所述起点负载的时钟接收端与所述终点负载的时钟接收端连接。

可选地，若第一条件不成立，所述第一条件为所述起点负载与所述第一时钟分叉点之间都为缓冲器或偶数个反相器，且所述起点负载与所述第一时钟分叉点之间的非反相器和非缓冲器为第一门控单元，则所述调整所述起点负载和所述终点负载的连接关系包括：

复制所述第一门控单元，使复制的第一门控单元与所述起点负载的时钟接收端连接，并使所述复制的第一门控单元与所述第二时钟分叉点连接。

可选地，若第二条件成立，所述第二条件为所述终点负载与所述第二时钟分叉点之间都为缓冲器或偶数个反相器，则所述使所述复制的第一门控单元与所述第二时钟分叉点连接包括：使所述复制的第一门控单元与所述终点负载的时钟接收端连接。

可选地，若第二条件不成立，所述第二条件为所述终点负载与所述第二时钟分叉点之间都为缓冲器或偶数个反相器，且所述终点负载与所述第二时钟分叉点之间的非反相器和非缓冲器为第二门控单元，则所述调整所述起点负载和所述终点负载的连接关系包括：

复制所述第二门控单元，使复制的第二门控单元与所述终点负载的时钟接收端连接，并使所述复制的第二门控单元与所述第一时钟分叉点连接。

可选地，若第一条件成立，所述第一条件为所述起点负载与所述第一时钟分叉点之间都为缓冲器或偶数个反相器，则所述使所述复制的第二门控单元与所述第一时钟分叉点连接包括：使所述复制的第二门控单元与所述起点负载的时钟接收端连接。

可选地，若第一条件不成立，所述第一条件为所述起点负载与所述第一时钟分叉点之间都为缓冲器或偶数个反相器，所述起点负载与所述第一时钟分叉点之间的非反相器和非缓冲器包括第一门控单元，且所述第一门控单元和所述第二门控单元为不同或不等价的门控单元，则所述调整所述起点负载和所述终点负载的连接关系包括：

根据所述第一门控单元和所述第二门控单元的物理位置，确定复制所述第一门控单元或复制所述第二门控单元；

若复制所述第一门控单元，则使复制的第一门控单元与所述起点负载的时钟接收端连接，使所述复制的第一门控单元与所述第二门控单元的时钟接收端连接；

若复制所述第二门控单元，则使复制的第二门控单元与所述终点负载的时钟接收端连接，使所述复制的第二门控单元与所述第一门控单元的时钟接收端连接。

可选地，若第一条件不成立，所述第一条件为所述起点负载与所述第一时钟分叉点之间都为缓冲器或偶数个反相器，且所述起点负载与所述第一时钟分叉点之间的非反相器和非缓冲器包括第一非门控单元，则所述调整所述起点负载和所述终点负载的连接关系包括：

复制所述第一非门控单元，使复制的第一非门控单元与所述起点负载的时钟接收端连接，并使所述复制的第一非门控单元与所述第二时钟分叉点连接。

可选地，若第二条件不成立，所述第二条件为所述终点负载与所述第二时钟分叉点之间都为缓冲器或偶数个反相器，且所述终点负载与所述第二时钟分叉点之间的非反相器和非缓冲器包括第二非门控单元，则所述调整所述起点负载和所述终点负载的连接关系包括：

复制所述第二非门控单元，使复制的第二非门控单元与所述起点负载的时钟接收端连接，并使所述复制的第二非门控单元与所述第一时钟分叉点连接。

可选地，所述获取时钟树的第一路径包括：

对所述时钟树进行时序检查，获得所述时钟树的所有时序违例路径；

从所述所有时序违例路径中，获取所述第一路径。

可选地，所述第一时钟分叉点和所述第二时钟分叉点与所述时钟树的根节点之间的时间延迟相等。

可选地，所述起点负载和所述终点负载都为寄存器。

第二方面，本发明提供了一种时钟树的优化装置，包括：

获取单元，用于获取时钟树的第一路径；所述第一路径为存在时序违例的路径，且所述第一路径的起点负载与第一时钟分叉点连接，所述第一路径的终点负载与第二时钟分叉点连接，所述第一时钟分叉点和所述第二时钟分叉点为所述时钟树的不同时钟分叉点；

优化单元，用于调整所述起点负载和所述终点负载的连接关系，将所述第一路径优化为逻辑等价的第二路径，其中，所述第二路径中所述起点负载和所述终点负载与所述时钟树的所述第一时钟分叉点或所述第二时钟分叉点连接。

第三方面，本发明提供了一种电子设备，包括：

存储器，用于存储至少一组指令；

处理器，用于执行所述至少一组指令，以执行如上任一项所述的时钟树的优化方法。

第四方面，本发明提供了一种可读存储介质，所述可读存储介质存储至少一组指令，所述至少一组指令用于使处理器执行如上任一项所述的时钟树的优化方法。

本发明提供的时钟树的优化方法、优化装置和相关设备，获取时钟树中存在时序违例的第一路径，该第一路径的起点负载和终点负载分别与第一时钟分叉点和第二时钟分叉点连接，即该第一路径的起点负载和终点负载分别与时钟树的不同时钟分叉点连接，调整起点负载和终点负载的连接关系，将第一路径优化为逻辑等价的第二路径，由于第二路径中起点负载和终点负载与时钟树的第一时钟分叉点或第二时钟分叉点连接，因此，可以延长起点负载和终点负载之间的公共路径，从而可以避免因起点负载和终点负载之间的公共路径过短而导致的时序偏差较大，进而可以减少时序违例，提高时钟树的各时钟路径与输入的时钟信号的匹配度。

附图说明

通过结合附图对本发明实施例进行更详细的描述，本发明的上述以及其他目的、特征和优势将变得更加明显。附图用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与本发明实施例一起用于解释本发明，并不构成对本发明的限制。在附图中，相同的参考标号通常代表相同部件或步骤。

图1为本发明实施例提供的一种时钟树的优化方法的流程图。

图2为本发明实施例提供的一种时钟树的结构示意图。

图3为本发明实施例提供的另一种时钟树的结构示意图。

图4为本发明实施例提供的另一种时钟树的结构示意图。

图5为本发明实施例提供的另一种时钟树的结构示意图。

图6为本发明实施例提供的另一种时钟树的部分结构示意图。

图7为本发明实施例提供的另一种时钟树的部分结构示意图。

图8为本发明实施例提供的另一种时钟树的部分结构示意图。

图9为本发明实施例提供的另一种时钟树的部分结构示意图。

图10为本发明实施例提供的另一种时钟树的部分结构示意图。

图11为本发明实施例提供的另一种时钟树的部分结构示意图。

图12为本发明实施例提供的另一种时钟树的部分结构示意图。

图13为本发明实施例提供的另一种时钟树的部分结构示意图。

图14为本发明实施例提供的另一种时钟树的部分结构示意图。

图15为本发明实施例提供的另一种时钟树的部分结构示意图。

图16为本发明实施例提供的另一种时钟树的部分结构示意图。

图17为本发明实施例提供的另一种时钟树的部分结构示意图。

图18为本发明实施例提供的另一种时钟树的部分结构示意图。

图19为本发明实施例提供的另一种时钟树的部分结构示意图。

图20为本发明实施例提供的一种时钟树的优化装置的结构示意图。

图21为本发明实施例提供的一种电子设备的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在集成电路的时序分析过程中，基于OCV模式、AOCV（Advanced On ChipVariation）模式、LVF（Liberty Variation Format）模式以及POCV（Parametric On ChipVariation）模式（又称SOCV模式，Statistical On Chip Variation）等的静态时序分析对时钟路径的处理是从公共路径（common path）分叉后开始计算的，即会有一个共同路径悲观去除（Clock Path Pessimism Removal，简称CPPR），其目的是去除公共路径上的相同路径的悲观计算量。

并且，OCV模式等的静态时序分析方式中，从公共路径分叉点之后，对于启动时钟路径（launch clock path）需要使其路径变慢，而对于捕获时钟路径（capture clockpath）需要加快路径延迟，这样就会导致计算后的时钟偏差（clock skew）非常大，不仅增加了时序收敛的困难，而且导致时序分析结果中存在因模式影响而产生的时序违例，导致时钟树的各时钟路径与输入的时钟信号的匹配度较低。

有鉴于此，本发明公开了一种时钟树的优化方案，通过将存在时序违例且起点负载和终点负载不在同一时钟分叉点的第一路径，优化为逻辑等价且起点负载和终点负载在同一时钟分叉点的第二路径，以延长起点负载和终点负载之间的公共路径，避免因起点负载和终点负载之间的路径分叉过早即公共路径过短而导致的时序偏差较大，减少因模式影响而产生的时序违例。

作为本发明公开内容的一种可选实现，本发明实施例提供了一种时钟树的优化方法，如图1所示，图1为本发明实施例提供的一种时钟树的优化方法的流程图，该时钟树的优化方法包括：

S101：获取时钟树的第一路径；第一路径为存在时序违例的路径，且第一路径的起点负载与第一时钟分叉点连接，第一路径的终点负载与第二时钟分叉点连接，第一时钟分叉点和第二时钟分叉点为时钟树的不同时钟分叉点；

本发明一些实施例中，获取时钟树的第一路径包括：对时钟树进行时序检查，获得时钟树的所有时序违例路径；从所有时序违例路径中，获取第一路径。

首先确定需要进行优化的时钟树，该时钟树可以是集成电路设计中的任一时钟树，然后对时钟树进行静态时序分析或时序检查，确定其建立时间和保持时间是否满足要求，并获得时钟树中所有存在时序违例的路径，之后从所有存在时序违例的路径中找出起点负载和终点负载与不同时钟分叉点连接的路径，并将该路径作为第一路径。其中，可以按照时序违例从大到小的顺序，逐一找出起点负载和终点负载与不同时钟分叉点连接的路径。

如图2所示，图2为本发明实施例提供的一种时钟树的结构示意图，该时钟树包括时钟信号输入端CLK、第1个缓冲器H1至第22个缓冲器H22、第1个门控单元ICG1、第2个门控单元ICG2、多路分配器mux以及第1个寄存器J1至第8个寄存器J8。其中，第1个寄存器J1至第8个寄存器J8为时钟树的负载。

本发明一些实施例中，起点负载和终点负载都为寄存器。例如，存在时序违例的路径的起点负载为第1个寄存器J1、终点负载为第3个寄存器J3，第1个寄存器J1与第一时钟分叉点Tap1连接，第3个寄存器J3与第二时钟分叉点Tap2连接，即第1个寄存器J1和第3个寄存器J3与不同的时钟分叉点连接，则第1个寄存器J1和第3个寄存器J3之间的路径（图2中黑粗线所示）为第一路径。

可以理解的是，图2中仅以时钟树的负载是寄存器为例进行说明，但是，本发明并不仅限于此，在另一些实施例中，时钟树的负载还可以是锁存器或存储器等时序单元。并且，图2中仅示出了寄存器的时钟接收端即CP端的连接关系，其数据输入端即D端和数据输出端即Q端的连接关系并未示出。可以理解的是，起点负载如第1个寄存器J1的Q端可以通过逻辑电路等与终点负载如第3个寄存器J3的D端连接。

S102：调整起点负载和终点负载的连接关系，将第一路径优化为逻辑等价的第二路径，其中，第二路径中起点负载和终点负载与时钟树的第一时钟分叉点或第二时钟分叉点连接。

以图2所示的第1个寄存器J1和第3个寄存器J3之间的第一路径为例，调整第1个寄存器J1和第3个寄存器J3的连接关系，将第一路径优化为逻辑等价的第二路径。其中，逻辑等价是指通过第一路径连接的起点负载和终点负载与通过第二路径连接的起点负载和终点负载的逻辑功能相同。也就是说，无论起点负载和终点负载通过第一路径连接，还是通过第二路径连接，并不会影响起点负载和终点负载的正常工作。

如图3所示，图3为本发明实施例提供的另一种时钟树的结构示意图，第二路径（图3中黑粗线所示）中第1个寄存器J1和第3个寄存器J3与时钟树的第二时钟分叉点Tap2连接。如图4所示，图4为本发明实施例提供的另一种时钟树的结构示意图，第二路径（图4中黑粗线所示）中第1个寄存器J1和第3个寄存器J3与时钟树的第一时钟分叉点Tap1连接。

图2所示的时钟树中，第1个寄存器J1和第3个寄存器J3的公共路径为时钟信号输入端CLK与节点C1之间的路径；图3所示的时钟树中，第1个寄存器J1和第3个寄存器J3的公共路径为时钟信号输入端CLK与节点D2之间的路径；图4所示的时钟树中，第1个寄存器J1和第3个寄存器J3的公共路径为时钟信号输入端CLK与节点D1之间的路径。

与图2中第1个寄存器J1和第3个寄存器J3的公共路径相比，图3和图4中第1个寄存器J1和第3个寄存器J3的公共路径延长了，从而可以避免因起点负载如第1个寄存器J1和终点负载如第3个寄存器J3之间的路径分叉太早即公共路径过短而导致时序偏差较大，进而可以减少因模式影响而产生的时序违例，提高时钟树的各时钟路径与输入的时钟信号的匹配度。

可以理解的是，本发明实施例中仅以图2所示的时钟树为例进行说明，并不仅限于此，在另一些实施例中，时钟树还可以为H-tree结构的时钟树。如图5所示，图5为本发明实施例提供的另一种时钟树的结构示意图，该时钟树具有8个tap点，即第1个tap点tap1至第8个tap点tap8。每个tap点都与一部分时序单元连接，作为其根结点，独立生成多叉树的时钟树。

具体地，在时钟树生成之前，设计工具根据时序单元的物理位置综合考虑，将时序单元划分为8个部分，每部分时序单元为其邻近的tap点的负载。时钟信号传播进入集成电路设计后，通过大驱动器和电阻较小的高层宽金属，将时钟信号传输到集成电路设计的中心区域如O点，中心驱动器用高层宽金属线将时钟信号传送至8个tap点。这样能够通过大驱动单元以及高层金属走线在大面积范围内传输时钟信号，减少时钟主干路径上的集成电路器件数量，减少时钟树主干路径上的线延迟，从而降低时钟树的总延迟。此外，还可以将时钟路径的分叉点向后移动，从而减小了片上误差，有利于设计性能的提高。

本发明一些实施例中，时钟树的时钟分叉点即为H-tree结构的时钟树的tap点。由于H-tree结构的时钟树中，时钟信号输入端CLK到每个tap点的时钟延迟相同，因此，本发明一些实施例中，时钟树的不同时钟分叉点为到时钟树的根节点即时钟信号输入端CLK的时钟延迟相同的时钟分叉点。其中，第一时钟分叉点和第二时钟分叉点与时钟树的根节点之间的时间延迟相等。

本发明实施例中，对于任一结构的时钟树，在调整起点负载和终点负载的连接关系时，都需要保证第一路径与第二路径的逻辑等价。基于此，本发明一些实施例中，若第一条件成立，第一条件为起点负载与第一时钟分叉点之间都为缓冲器或偶数个反相器，则调整起点负载和终点负载的连接关系包括：将起点负载的时钟接收端与第二时钟分叉点连接；若第二条件成立，第二条件为终点负载与第二时钟分叉点之间都为缓冲器或偶数个反相器，则调整起点负载和终点负载的连接关系包括：将终点负载的时钟接收端与第一时钟分叉点连接。

如图2所示，起点负载为第1个寄存器J1、终点负载为第3个寄存器J3。其中，第1个寄存器J1与第一时钟分叉点Tap1之间都为缓冲器，即第一条件成立，则可以将第1个寄存器J1的时钟接收端即CP端与第二时钟分叉点Tap2直接连接，也可以通过将第1个寄存器J1的时钟接收端即CP端与第二时钟分叉点Tap2和第3个寄存器J3之间的节点连接，来实现与第二时钟分叉点Tap2的连接，只要保证第一路径和第二路径逻辑等价即可。如图3所示，可以将第1个寄存器J1的时钟接收端即CP端与第3个寄存器J3的时钟接收端即CP端连接。

其中，第3个寄存器J3与第二时钟分叉点Tap2之间也都为缓冲器，即第二条件成立，则可以将第3个寄存器J3的时钟接收端即CP端与第一时钟分叉点Tap1直接连接，也可以通过将第3个寄存器J3的时钟接收端即CP端与第一时钟分叉点Tap1和第1个寄存器J1之间的节点连接，来实现与第一时钟分叉点Tap1的连接，只要保证第一路径和第二路径逻辑等价即可。如图4所示，可以将第3个寄存器J3的时钟接收端即CP端与第1个寄存器J1的时钟接收端即CP端连接。

本发明一些实施例中，若第一条件和第二条件同时成立，则调整起点负载和终点负载的连接关系包括：将起点负载的时钟接收端与终点负载的时钟接收端连接。如图2所示，可以将第1个寄存器J1的时钟接收端即CP端与第3个寄存器J3的时钟接收端即CP端连接。

由于缓冲器或偶数个反相器并不会对时序信号的翻转产生影响，因此，若起点负载与第一时钟分叉点之间都为缓冲器或偶数个反相器，终点负载与第二时钟分叉点之间也都为缓冲器或偶数个反相器，则将起点负载的时钟接收端与终点负载的时钟接收端连接，可以在保证逻辑等价的基础上，最大限度的延长起点负载和终点负载的公共路径，从而可以最大程度的减少时序偏差，进而可以最大程度的减少因模式影响而产生的时序违例。

本发明一些实施例中，若第一条件不成立，即起点负载与第一时钟分叉点之间不都为缓冲器或偶数个反相器，且起点负载与第一时钟分叉点之间的非反相器和非缓冲器为第一门控单元，则调整起点负载和终点负载的连接关系包括：复制第一门控单元，使复制的第一门控单元与起点负载的时钟接收端连接，并使复制的第一门控单元与第二时钟分叉点连接。

如图6所示，图6为本发明实施例提供的另一种时钟树的部分结构示意图，起点负载为第一寄存器J01、终点负载为第二寄存器J02，第一寄存器J01与第一时钟分叉点Tap1连接，第二寄存器J02与第二时钟分叉点Tap2连接，第一寄存器J01与第一时钟分叉点Tap1之间的非反相器和非缓冲器为第一门控单元ICG01。

如图7所示，图7为本发明实施例提供的另一种时钟树的部分结构示意图，复制或克隆第一门控单元ICG01，使复制或克隆的第一门控单元ICG01与第一寄存器J01的时钟接收端即CP端连接，并使复制或克隆的第一门控单元ICG01与第二时钟分叉点Tap2直接连接，以使第一寄存器J01和第二寄存器J02都与第二时钟分叉点Tap2连接。

在另一些实施例中，也可以使复制或克隆的第一门控单元ICG01与第二时钟分叉点Tap2和第二寄存器J02之间的任一节点连接，只要保证第一路径和第二路径逻辑等价即可。

可以理解的是，若起点负载与第一时钟分叉点之间仅具有一个第一门控单元，则直接复制该第一门控单元。若起点负载与第一时钟分叉点之间具有多个相同或等价的第一门控单元，则复制或克隆距离起点负载最近的第一门控单元。若起点负载与第一时钟分叉点之间具有多个不相同或不等价的第一门控单元，则复制多个门控单元，使多个门控单元串联，并使最后一个门控单元的与第二时钟分叉点直接连接，或者与第二时钟分叉点和第二寄存器之间的逻辑等价节点连接。

在上述实施例的基础上，若第二条件成立，即终点负载与第二时钟分叉点之间都为缓冲器或偶数个反相器，则使复制的第一门控单元与第二时钟分叉点连接包括：使复制的第一门控单元与终点负载的时钟接收端连接。

如图8所示，图8为本发明实施例提供的另一种时钟树的部分结构示意图，复制或克隆第一门控单元ICG01，使复制或克隆的第一门控单元ICG01与第一寄存器J01的时钟接收端即CP端连接，并使复制或克隆的第一门控单元ICG01与第二寄存器J02的时钟接收端即CP端连接，以使第一寄存器J01和第二寄存器J02都与第二时钟分叉点Tap2连接，且最大程度的延长了第一寄存器J01和第二寄存器J02的公共路径。

本发明一些实施例中，若第二条件不成立，即终点负载与第二时钟分叉点之间不都为缓冲器或偶数个反相器，且终点负载与第二时钟分叉点之间的非反相器和非缓冲器为第二门控单元，则调整起点负载和终点负载的连接关系包括：复制第二门控单元，使复制的第二门控单元与终点负载的时钟接收端连接，并使复制的第二门控单元与第一时钟分叉点连接。

如图9所示，图9为本发明实施例提供的另一种时钟树的部分结构示意图，起点负载为第一寄存器J01、终点负载为第二寄存器J02，第一寄存器J01与第一时钟分叉点Tap1连接，第二寄存器J02与第二时钟分叉点Tap2连接，第二寄存器J02与第二时钟分叉点Tap2之间的非反相器和非缓冲器为第二门控单元ICG02。

如图10所示，图10为本发明实施例提供的另一种时钟树的部分结构示意图，复制或克隆第二门控单元ICG02，使复制或克隆的第二门控单元ICG02与第二寄存器J02的时钟接收端即CP端连接，并使复制或克隆的第二门控单元ICG02与第一时钟分叉点Tap1直接连接，以使第一寄存器J01和第二寄存器J02都与第一时钟分叉点Tap1连接。

在另一些实施例中，也可以使复制或克隆的第二门控单元ICG02与第一时钟分叉点Tap1和第一寄存器J01之间的任一节点连接，只要保证第一路径和第二路径逻辑等价即可。

可以理解的是，若终点负载与第二时钟分叉点之间仅具有一个第二门控单元，则直接复制该第二门控单元。若终点负载与第二时钟分叉点之间具有多个相同或等价的第二门控单元，则复制或克隆距离终点负载最近的第二门控单元。若终点负载与第二时钟分叉点之间具有多个不相同或不等价的第二门控单元，则复制多个第二门控单元，使多个第二门控单元串联，并使最后一个第二门控单元的与第一时钟分叉点直接连接，或者与第一时钟分叉点和第一寄存器之间的逻辑等价节点连接。

在上述实施例的基础上，若第一条件成立，即起点负载与第一时钟分叉点之间都为缓冲器或偶数个反相器，则使复制的第二门控单元与第一时钟分叉点连接包括：使复制的第二门控单元与起点负载的时钟接收端连接。

如图11所示，图11为本发明实施例提供的另一种时钟树的部分结构示意图，复制或克隆第二门控单元ICG02，使复制或克隆的第二门控单元ICG02与第二寄存器J02的时钟接收端即CP端连接，并使复制或克隆的第二门控单元ICG02与第一寄存器J01的时钟接收端即CP端连接，以使第一寄存器J01和第二寄存器J02都与第一时钟分叉点Tap1连接，且最大程度地延长了第一寄存器J01和第二寄存器J02的公共路径。

在上述实施例的基础上，若第一条件不成立，即起点负载与第一时钟分叉点之间不都为缓冲器或偶数个反相器，起点负载与第一时钟分叉点之间的非反相器和非缓冲器包括第一门控单元，且第一门控单元和第二门控单元为不同或不等价的门控单元，则调整起点负载和终点负载的连接关系包括：

根据第一门控单元和第二门控单元的物理位置，确定复制第一门控单元或复制第二门控单元；

若复制第一门控单元，则使复制的第一门控单元与起点负载的时钟接收端连接，使复制的第一门控单元与第二门控单元的时钟接收端连接；

若复制第二门控单元，则使复制的第二门控单元与终点负载的时钟接收端连接，使复制的第二门控单元与第一门控单元的时钟接收端连接。

如图12所示，图12为本发明实施例提供的另一种时钟树的部分结构示意图，起点负载为第一寄存器J01、终点负载为第二寄存器J02，第一寄存器J01与第一时钟分叉点Tap1连接，第二寄存器J02与第二时钟分叉点Tap2连接，第一寄存器J01与第一时钟分叉点Tap1之间的非反相器和非缓冲器为第一门控单元ICG01，第二寄存器J02与第二时钟分叉点Tap2之间的非反相器和非缓冲器为第二门控单元ICG02。

若第一门控单元ICG01与第一寄存器J1的物理距离小于第二门控单元ICG02与第二寄存器J02的物理距离，则如图13所示，图13为本发明实施例提供的另一种时钟树的部分结构示意图，复制或克隆第一门控单元ICG01，使复制或克隆的第一门控单元ICG01与第一寄存器J01的时钟接收端即CP端连接，并使复制或克隆的第一门控单元ICG01的时钟接收端与第二门控单元ICG02的时钟接收端连接。

若第一门控单元ICG01与第一寄存器J1的物理距离大于第二门控单元ICG02与第二寄存器J02的物理距离，则如图14所示，图14为本发明实施例提供的另一种时钟树的部分结构示意图，复制或克隆第二门控单元ICG02，使复制或克隆的第二门控单元ICG02与第二寄存器J02的时钟接收端即CP端连接，并使复制或克隆的第二门控单元ICG02的时钟接收端与第一门控单元ICG01的时钟接收端连接。

当然，若第一门控单元ICG01和第二门控单元ICG02为相同或等价的门控单元，则，复制或克隆后的第一门控单元ICG01的时钟接收端也可以与第二门控单元ICG02的时钟输出端连接，复制或克隆后的第二门控单元ICG02的时钟接收端也可以与第一门控单元ICG01的时钟输出端连接，只要保证第一路径和第二路径逻辑等价即可。

本发明一些实施例中，若第一条件不成立，即起点负载与第一时钟分叉点之间不都为缓冲器或偶数个反相器，且起点负载与第一时钟分叉点之间的非反相器和非缓冲器包括第一非门控单元，则调整起点负载和终点负载的连接关系包括：复制第一非门控单元，使复制的第一非门控单元与起点负载的时钟接收端连接，并使复制的第一非门控单元与第二时钟分叉点连接。

其中，终点负载与第二时钟分叉点之间的非反相器和非缓冲器可以包括门控单元，也可以包括非门控单元。以包括非门控单元为例进行说明。如图15所示，图15为本发明实施例提供的另一种时钟树的部分结构示意图，起点负载为第一寄存器J01、终点负载为第二寄存器J02，第一寄存器J01与第一时钟分叉点Tap1之间的非反相器和非缓冲器包括第一非门控单元F1，第二寄存器J02与第二时钟分叉点Tap2之间的非反相器和非缓冲器包括第二非门控单元F2。

如图16所示，图16为本发明实施例提供的另一种时钟树的部分结构示意图，复制或克隆第一非门控单元F1，使复制或克隆的第一非门控单元F1与第一寄存器J01的时钟接收端即CP端连接，并使复制或克隆的第一非门控单元F1与第二时钟分叉点Tap2直接连接。

在另一些实施例中，也可以使复制或克隆的第一非门控单元F1与第二时钟分叉点Tap2和第二寄存器J02之间的任一节点连接，只要保证第一路径与第二路径逻辑等价即可。如图17所示，图17为本发明实施例提供的另一种时钟树的部分结构示意图，也可以使复制或克隆的第一非门控单元F1与第二寄存器J02的时钟接收端即CP端连接。

本发明一些实施例中，若第二条件不成立，即终点负载与第二时钟分叉点之间不都为缓冲器或偶数个反相器，且终点负载与第二时钟分叉点之间的非反相器和非缓冲器包括第二非门控单元，则调整起点负载和终点负载的连接关系包括：复制第二非门控单元，使复制的第二非门控单元与起点负载的时钟接收端连接，并使复制的第二非门控单元与第一时钟分叉点连接。

同样以图15所示的时钟树的结构为例进行说明。如图18所示，图18为本发明实施例提供的另一种时钟树的部分结构示意图，复制或克隆第二非门控单元F2，使复制或克隆的第二非门控单元F2与第二寄存器J02的时钟接收端即CP端连接，并使复制或克隆的第二非门控单元F2与第一时钟分叉点Tap1直接连接。

在另一些实施例中，也可以使复制或克隆的第二非门控单元F2与第一时钟分叉点Tap1和第一寄存器J01之间的任一节点连接，只要保证第一路径与第二路径逻辑等价即可。如图19所示，图19为本发明实施例提供的另一种时钟树的部分结构示意图，可以使复制或克隆的第二非门控单元F2与第一寄存器J01的时钟接收端即CP端连接。

其中，第一非门控单元F1和第二非门控单元F2可以包括多路选择器或逻辑门等非缓冲器且非反相器的非门控单元。可以理解的是，在实际应用中，可以从起点负载或终点负载开始判断，判断起点负载或终点负载之前最后一级是否为缓冲器或反相器，若起点负载或终点负载之前最后一级是门控单元，且起点负载之前最后一级的门控单元与终点负载之前最后一级的门控单元为不同或不等价的门控单元，则复制该门控单元，之后判断起点负载或终点负载之前倒数第二级是否为缓冲器或反相器，若为非门控单元，也可以复制该非门控单元，直到判断到第一时钟分叉点或第二时钟分叉点为止。

作为本发明公开内容的另一种可选实现，本发明实施例还提供了一种时钟树的优化装置，如图20所示，图20为本发明实施例提供的一种时钟树的优化装置的结构示意图，该时钟树的优化装置包括：

获取单元70，用于获取时钟树的第一路径；第一路径为存在时序违例的路径，且第一路径的起点负载与第一时钟分叉点连接，第一路径的终点负载与第二时钟分叉点连接，第一时钟分叉点和第二时钟分叉点为时钟树的不同时钟分叉点；

优化单元71，用于调整起点负载和终点负载的连接关系，将第一路径优化为逻辑等价的第二路径，其中，第二路径中起点负载和终点负载与时钟树的第一时钟分叉点或第二时钟分叉点连接。

本发明一些实施例中，若第一条件成立，第一条件为起点负载与第一时钟分叉点之间都为缓冲器或偶数个反相器，则优化单元71调整起点负载和终点负载的连接关系包括：将起点负载的时钟接收端与第二时钟分叉点连接；若仅第二条件成立，第二条件为终点负载与第二时钟分叉点之间都为缓冲器或偶数个反相器，则优化单元71调整起点负载和终点负载的连接关系包括：将终点负载的时钟接收端与第一时钟分叉点连接。

本发明一些实施例中，若第一条件和第二条件同时成立，则优化单元71调整起点负载和终点负载的连接关系包括：将起点负载的时钟接收端与终点负载的时钟接收端连接。

本发明一些实施例中，若第一条件不成立，第一条件为起点负载与第一时钟分叉点之间都为缓冲器或偶数个反相器，且起点负载与第一时钟分叉点之间的非反相器和非缓冲器为第一门控单元，则优化单元71调整起点负载和终点负载的连接关系包括：复制第一门控单元，使复制的第一门控单元与起点负载的时钟接收端连接，并使复制的第一门控单元与第二时钟分叉点连接。

在上述实施例的基础上，本发明一些实施例中，若第二条件成立，第二条件为终点负载与第二时钟分叉点之间都为缓冲器或偶数个反相器，则优化单元71使复制的第一门控单元与第二时钟分叉点连接包括：使复制的第一门控单元与终点负载的时钟接收端连接。

本发明一些实施例中，若第二条件不成立，第二条件为终点负载与第二时钟分叉点之间都为缓冲器或偶数个反相器，且终点负载与第二时钟分叉点之间的非反相器和非缓冲器为第二门控单元，则优化单元71调整起点负载和终点负载的连接关系包括：复制第二门控单元，使复制的第二门控单元与终点负载的时钟接收端连接，并使复制的第二门控单元与第一时钟分叉点连接。

在上述实施例的基础上，本发明一些实施例中，若第一条件成立，第一条件为起点负载与第一时钟分叉点之间都为缓冲器或偶数个反相器，则优化单元71使复制的第二门控单元与第一时钟分叉点连接包括：使复制的第二门控单元与起点负载的时钟接收端连接。

本发明一些实施例中，若第一条件不成立，第一条件为起点负载与第一时钟分叉点之间都为缓冲器或偶数个反相器，起点负载与第一时钟分叉点之间的非反相器和非缓冲器包括第一门控单元，且第一门控单元和第二门控单元为不同或不等价的门控单元，则优化单元71调整起点负载和终点负载的连接关系包括：

根据第一门控单元和第二门控单元的物理位置，确定复制第一门控单元或复制第二门控单元；

若复制第一门控单元，则使复制的第一门控单元与起点负载的时钟接收端连接，使复制的第一门控单元与第二门控单元的时钟接收端连接；

若复制第二门控单元，则使复制的第二门控单元与终点负载的时钟接收端连接，使复制的第二门控单元与第一门控单元的时钟接收端连接。

本发明一些实施例中，若第一条件不成立，第一条件为起点负载与第一时钟分叉点之间都为缓冲器或偶数个反相器，且起点负载与第一时钟分叉点之间的非反相器和非缓冲器包括第一非门控单元，则优化单元71调整起点负载和终点负载的连接关系包括：复制第一非门控单元，使复制的第一非门控单元与起点负载的时钟接收端连接，并使复制的第一非门控单元与第二时钟分叉点连接。

本发明一些实施例中，若第二条件不成立，第二条件为终点负载与第二时钟分叉点之间都为缓冲器或偶数个反相器，且终点负载与第二时钟分叉点之间的非反相器和非缓冲器包括第二非门控单元，则优化单元71调整起点负载和终点负载的连接关系包括：复制第二非门控单元，使复制的第二非门控单元与起点负载的时钟接收端连接，并使复制的第二非门控单元与第一时钟分叉点连接。

本发明一些实施例中，获取单元70获取时钟树的第一路径包括：

对时钟树进行时序检查，获得时钟树的所有时序违例路径；

从所有时序违例路径中，获取第一路径。

本发明一些实施例中，第一时钟分叉点和第二时钟分叉点与时钟树的根节点之间的时间延迟相等。

本发明一些实施例中，起点负载和终点负载都为寄存器。

作为本发明公开内容的另一种可选实现，本发明实施例还提供了一种电子设备，如图21所示，图21为本发明实施例提供的一种电子设备的结构示意图，该电子设备包括：

存储器200和处理器210；

其中，存储器200与处理器210连接，用于存储程序；

处理器210，用于通过运行存储器200中存储的程序，实现上述任一实施例提供的时钟树的优化方法。

具体的，上述电子设备还可以包括：总线、通信接口220、输入设备230和输出设备240。处理器210、存储器200、通信接口220、输入设备230和输出设备240通过总线相互连接。其中：

总线可包括一通路，在计算机系统各个部件之间传送信息。

处理器210可以是通用处理器，例如通用中央处理器（CPU）、微处理器等，也可以是特定应用集成电路（application-specific integrated circuit，ASIC），或一个或多个用于控制本发明方案程序执行的集成电路。还可以是数字信号处理器（DSP）、专用集成电路（ASIC）、现成可编程门阵列（FPGA）或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。

处理器210可包括主处理器，还可包括基带芯片、调制解调器等。存储器200中保存有执行本发明技术方案的程序，还可以保存有操作系统和其他关键业务。具体地，程序可以包括程序代码，程序代码包括计算机操作指令。更具体的，存储器200可以包括只读存储器（read-only memory，ROM）、可存储静态信息和指令的其他类型的静态存储设备、随机存取存储器（random access memory，RAM）、可存储信息和指令的其他类型的动态存储设备、磁盘存储器、flash等等。

输入设备230可包括接收用户输入的数据和信息的装置，例如键盘、鼠标、摄像头、扫描仪、光笔、语音输入装置、触摸屏、计步器或重力感应器等。输出设备240可包括允许输出信息给用户的装置，例如显示屏、打印机、扬声器等。

通信接口220可包括使用任何收发器一类的装置，以便与其他设备或通信网络通信，如以太网，无线接入网（RAN），无线局域网(WLAN)等。处理器210执行存储器200中所存放的程序，以及调用其他设备，可用于实现本发明上述实施例所提供的任意一种时钟树的优化方法的各个步骤。

作为本发明公开内容的另一种可选实现，本发明实施例还可以提供一种计算机程序产品，其包括计算机程序指令，计算机程序指令在被处理器运行时使得处理器执行本发明各种实施例的时钟树的优化方法中的步骤。

计算机程序产品可以以一种或多种程序设计语言的任意组合来编写用于执行本发明实施例操作的程序代码，程序设计语言包括面向对象的程序设计语言，诸如Java、C++等，还包括常规的过程式程序设计语言，诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。

作为本发明公开内容的另一种可选实现，本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行本发明各种实施例的时钟树的优化方法中的步骤。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (16)

1.一种时钟树的优化方法，其特征在于，包括：

获取时钟树的第一路径；所述第一路径为存在时序违例的路径，且所述第一路径的起点负载与第一时钟分叉点连接，所述第一路径的终点负载与第二时钟分叉点连接，所述第一时钟分叉点和所述第二时钟分叉点为所述时钟树的不同时钟分叉点；

调整所述起点负载和所述终点负载的连接关系，将所述第一路径优化为逻辑功能等价的第二路径，其中，所述第二路径中所述起点负载和所述终点负载与所述时钟树的所述第一时钟分叉点连接，或所述第二路径中所述起点负载和所述终点负载与所述时钟树的所述第二时钟分叉点连接。

2.根据权利要求1所述的优化方法，其特征在于，

若第一条件成立，所述第一条件为所述起点负载与所述第一时钟分叉点之间都为缓冲器或偶数个反相器，则所述调整所述起点负载和所述终点负载的连接关系包括：将所述起点负载的时钟接收端与所述第二时钟分叉点连接；

若第二条件成立，所述第二条件为所述终点负载与所述第二时钟分叉点之间都为缓冲器或偶数个反相器，则所述调整所述起点负载和所述终点负载的连接关系包括：将所述终点负载的时钟接收端与所述第一时钟分叉点连接。

3.根据权利要求2所述的优化方法，其特征在于，若所述第一条件和所述第二条件同时成立，则所述调整所述起点负载和所述终点负载的连接关系包括：将所述起点负载的时钟接收端与所述终点负载的时钟接收端连接。

4.根据权利要求1所述的优化方法，其特征在于，若第一条件不成立，所述第一条件为所述起点负载与所述第一时钟分叉点之间都为缓冲器或都为偶数个反相器，且所述起点负载与所述第一时钟分叉点之间的非反相器和非缓冲器为第一门控单元，则所述调整所述起点负载和所述终点负载的连接关系包括：

复制所述第一门控单元，使复制的第一门控单元与所述起点负载的时钟接收端连接，并使所述复制的第一门控单元与所述第二时钟分叉点连接。

5.根据权利要求4所述的优化方法，其特征在于，若第二条件成立，所述第二条件为所述终点负载与所述第二时钟分叉点之间都为缓冲器或都为偶数个反相器，则所述使所述复制的第一门控单元与所述第二时钟分叉点连接包括：使所述复制的第一门控单元与所述终点负载的时钟接收端连接。

6.根据权利要求1所述的优化方法，其特征在于，若第二条件不成立，所述第二条件为所述终点负载与所述第二时钟分叉点之间都为缓冲器或偶数个反相器，且所述终点负载与所述第二时钟分叉点之间的非反相器和非缓冲器为第二门控单元，则所述调整所述起点负载和所述终点负载的连接关系包括：

复制所述第二门控单元，使复制的第二门控单元与所述终点负载的时钟接收端连接，并使所述复制的第二门控单元与所述第一时钟分叉点连接。

7.根据权利要求6所述的优化方法，其特征在于，若第一条件成立，所述第一条件为所述起点负载与所述第一时钟分叉点之间都为缓冲器或偶数个反相器，则所述使所述复制的第二门控单元与所述第一时钟分叉点连接包括：使所述复制的第二门控单元与所述起点负载的时钟接收端连接。

8.根据权利要求6所述的优化方法，其特征在于，若第一条件不成立，所述第一条件为所述起点负载与所述第一时钟分叉点之间都为缓冲器或偶数个反相器，所述起点负载与所述第一时钟分叉点之间的非反相器和非缓冲器包括第一门控单元，且所述第一门控单元和所述第二门控单元为不同或不等价的门控单元，则所述调整所述起点负载和所述终点负载的连接关系包括：

根据所述第一门控单元和所述第二门控单元的物理位置，确定复制所述第一门控单元或复制所述第二门控单元；

若复制所述第一门控单元，则使复制的第一门控单元与所述起点负载的时钟接收端连接，使所述复制的第一门控单元与所述第二门控单元的时钟接收端连接；

若复制所述第二门控单元，则使复制的第二门控单元与所述终点负载的时钟接收端连接，使所述复制的第二门控单元与所述第一门控单元的时钟接收端连接。

9.根据权利要求1所述的优化方法，其特征在于，若第一条件不成立，所述第一条件为所述起点负载与所述第一时钟分叉点之间都为缓冲器或偶数个反相器，且所述起点负载与所述第一时钟分叉点之间的非反相器和非缓冲器包括第一非门控单元，则所述调整所述起点负载和所述终点负载的连接关系包括：

复制所述第一非门控单元，使复制的第一非门控单元与所述起点负载的时钟接收端连接，并使所述复制的第一非门控单元与所述第二时钟分叉点连接。

10.根据权利要求2所述的优化方法，其特征在于，若所述第二条件不成立，且所述终点负载与所述第二时钟分叉点之间的非反相器和非缓冲器包括第二非门控单元，则所述调整所述起点负载和所述终点负载的连接关系包括：

复制所述第二非门控单元，使复制的第二非门控单元与所述起点负载的时钟接收端连接，并使所述复制的第二非门控单元与所述第一时钟分叉点连接。

11.根据权利要求1所述的优化方法，其特征在于，所述获取时钟树的第一路径包括：

对所述时钟树进行时序检查，获得所述时钟树的所有时序违例路径；

从所述所有时序违例路径中，获取所述第一路径。

12.根据权利要求1所述的优化方法，其特征在于，所述第一时钟分叉点和所述第二时钟分叉点与所述时钟树的根节点之间的时间延迟相等。

13.根据权利要求1所述的优化方法，其特征在于，所述起点负载和所述终点负载都为寄存器。

14.一种时钟树的优化装置，其特征在于，包括：

获取单元，用于获取时钟树的第一路径；所述第一路径为存在时序违例的路径，且所述第一路径的起点负载与第一时钟分叉点连接，所述第一路径的终点负载与第二时钟分叉点连接，所述第一时钟分叉点和所述第二时钟分叉点为所述时钟树的不同时钟分叉点；

优化单元，用于调整所述起点负载和所述终点负载的连接关系，将所述第一路径优化为逻辑功能等价的第二路径，其中，所述第二路径中所述起点负载和所述终点负载与所述时钟树的所述第一时钟分叉点连接，或所述第二路径中所述起点负载和所述终点负载与所述时钟树的所述第二时钟分叉点连接。

15.一种电子设备，其特征在于，包括：

存储器，用于存储至少一组指令；

处理器，用于执行所述至少一组指令，以执行如权利要求1至13任一项所述的时钟树的优化方法。

16.一种可读存储介质，其特征在于，所述可读存储介质存储至少一组指令，所述至少一组指令用于使处理器执行如权利要求1至13任一项所述的时钟树的优化方法。

Images