CN116681011B - 时间违例修复方法、装置、计算机设备及存储介质 - Google Patents
时间违例修复方法、装置、计算机设备及存储介质 Download PDFInfo
- Publication number
- CN116681011B CN116681011B CN202310969451.5A CN202310969451A CN116681011B CN 116681011 B CN116681011 B CN 116681011B CN 202310969451 A CN202310969451 A CN 202310969451A CN 116681011 B CN116681011 B CN 116681011B
- Authority
- CN
- China
- Prior art keywords
- violation
- target
- clock
- register
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 230000008439 repair process Effects 0.000 claims abstract description 70
- 238000013461 design Methods 0.000 claims abstract description 52
- 238000012216 screening Methods 0.000 claims description 10
- 238000004590 computer program Methods 0.000 claims description 4
- 238000005067 remediation Methods 0.000 claims 3
- 230000000694 effects Effects 0.000 abstract description 12
- 238000004458 analytical method Methods 0.000 description 13
- 239000000872 buffer Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 6
- 238000004904 shortening Methods 0.000 description 6
- 230000014759 maintenance of location Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/337—Design optimisation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请提供一种时间违例修复方法、装置、计算机设备及存储介质，涉及集成电路技术领域。该方法包括：获取集成电路设计中存在时间违例的目标违例寄存器；确定目标违例寄存器所在路径上的目标时钟门控；根据目标时钟门控的输出逻辑值，确定集成电路设计中与目标违例寄存器的时钟端口逻辑等价的至少一个逻辑等价点；根据逻辑等价点的时钟延迟，从至少一个逻辑等价点中确定满足预设违例修复条件的目标逻辑等价点；调整目标违例寄存器的时钟端口连接至目标逻辑等价点，得到时间违例修复后的集成电路设计。本申请可以提高时间违例的修复效率和修复效果。
Description
技术领域
本发明涉及集成电路技术领域，具体而言，涉及一种时间违例修复方法、装置、计算机设备及存储介质。
背景技术
在集成电路芯片设计中，建立时间和保持时间分别决定了芯片的频率和功能，在代码到版图的物理实现过程中，修复建立时间违例和保持时间违例是芯片物理设计中的关键步骤之一。
在现有的时间违例修复方法中，通常先采用时间修复工具进行自动化的时间修复，在时间修复工具完成修复后，需要对时间修复工具无法修复的违例进行人工修复。
但是，人工修复的修复效率较低，且比较容易出错，导致修复效果较差。
发明内容
本发明的目的在于，针对上述现有技术中的不足，提供一种时间违例修复方法、装置、计算机设备及存储介质，以便提高时间违例的修复效率和修复效果。
为实现上述目的，本申请实施例采用的技术方案如下：
第一方面，本申请实施例提供了一种时间违例修复方法，所述方法包括：
获取集成电路设计中存在时间违例的目标违例寄存器；
确定所述目标违例寄存器所在路径上的目标时钟门控；
根据所述目标时钟门控的输出逻辑值，确定所述集成电路设计中与所述目标违例寄存器的时钟端口逻辑等价的至少一个逻辑等价点；
根据所述逻辑等价点的时钟延迟，从至少一个所述逻辑等价点中确定满足预设违例修复条件的目标逻辑等价点；
调整所述目标违例寄存器的时钟端口连接至所述目标逻辑等价点，得到时间违例修复后的集成电路设计。
可选的，所述根据所述逻辑等价点的时钟延迟，从至少一个所述逻辑等价点中确定满足预设违例修复条件的目标逻辑等价点，包括：
根据所述逻辑等价点的时钟延迟，以及所述目标违例寄存器的时钟延迟，从至少一个所述逻辑等价点中确定满足所述预设违例修复条件的目标逻辑等价点。
可选的，所述根据所述逻辑等价点的时钟延迟，从至少一个所述逻辑等价点中确定满足预设违例修复条件的目标逻辑等价点，包括：
根据所述逻辑等价点的时钟延迟，以及所述目标违例寄存器与至少一个所述逻辑等价点的物理距离，从至少一个所述逻辑等价点中确定满足所述预设违例修复条件，且所述物理距离最小的逻辑等价点为所述目标逻辑等价点。
可选的，所述获取集成电路设计中存在时间违例的目标违例寄存器，包括：
获取所述集成电路设计中的多个建立时间违例路径；
从所述多个建立时间违例路径的起始违例寄存器中确定建立时间裕量满足建立时间裕量阈值的第一违例寄存器列表；
从所述第一违例寄存器列表中确定保持时间裕量满足保持时间裕量阈值的第二违例寄存器列表，所述第二违例寄存器列表中的违例寄存器为所述目标违例寄存器。
可选的，所述获取集成电路设计中存在时间违例的目标违例寄存器，包括：
获取所述集成电路设计中的多个保持时间违例路径；
从所述多个保持时间违例路径的起始违例寄存器中确定保持时间裕量满足保持时间裕量阈值的第三违例寄存器列表；
从所述第三违例寄存器列表中确定建立时间裕量满足建立时间裕量阈值的第四违例寄存器列表，所述第四违例寄存器列表中的违例寄存器为所述目标违例寄存器。
可选的，所述确定所述目标违例寄存器所在路径上的目标时钟门控，包括：
根据所述目标违例寄存器所在路径上的多个时钟门控与所述目标违例寄存器的逻辑距离，确定所述逻辑距离最短的时钟门控为所述目标时钟门控。
可选的，所述根据所述目标违例寄存器所在路径上的多个时钟门控与所述目标违例寄存器的逻辑距离，确定所述逻辑距离最短的时钟门控为所述目标时钟门控，包括：
根据所述目标违例寄存器所在路径上的多个时钟门控与所述目标违例寄存器的逻辑距离，确定所述逻辑距离最短的时钟门控为第一时钟门控；
若所述第一时钟门控的输出端未连接所述目标违例寄存器的时钟端口，确定所述第一时钟门控为所述目标时钟门控。
可选的，所述根据所述目标违例寄存器所在路径上的多个时钟门控与所述目标违例寄存器的逻辑距离，确定所述逻辑距离最短的时钟门控为所述目标时钟门控，还包括：
若所述第一时钟门控的输出端连接所述目标违例寄存器的时钟端口，复制所述第一时钟门控，生成第二时钟门控，使所述第一时钟门控的输出端不连接所述目标违例寄存器的时钟端口，所述第二时钟门控的输出端连接所述目标违例寄存器的时钟端口；
根据所述目标违例寄存器所在路径上的多个时钟门控与所述第二时钟门控的逻辑距离，确定所述逻辑距离最短的时钟门控为所述目标时钟门控。
第二方面，本申请实施例还提供一种时间违例修复装置，所述装置包括：
寄存器获取模块，用于获取集成电路设计中存在时间违例的目标违例寄存器；
时钟门控确定模块，用于确定所述目标违例寄存器所在路径上的目标时钟门控；
逻辑等价点确定模块，用于根据所述目标时钟门控的输出逻辑值，确定所述集成电路设计中与所述目标违例寄存器的时钟端口逻辑等价的至少一个逻辑等价点；
逻辑等价点筛选模块，用于根据所述逻辑等价点的时钟延迟，从至少一个所述逻辑等价点中确定满足预设违例修复条件的目标逻辑等价点；
连接关系调整模块，用于调整所述目标违例寄存器的时钟端口连接至所述目标逻辑等价点，得到时间违例修复后的集成电路设计。
可选的，所述逻辑等价点筛选模块，具体用于根据所述逻辑等价点的时钟延迟，以及所述目标违例寄存器的时钟延迟，从至少一个所述逻辑等价点中确定满足所述预设违例修复条件的目标逻辑等价点。
可选的，所述逻辑等价点筛选模块，具体用于根据所述逻辑等价点的时钟延迟，以及所述目标违例寄存器与至少一个所述逻辑等价点的物理距离，从至少一个所述逻辑等价点中确定满足所述预设违例修复条件，且所述物理距离最小的逻辑等价点为所述目标逻辑等价点。
可选的，所述寄存器获取模块，包括：
建立违例路径确定单元，用于获取所述集成电路设计中的多个建立时间违例路径；
第一列表确定单元，用于从所述多个建立时间违例路径的起始违例寄存器中确定建立时间裕量满足建立时间裕量阈值的第一违例寄存器列表；
第二列表确定单元，用于从所述第一违例寄存器列表中确定保持时间裕量满足保持时间裕量阈值的第二违例寄存器列表，所述第二违例寄存器列表中的违例寄存器为所述目标违例寄存器。
可选的，所述寄存器获取模块，包括：
保持违例路径确定单元，用于获取所述集成电路设计中的多个保持时间违例路径；
第三列表确定单元，用于从所述多个保持时间违例路径的起始违例寄存器中确定保持时间裕量满足保持时间裕量阈值的第三违例寄存器列表；
第四列表确定单元，用于从所述第三违例寄存器列表中确定建立时间裕量满足建立时间裕量阈值的第四违例寄存器列表，所述第四违例寄存器列表中的违例寄存器为所述目标违例寄存器。
可选的，所述时钟门控确定模块，具体用于根据所述目标违例寄存器所在路径上的多个时钟门控与所述目标违例寄存器的逻辑距离，确定所述逻辑距离最短的时钟门控为所述目标时钟门控。
可选的，所述时钟门控确定模块，具体用于根据所述目标违例寄存器所在路径上的多个时钟门控与所述目标违例寄存器的逻辑距离，确定所述逻辑距离最短的时钟门控为第一时钟门控；若所述第一时钟门控的输出端未连接所述目标违例寄存器的时钟端口，确定所述第一时钟门控为所述目标时钟门控。
可选的，所述时钟门控确定模块，还用于若所述第一时钟门控的输出端连接所述目标违例寄存器的时钟端口，复制所述第一时钟门控，生成第二时钟门控，使所述第一时钟门控的输出端不连接所述目标违例寄存器的时钟端口，所述第二时钟门控的输出端连接所述目标违例寄存器的时钟端口；根据所述目标违例寄存器所在路径上的多个时钟门控与所述第二时钟门控的逻辑距离，确定所述逻辑距离最短的时钟门控为所述目标时钟门控。
第三方面，本申请实施例还提供一种计算机设备，包括：处理器、存储介质和总线，所述存储介质存储有所述处理器可执行的程序指令，当计算机设备运行时，所述处理器与所述存储介质之间通过总线通信，所述处理器执行所述程序指令，以执行如第一方面任一所述的时间违例修复方法的步骤。
第四方面，本申请实施例还提供一种计算机可读存储介质，所述存储介质上存储有计算机程序，所述计算机程序被处理器运行时执行如第一方面任一所述的时间违例修复方法的步骤。
本申请的有益效果是：
本申请提供的时间违例修复方法、装置、计算机设备及存储介质，通过筛选符合时钟调整需求的目标违例寄存器，以及与目标违例寄存器对应的符合时钟调整需求的目标逻辑等价点，将目标违例寄存器的时钟端口连接至目标逻辑等价点，实现通过调整时钟完成违例修复，通过脚本的方式自动化执行该时间违例修复方法，无需人工接入，可以提高时间违例修复的效率及容错率。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的时间违例修复方法的流程示意图一；
图2为本申请实施例提供的一种集成电路设计的示意图；
图3为本申请实施例提供的时间违例修复方法的流程示意图二；
图4为本申请实施例提供的时间违例修复方法的流程示意图三；
图5为本申请实施例提供的时间违例修复方法的流程示意图四；
图6为本申请实施例提供的时间违例修复方法的流程示意图五；
图7为本申请实施例提供的调整时钟门控的示意图；
图8为本申请实施例提供的时间违例修复装置的结构示意图；
图9为本申请实施例提供的计算机设备的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
此外，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
需要说明的是，在不冲突的情况下，本申请的实施例中的特征可以相互结合。
对于集成电路芯片中存在的违例，通常采用PR流程优化和修复大部分时序问题，但是，由于PR和STA工具的分析存在一致性差异，PR运行得到的时序结果与STA工具运行的时序结果存在差异，导致集成电路不可避免地引起时序违例。
在现有的时间违例修复方法中，通常先采用违例修复(timing eco)工具例如XTOP、PT等进行自动化的违例修复，但是对于需要通过调整时钟进行修复的路径，违例修复工具无法进行修复，需要进行人工修复。但是，人工修复的修复效率较低，且比较容易出错，导致修复效果较差。
通过对存在违例的路径进行分析确定，对违例路径的时钟调整通常分为缩短(early)时钟和延长(delay)时钟。
其中，建立时间违例是指时钟信号(CLK)的有效沿达到之前，数据信号(Data)保持稳定的时间小于要求的建立时间，对于建立时间违例的修复，可以缩短时间违例路径的起始点的时钟，以缩短时钟信号的到达时间，或者延长时间违例路径的终止点的时钟，以延长时钟信号的持续时间。
保持时间违例是指在时钟信号的有效沿到达之后，数据信号保持稳定的时间小于要求的保持时间，对于保持时间违例的修复，可以延长时间违例路径的起始点的时钟，以延长时钟信号的到达时间，或者缩短时间违例路径的终止点的时钟，以缩短时钟信号的持续时间。
缩短时钟通常将需要缩短时钟的寄存器的时钟端口跳过前几级缓冲器连接延迟(latency)较短的缓冲器处，延长时钟则通过在需要延迟时钟的寄存器的时钟端口插入缓冲器。
对于缩短时钟的方式，由于距离限制的原因，通常无法直接跳过前几集缓冲器直接连接到延迟较短的缓冲器处，为此，本申请实施例拟提供一种时间违例修复方法，通过在需要缩短时钟的寄存器周围寻找一个逻辑等价点且时钟延迟较短的缓冲器，将寄存器的时钟端口连接在该缓冲器上，以缩短寄存器的时钟，通过脚本的方式实现该时间违例修复方法，可以提高时间违例修复的效率及容错率。本申请的方法可以通过终端（例如计算机）实现，具体地可以通过芯片设计软件、设计工具或修复工具等实现，在此不作具体限制。
请参考图1，为本申请实施例提供的时间违例修复方法的流程示意图一，如图1所示，该方法可以包括：
S10：获取集成电路设计中存在时间违例的目标违例寄存器。
本实施例中，采用静态时序分析工具或其他时序分析公开，对集成电路中的多个时钟路径进行时序分析，确定多个时钟路径中存在时间违例的目标时钟路径。其中，存在时间违例的目标时钟路径可以为存在建立时间违例的时钟路径，也可以为存在保持时间违例的时钟路径。
其中，对于建立时间违例，本实施例采用缩短时间违例路径的起始点的时钟的方式修复建立时间违例。
具体的，修复建立时间违例路径时所需要缩短的时钟路径的起点是位于该违例路径起始点(start point)的违例寄存器，为了保证在对存在建立时间违例的时序路径通过缩短时钟进行建立时间违例修复时，不会引起前级寄存器的建立时间违例和后级寄存器的保持时间违例，需要确定前级寄存器的建立时间裕量和后级寄存器的保持时间裕量满足违例修复需求，即确定前级寄存器的建立时间裕量和后级寄存器的保持时间裕量满足违例修复需求的违例寄存器为目标违例寄存器，只有目标违例寄存器才可以采用本实施例提供的缩短时钟的方式修复建立时间违例。
其中，前级寄存器为建立时间违例路径中起始点(start point)的违例寄存器的前一级所有寄存器，后级寄存器为建立时间违例路径中终点(end point)的违例寄存器的后一级所有寄存器。
对于保持时间违例，本实施例采用延长时间违例路径的起始点的时钟的方式修复保持时间违例。
具体的，修复保持时间违例路径时所需要延长的时钟路径的起点是位于该违例路径起始点(start point)的违例寄存器，为了保证在对存在保持时间违例的时序路径通过延长时钟进行保持时间违例修复时，不会引起前级寄存器的保持时间违例和后级寄存器的建立时间违例，需要确定前级寄存器的保持时间裕量和后级寄存器的建立时间裕量满足违例修复需求，即确定前级寄存器的保持时间裕量和后级寄存器的建立时间裕量满足违例修复需求的违例寄存器为目标违例寄存器，只有目标违例寄存器才可以采用本实施例提供的缩短时钟的方式修复建立时间违例。
S20：确定目标违例寄存器所在路径上的目标时钟门控。
本实施例中，时钟门控(Integrate Clock Gating)为控制时钟路径中时钟信号的单元，用于在不需要时钟信号时，将时钟信号关闭，在对目标违例寄存器所在的时钟路径进行时间违例的修复时，其修复路径不能越过目标违例寄存器之前的时钟门控。因此，可以从目标违例寄存器为起点，向目标违例寄存器所在的时钟路径的前级遍历，确定目标时钟门控。
S30：根据目标时钟门控的输出逻辑值，确定集成电路设计中与目标违例寄存器的时钟端口等价的至少一个逻辑等价点。
本实施例中，在目标时钟门控的输出端和目标违例寄存器的时钟端口之间存在多个逻辑单元，每个逻辑单元会对目标时钟门控的输出逻辑值进行逻辑变换，确定各个逻辑单元的输出逻辑值；根据各个逻辑单元的输出逻辑值，确定与目标违例寄存器的时钟端口所连接的逻辑单元的输出逻辑值等价的逻辑单元的输出端为逻辑等价点。
其中，逻辑单元可以包括：反相器、缓冲器(buffer)，反相器会对输入的逻辑值进行反相，即反相器的输入逻辑值和输出逻辑值的逻辑相反，缓冲器不会对输入的逻辑值进行反相，即缓冲器的输入逻辑值和输出逻辑值的逻辑相同；在目标时钟门控和目标违例寄存器之间，目标时钟门控的输出端经过整数级的缓冲器和偶数级的反相器后的逻辑值相同，即目标时钟门控的输出端与整数级的缓冲器的输出端、偶数级的反相器的输出端为逻辑等价点。
示例的，请参考图2，为本申请实施例提供的一种集成电路设计的示意图，如图2所示，以B3作为目标违例寄存器，A2为目标时钟门控，目标时钟门控的输出端a点与b点、c点、d点、f点、g点互为逻辑等价点，e点和h点互为逻辑等价点，则目标违例寄存器的时钟端口c点的逻辑等价点包括b点、d点、f点，g点。
S40：根据逻辑等价点的时钟延迟，从至少一个逻辑等价点中确定满足预设违例修复条件的目标逻辑等价点。
本实施例中，逻辑等价点的时钟延迟为预设参考点到逻辑等价点的时钟延迟，其中，预设参考点可以为时钟源端(source)，也可以为目标时钟门控的输出端，预设违例修复条件用于限制以逻辑等价点作为违例修复点进行时间违例修复时，既可以完成对目标逻辑等价点的违例修复，又不会引起前后级新的时间违例，则预设违例修复条件可以为：逻辑等价点的时钟延迟在预设时间范围内。
根据各个逻辑等价点的时钟延迟，可以从各个逻辑等价点中确定时钟延迟在预设时间范围内的逻辑等价点作为目标逻辑等价点。
其中，若存在多个逻辑等价点的时钟延迟在预设时间范围内，则可以随机选择一个逻辑等价点作为目标逻辑等价点，或者，也可以选择一个满足预设标准的逻辑等价点作为目标逻辑等价点。
在一种可能的实现方式中，上述S40根据逻辑等价点的时钟延迟，从至少一个逻辑等价点中确定满足预设违例修复条件的目标逻辑等价点的过程，可以包括：
根据逻辑等价点的时钟延迟，以及目标违例寄存器的时钟延迟，从至少一个逻辑等价点中确定满足预设违例修复条件的目标逻辑等价点。
本实施例中，对于建立时间违例修复，由于需要缩短时间违例路径的时钟，即修复前的时钟延迟大于修复后的时钟延迟，根据逻辑等价点的时钟延迟L，以及目标违例寄存器的时钟延迟L1，确定以逻辑等价点对目标违例寄存器进行时间违例修复所修复的时钟延迟为L1-L，目标逻辑等价点为所修复的时钟延迟L1-L满足预设违例修复条件的逻辑等价点。其中，预设违例修复条件可以为：所修复的时钟延迟为L1-L大于目标违例寄存器的违例时间n ns，又小于预设时间裕量margin，即n<L1-L<margin，其中，预设时间裕量margin为建立时间裕量N ns和保持时间裕量K ns中的最小值。
对于保持时间违例修复，由于需要延长时间违例路径的时钟，即修复前的时钟延迟小于修复后的时钟延迟，根据逻辑等价点的时钟延迟L，以及目标违例寄存器的时钟延迟L1，确定以逻辑等价点对目标违例寄存器进行时间违例修复所修复的时钟延迟为L-L1，目标逻辑等价点为所修复的时钟延迟L-L1满足预设违例修复条件的逻辑等价点。其中，预设违例修复条件可以为：所修复的时钟延迟为L-L1大于目标违例寄存器的违例时间n ns，又小于预设时间裕量margin，即n<L-L1<margin，其中，预设时间裕量margin为建立时间裕量Nns和保持时间裕量K ns中的最小值。
在另一种可能的实现方式中，上述S40根据逻辑等价点的时钟延迟，从至少一个逻辑等价点中确定满足预设违例修复条件的目标逻辑等价点的过程，可以包括：
根据逻辑等价点的时钟延迟，以及目标违例寄存器与至少一个所述逻辑等价点的物理距离，从至少一个逻辑等价点中确定满足预设违例修复条件，且物理距离最小的逻辑等价点为目标逻辑等价点。
本实施例中，在根据逻辑等价点的时钟延迟，确定存在多个满足预设违例修复条件的逻辑等价点时，为了保证能准确实现调整时钟的效果，可以从多个满足预设违例修复条件的逻辑等价点确定与目标逻辑寄存器的物理距离最短的逻辑等价点作为目标逻辑等价点，避免因为选择距离过远的逻辑等价点导致调整时钟的效果不佳的问题。
更进一步地，针对建立时间违例，可以根据逻辑等价点对目标违例寄存器进行时间违例修复所修复的时钟延迟为L1-L，确定满足n<L1-L<margin，且物理距离最短的逻辑等价点作为目标逻辑等价点。其中，对满足n<L1-L<margin的逻辑等价点，可以采用布局布线工具（例如innovus）计算目标违例寄存器与其之间的直线距离，确定直线距离最短的逻辑等价点为目标逻辑等价点。
示例的，如图2所示，针对目标违例寄存器B3，图中的b点和d点均为满足n<L1-L<margin的逻辑等价点，但是d点的物理距离小于b点，则以d点作为目标逻辑等价点。
针对保持时间违例，可以根据逻辑等价点对目标违例寄存器进行时间违例修复所修复的时钟延迟为L-L1，确定满足n<L-L1<margin，且物理距离最短的逻辑等价点作为目标逻辑等价点。其中，对满足n<L-L1<margin的逻辑等价点，可以采用布局布线工具（例如innovus）计算目标违例寄存器与其之间的直线距离，确定直线距离最短的逻辑等价点为目标逻辑等价点。
示例的，如图2所示，针对目标违例寄存器B5，图中的b点和c点均为满足n<L-L1<margin的逻辑等价点，但是c点的物理距离小于b点，则以c点作为目标逻辑等价点。
S50：调整目标违例寄存器的时钟端口连接至目标逻辑等价点，得到时间违例修复后的集成电路设计。
本实施例中，将目标违例寄存器的时钟端口连接至目标逻辑等价点，删除目标违例寄存器的时钟端口原有的连接关系，调整目标逻辑等价点的延迟，以完成对目标违例寄存器所在的违例路径的时间违例修复，得到修复后的集成电路设计。
上述实施例提供的时间违例修复方法，通过筛选符合时钟调整需求的目标违例寄存器，以及与目标违例寄存器对应的符合时钟调整需求的目标逻辑等价点，将目标违例寄存器的时钟端口连接至目标逻辑等价点，实现通过调整时钟完成违例修复，通过脚本的方式自动化执行该时间违例修复方法，无需人工接入，可以提高时间违例修复的效率及容错率。
以下结合实施例对确定目标违例寄存器的可能的实现方式进行说明。
请参考图3，为本申请实施例提供的时间违例修复方法的流程示意图二，如图3所示，上述S10获取集成电路设计中存在时间违例的目标违例寄存器的过程，可以包括：
S11：获取集成电路设计中的多个建立时间违例路径。
本实施例中，通过对集成电路设计进行静态时序分析或者其他时序分析，确定各个时钟路径的建立时间和保持时间是否满足要求，确定建立时间不满足要求的时钟路径为建立时间违例路径。
S12：从多个建立时间违例路径的起始违例寄存器中确定建立时间裕量满足建立时间裕量阈值的第一违例寄存器列表。
本实施例中，对于多个建立时间违例路径中的起始违例寄存器，以起始违例寄存器作为本级，通过时序分析确定起始违例寄存器的前级所有寄存器到起始违例寄存器的建立时间裕量，从多个起始违例寄存器中确定建立时间裕量满足建立时间裕量阈值的起始违例寄存器，构成第一违例寄存器列表list A。
S13：从第一违例寄存器列表中确定保持时间裕量满足保持时间裕量阈值的第二违例寄存器列表，第二违例寄存器列表中的违例寄存器为目标违例寄存器。
本实施例中，通过对第一违例寄存器列表中的各个起始违例寄存器进行时序分析，确定各个起始违例寄存器的后级所有寄存器的保持时间裕量，其中，可以采用最差保持工艺角(worst hold corner)进行时序分析，确定保持时间裕量，从第一违例寄存器列表中确定保持时间裕量满足保持时间裕量阈值的违例寄存器为目标违例寄存器，构成第二违例寄存器列表list B。
上述实施例提供的时间违例修复方法，通过对各个建立时间违例路径中的起始违例寄存器的前级建立时间裕量和后级保持时间裕量进行筛选，确定前级建立时间裕量和后级保持时间裕量充足的违例寄存器作为目标违例寄存器，避免在通过调整时钟进行时间违例修复时引起新的违例，提高违例修复的效率和效果。
请参考图4，为本申请实施例提供的时间违例修复方法的流程示意图三，如图4所示，上述S10获取集成电路设计中存在时间违例的目标违例寄存器的过程，可以包括：
S14：获取集成电路设计中的多个保持时间违例路径。
本实施例中，通过对集成电路设计进行静态时序分析或者其他时序分析，确定各个时钟路径的建立时间和保持时间是否满足要求，确定保持时间不满足要求的时钟路径为保持时间违例路径。
S15：从多个保持时间违例路径的起始违例寄存器中确定保持时间裕量满足保持时间裕量阈值的第一违例寄存器列表。
本实施例中，对于多个保持时间违例路径中的起始违例寄存器，以起始违例寄存器作为本级，通过时序分析确定起始违例寄存器的前级所有寄存器到起始违例寄存器的保持时间裕量，从多个起始违例寄存器中确定保持时间裕量满足保持时间裕量阈值的起始违例寄存器，构成第一违例寄存器列表list A。
S16：从第一违例寄存器列表中确定建立时间裕量满足建立时间裕量阈值的第二违例寄存器列表，第二违例寄存器列表中的违例寄存器为目标违例寄存器。
本实施例中，通过对第一违例寄存器列表中的各个起始违例寄存器进行时序分析，确定各个起始违例寄存器的后级所有寄存器的建立时间裕量，确定建立时间裕量，从第一违例寄存器列表中确定建立时间裕量满足建立时间裕量阈值的违例寄存器为目标违例寄存器，构成第二违例寄存器列表list B。
上述实施例提供的时间违例修复方法，通过对各个保持时间违例路径中的起始违例寄存器的前级保持时间裕量和后级建立时间裕量进行筛选，确定前级保持时间裕量和后级建立时间裕量充足的违例寄存器作为目标违例寄存器，避免在通过调整时钟进行时间违例修复时引起新的违例，提高违例修复的效率和效果。
以下结合实施例对上述确定目标时钟门控的一种可能的实现方式进行说明。
在一种可能的实现方式中，上述S20确定目标违例寄存器所在路径上的目标时钟门控的过程，可以包括：
根据目标违例寄存器所在路径上的多个时钟门控与目标违例寄存器的逻辑距离，确定逻辑距离最短的时钟门控为目标时钟门控。
其中，逻辑距离用于指示集成电路设计中不同单元之间所存在的逻辑单元的数量，不同单元之间存在的逻辑单元数量越多，逻辑距离越长。
本实施例中，从时钟源点到目标违例寄存器的时钟路径上可能存在多个时钟门控，对于时钟路径上存在的多个时钟门控，以与目标违例寄存器的逻辑距离最短的时钟门控作为目标时钟门控。其中，逻辑距离最短可以为与目标违例寄存器之间所存在的逻辑单元最少。
需要说明的是，如图2所示，图中的时钟门控A3与目标逻辑寄存器B1的物理距离虽然最短，但是时钟门控A3与目标逻辑寄存器B1不在同一时钟路径上，因此，不能以A3作为目标时钟门控。
在一些实施例中，集成电路设计中存在特殊的时钟结构，即寄存器的前一级为时钟门控，在此情况下，若控制时钟门控工作的逻辑使时钟信号经过时钟门控后的逻辑发生变化，如果该时钟门控后存在多个寄存器，但是只有一个寄存器存在违例，此时若直接采用上述S30-S50的步骤进行时间违例修复，可能会影响其他寄存器的时序以及逻辑等价性。为此，需要判断目标违例寄存器的前一级是否为时钟门控。
在一种可能的实现方式中，请参考图5，为本申请实施例提供的时间违例修复方法的流程示意图四，如图5所示，上述根据目标违例寄存器所在路径上的多个时钟门控与目标违例寄存器的逻辑距离，确定逻辑距离最短的时钟门控为目标时钟门控的过程，可以包括：
S21：根据目标违例寄存器所在路径上的多个时钟门控与目标违例寄存器的逻辑距离，确定逻辑距离最短的时钟门控为第一时钟门控。
S22：若第一时钟门控的输出端未连接目标违例寄存器的时钟端口，确定第一时钟门控为所述目标时钟门控。
本实施例中，从时钟路径的多个时钟门控中确定逻辑距离最短的时钟门控为第一时钟门控，判断第一时钟门控是否为目标违例寄存器的前一级，即第一时钟门控的输出端是否与目标违例寄存器的时钟端口连接，若第一时钟门控的输出端未与目标违例寄存器的时钟端口连接，确定第一时钟门控为所述目标时钟门控，可以直接执行上述S30-S50的步骤，完成时间违例修复。
在另一种可能的实现方式中，请参考图6，为本申请实施例提供的时间违例修复方法的流程示意图五，如图6所示，上述根据目标违例寄存器所在路径上的多个时钟门控与目标违例寄存器的逻辑距离，确定逻辑距离最短的时钟门控为目标时钟门控的过程，还可以包括：
S23：若第一时钟门控的输出端连接目标违例寄存器的时钟端口，复制第一时钟门控，生成第二时钟门控，使第一时钟门控的输出端不连接目标违例寄存器的时钟端口，第二时钟门控的输出端连接目标违例寄存器的时钟端口。
本实施例中，为了避免在对该违例寄存器进行调整时钟时影响其他寄存器的时序，以及避免影响逻辑等价性，需要在集成电路设计中复制一个相同的时钟门控，以解决相应的问题。
具体的，请参考图7，为本申请实施例提供的调整时钟门控的示意图，如图7所示，目标违例寄存器B2的前一级为时钟门控A3，需要在集成电路设计中复制时钟门控A3，得到时钟门控A4，将目标违例寄存器B2的时钟端口与时钟门控A3的输出端断开连接，并将目标违例寄存器B2的时钟断开与时钟门控A4的输出端连接，时钟门控A4的输入端、时钟端、逻辑控制端与时钟门控A3保持一致。
S24：根据目标违例寄存器所在路径上的多个时钟门控与第二时钟门控的逻辑距离，确定逻辑距离最短的时钟门控为目标时钟门控。
本实施例中，将第二时钟门控与目标违例寄存器作为一个整体，即以第二时钟门控的时钟端口作为这个整体的时钟端口，从目标违例寄存器所在的时钟路径上确定与第二时钟门控的时钟端口的逻辑距离最短的时钟门控作为目标时钟门控，之后，执行上述S30-S50的步骤，完成时间违例修复。
上述实施例提供的时间违例修复方法，对前一级为时钟门控的目标违例寄存器，通过复制一个相同的时钟门控，改变目标违例寄存器与复制的时钟门控的连接关系，在此基础上再进行时间违例修复，可以避免因为调整时钟而影响到原时钟门控之后的不存在违例的其他寄存器的时序，以及避免影响逻辑等价性，实现对更为复杂的集成电路设计的时间违例修复，提高了时间违例修复的效果。
在上述方法实施例的基础上，本申请实施例还提供一种时间违例修复装置。请参考图8，为本申请实施例提供的时间违例修复装置的结构示意图，如图 8所示，该装置可以包括：
寄存器获取模块10，用于获取集成电路设计中存在时间违例的目标违例寄存器；
时钟门控确定模块20，用于确定目标违例寄存器所在路径上的目标时钟门控；
逻辑等价点确定模块30，用于根据目标时钟门控的输出逻辑值，确定集成电路设计中与目标违例寄存器的时钟端口逻辑等价的至少一个逻辑等价点；
逻辑等价点筛选模块40，用于根据逻辑等价点的时钟延迟，从至少一个逻辑等价点中确定满足预设违例修复条件的目标逻辑等价点；
连接关系调整模块50，用于调整目标违例寄存器的时钟端口连接至目标逻辑等价点，得到时间违例修复后的集成电路设计。
可选的，逻辑等价点筛选模块40，具体用于根据逻辑等价点的时钟延迟，以及目标违例寄存器的时钟延迟，从至少一个逻辑等价点中确定满足预设违例修复条件的目标逻辑等价点。
可选的，逻辑等价点筛选模块40，具体用于根据逻辑等价点的时钟延迟，以及目标违例寄存器与至少一个逻辑等价点的物理距离，从至少一个逻辑等价点中确定满足预设违例修复条件，且物理距离最小的逻辑等价点为目标逻辑等价点。
可选的，寄存器获取模块10，可以包括：
建立违例路径确定单元，用于获取集成电路设计中的多个时间违例路径；
第一列表确定单元，用于从多个时间违例路径的起始违例寄存器中确定建立时间裕量满足建立时间裕量阈值的第一违例寄存器列表；
第二列表确定单元，用于从第一违例寄存器列表中确定保持时间裕量满足保持时间裕量阈值的第二违例寄存器列表，第二违例寄存器列表中的违例寄存器为目标违例寄存器。
可选的，寄存器获取模块10，包括：
保持违例路径确定单元，用于获取集成电路设计中的多个保持时间违例路径；
第三列表确定单元，用于从多个保持时间违例路径的起始违例寄存器中确定保持时间裕量满足保持时间裕量阈值的第三违例寄存器列表；
第四列表确定单元，用于从第三违例寄存器列表中确定建立时间裕量满足建立时间裕量阈值的第四违例寄存器列表，第四违例寄存器列表中的违例寄存器为目标违例寄存器。
可选的，时钟门控确定模块20，具体用于根据目标违例寄存器所在路径上的多个时钟门控与目标违例寄存器的逻辑距离，确定逻辑距离最短的时钟门控为目标时钟门控。
可选的，时钟门控确定模块20，具体用于根据目标违例寄存器所在路径上的多个时钟门控与目标违例寄存器的逻辑距离，确定逻辑距离最短的时钟门控为第一时钟门控；若第一时钟门控的输出端未连接目标违例寄存器的时钟端口，确定第一时钟门控为目标时钟门控。
可选的，时钟门控确定模块20，还用于若第一时钟门控的输出端连接目标违例寄存器的时钟端口，复制第一时钟门控，生成第二时钟门控，使第一时钟门控的输出端不连接目标违例寄存器的时钟端口，第二时钟门控的输出端连接目标违例寄存器的时钟端口；根据目标违例寄存器所在路径上的多个时钟门控与第二时钟门控的逻辑距离，确定逻辑距离最短的时钟门控为目标时钟门控。
上述装置用于执行前述实施例提供的方法，其实现原理和技术效果类似，在此不再赘述。
以上这些模块可以是被配置成实施以上方法的一个或多个集成电路设计，例如：一个或多个特定集成电路设计（Application Specific Integrated Circuit，简称ASIC），或，一个或多个微处理器，或，一个或者多个现场可编程门阵列（Field Programmable GateArray，简称FPGA）等。再如，当以上某个模块通过处理元件调度程序代码的形式实现时，该处理元件可以是通用处理器，例如中央处理器（Central Processing Unit，简称CPU）或其它可以调用程序代码的处理器。再如，这些模块可以集成在一起，以片上系统（system-on-a-chip，简称SOC）的形式实现。
可选的，本申请实施例还提供一种计算机设备。请参考图9，为本申请实施例提供的计算机设备的结构示意图，如图9所示，该计算机设备100可以包括：处理器101、存储介质102和总线，存储介质102存储有处理器101可执行的程序指令，当计算机设备100运行时，处理器101与存储介质102之间通过总线通信，处理器101执行程序指令，以执行上述方法实施例。具体实现方式和技术效果类似，这里不再赘述。
可选地，本申请实施例还提供一种计算机可读存储介质，存储介质上存储有计算机程序，计算机程序被处理器运行时执行上述方法实施例。具体实现方式和技术效果类似，这里不再赘述。
在本发明所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）或处理器（英文：processor）执行本发明各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（英文：Read-Only Memory，简称：ROM）、随机存取存储器（英文：Random Access Memory，简称：RAM）、磁碟或者光盘等各种可以存储程序代码的介质。
上仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种时间违例修复方法，其特征在于，所述方法包括：
获取集成电路设计中存在时间违例的目标违例寄存器；
确定所述目标违例寄存器所在路径上的目标时钟门控；
根据所述目标时钟门控的输出逻辑值，确定所述集成电路设计中与所述目标违例寄存器的时钟端口逻辑等价的至少一个逻辑等价点，其中，所述目标时钟门控与所述目标违例寄存器的时钟端口之间包括多个逻辑单元，所述逻辑等价点为与所述目标违例寄存器的时钟端口所连接的逻辑单元的输出逻辑值等价的逻辑单元的输出端；
根据所述逻辑等价点的时钟延迟，从至少一个所述逻辑等价点中确定满足预设违例修复条件的目标逻辑等价点；
调整所述目标违例寄存器的时钟端口连接至所述目标逻辑等价点，得到时间违例修复后的集成电路设计；
所述根据所述逻辑等价点的时钟延迟，从至少一个所述逻辑等价点中确定满足预设违例修复条件的目标逻辑等价点，包括：
根据所述逻辑等价点的时钟延迟，以及所述目标违例寄存器的时钟延迟，从至少一个所述逻辑等价点中确定满足所述预设违例修复条件的目标逻辑等价点。
2.如权利要求1所述的方法，其特征在于，所述根据所述逻辑等价点的时钟延迟，从至少一个所述逻辑等价点中确定满足预设违例修复条件的目标逻辑等价点，还包括：
根据所述逻辑等价点的时钟延迟，以及所述目标违例寄存器与至少一个所述逻辑等价点的物理距离，从至少一个所述逻辑等价点中确定满足所述预设违例修复条件，且所述物理距离最小的逻辑等价点为所述目标逻辑等价点。
3.如权利要求1所述的方法，其特征在于，所述获取集成电路设计中存在时间违例的目标违例寄存器，包括：
获取所述集成电路设计中的多个建立时间违例路径；
从所述多个建立时间违例路径的起始违例寄存器中确定建立时间裕量满足建立时间裕量阈值的第一违例寄存器列表；
从所述第一违例寄存器列表中确定保持时间裕量满足保持时间裕量阈值的第二违例寄存器列表，所述第二违例寄存器列表中的违例寄存器为所述目标违例寄存器。
4.如权利要求1所述的方法，其特征在于，所述获取集成电路设计中存在时间违例的目标违例寄存器，包括：
获取所述集成电路设计中的多个保持时间违例路径；
从所述多个保持时间违例路径的起始违例寄存器中确定保持时间裕量满足保持时间裕量阈值的第三违例寄存器列表；
从所述第三违例寄存器列表中确定建立时间裕量满足建立时间裕量阈值的第四违例寄存器列表，所述第四违例寄存器列表中的违例寄存器为所述目标违例寄存器。
5.如权利要求1所述的方法，其特征在于，所述确定所述目标违例寄存器所在路径上的目标时钟门控，包括：
根据所述目标违例寄存器所在路径上的多个时钟门控与所述目标违例寄存器的逻辑距离，确定所述逻辑距离最短的时钟门控为所述目标时钟门控。
6.如权利要求5所述的方法，其特征在于，所述根据所述目标违例寄存器所在路径上的多个时钟门控与所述目标违例寄存器的逻辑距离，确定所述逻辑距离最短的时钟门控为所述目标时钟门控，包括：
根据所述目标违例寄存器所在路径上的多个时钟门控与所述目标违例寄存器的逻辑距离，确定所述逻辑距离最短的时钟门控为第一时钟门控；
若所述第一时钟门控的输出端未连接所述目标违例寄存器的时钟端口，确定所述第一时钟门控为所述目标时钟门控。
7.如权利要求6所述的方法，其特征在于，所述根据所述目标违例寄存器所在路径上的多个时钟门控与所述目标违例寄存器的逻辑距离，确定所述逻辑距离最短的时钟门控为所述目标时钟门控，还包括：
若所述第一时钟门控的输出端连接所述目标违例寄存器的时钟端口，复制所述第一时钟门控，生成第二时钟门控，使所述第一时钟门控的输出端不连接所述目标违例寄存器的时钟端口，所述第二时钟门控的输出端连接所述目标违例寄存器的时钟端口；
根据所述目标违例寄存器所在路径上的多个时钟门控与所述第二时钟门控的逻辑距离，确定所述逻辑距离最短的时钟门控为所述目标时钟门控。
8.一种时间违例修复装置，其特征在于，所述装置包括：
寄存器获取模块，用于获取集成电路设计中存在时间违例的目标违例寄存器；
时钟门控确定模块，用于确定所述目标违例寄存器所在路径上的目标时钟门控；
逻辑等价点确定模块，用于根据所述目标时钟门控的输出逻辑值，确定所述集成电路设计中与所述目标违例寄存器的时钟端口逻辑等价的至少一个逻辑等价点，其中，所述目标时钟门控与所述目标违例寄存器的时钟端口之间包括多个逻辑单元，所述逻辑等价点为与所述目标违例寄存器的时钟端口所连接的逻辑单元的输出逻辑值等价的逻辑单元的输出端；
逻辑等价点筛选模块，用于根据所述逻辑等价点的时钟延迟，从至少一个所述逻辑等价点中确定满足预设违例修复条件的目标逻辑等价点；
连接关系调整模块，用于调整所述目标违例寄存器的时钟端口连接至所述目标逻辑等价点，得到时间违例修复后的集成电路设计；
所述逻辑等价点筛选模块，具体用于根据所述逻辑等价点的时钟延迟，以及所述目标违例寄存器的时钟延迟，从至少一个所述逻辑等价点中确定满足所述预设违例修复条件的目标逻辑等价点。
9.一种计算机设备，其特征在于，包括：处理器、存储介质和总线，所述存储介质存储有所述处理器可执行的程序指令，当计算机设备运行时，所述处理器与所述存储介质之间通过总线通信，所述处理器执行所述程序指令，以执行如权利要求1至7任一所述的时间违例修复方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述存储介质上存储有计算机程序，所述计算机程序被处理器运行时执行如权利要求1至7任一所述的时间违例修复方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310969451.5A CN116681011B (zh) | 2023-08-03 | 2023-08-03 | 时间违例修复方法、装置、计算机设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310969451.5A CN116681011B (zh) | 2023-08-03 | 2023-08-03 | 时间违例修复方法、装置、计算机设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116681011A CN116681011A (zh) | 2023-09-01 |
| CN116681011B true CN116681011B (zh) | 2023-11-07 |
Family
ID=87787698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310969451.5A Active CN116681011B (zh) | 2023-08-03 | 2023-08-03 | 时间违例修复方法、装置、计算机设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116681011B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117371362B (zh) * | 2023-10-17 | 2024-08-02 | 合芯科技有限公司 | 时序冲突解决方法、装置、终端及介质 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104881507A (zh) * | 2014-02-28 | 2015-09-02 | 国际商业机器公司 | 修复电路中的保持时间违例的方法和装置 |
| CN109583103A (zh) * | 2018-12-04 | 2019-04-05 | 珠海市微半导体有限公司 | 一种基于时间余量的时序修复方法 |
| CN110377922A (zh) * | 2018-04-12 | 2019-10-25 | 龙芯中科技术有限公司 | 保持时间违例修复方法、装置及设备 |
| CN110598235A (zh) * | 2019-06-25 | 2019-12-20 | 眸芯科技（上海）有限公司 | 芯片设计中修复时序违例的方法及系统 |
| CN114861578A (zh) * | 2022-07-05 | 2022-08-05 | 飞腾信息技术有限公司 | 保持时间违例修复方法、装置、设备及存储介质 |
| CN115017846A (zh) * | 2022-07-15 | 2022-09-06 | 飞腾信息技术有限公司 | 基于接口的时序修复方法、设备及介质 |
| CN115293077A (zh) * | 2022-06-29 | 2022-11-04 | 西安紫光国芯半导体有限公司 | 逻辑控制芯片模块化设计的方法及逻辑控制芯片 |
| CN115964974A (zh) * | 2022-12-30 | 2023-04-14 | 合肥中科智存科技有限公司 | 一种基于遗传算法的建立时间优化方法及其系统 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090115488A1 (en) * | 2007-11-06 | 2009-05-07 | Jordi Cortadella | Variability-Aware Asynchronous Scheme Based on Two-Phase Protocols Using a Gated Latch Enable Scheme |
-
2023
- 2023-08-03 CN CN202310969451.5A patent/CN116681011B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104881507A (zh) * | 2014-02-28 | 2015-09-02 | 国际商业机器公司 | 修复电路中的保持时间违例的方法和装置 |
| CN110377922A (zh) * | 2018-04-12 | 2019-10-25 | 龙芯中科技术有限公司 | 保持时间违例修复方法、装置及设备 |
| CN109583103A (zh) * | 2018-12-04 | 2019-04-05 | 珠海市微半导体有限公司 | 一种基于时间余量的时序修复方法 |
| CN110598235A (zh) * | 2019-06-25 | 2019-12-20 | 眸芯科技（上海）有限公司 | 芯片设计中修复时序违例的方法及系统 |
| CN115293077A (zh) * | 2022-06-29 | 2022-11-04 | 西安紫光国芯半导体有限公司 | 逻辑控制芯片模块化设计的方法及逻辑控制芯片 |
| CN114861578A (zh) * | 2022-07-05 | 2022-08-05 | 飞腾信息技术有限公司 | 保持时间违例修复方法、装置、设备及存储介质 |
| CN115017846A (zh) * | 2022-07-15 | 2022-09-06 | 飞腾信息技术有限公司 | 基于接口的时序修复方法、设备及介质 |
| CN115964974A (zh) * | 2022-12-30 | 2023-04-14 | 合肥中科智存科技有限公司 | 一种基于遗传算法的建立时间优化方法及其系统 |
Non-Patent Citations (3)
| Title |
|---|
| Clock Gating –A Power Optimizing Technique for VLSI Circuits;Jitesh Shinde et al.;2011 Annual IEEE India Conference;第1-4页 * |
| 一种基于时间自动机的时钟等价性优化方法;钱俊彦 等;计算机工程;第31卷(第18期);第71-73页 * |
| 修复保持时间违例的多种缓冲单元评估和选择;莫凡 等;第十六届计算机工程与工艺年会置第二届微处理器技术论坛论文集;第164-169页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116681011A (zh) | 2023-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6799308B2 (en) | Timing analysis of latch-controlled digital circuits with detailed clock skew analysis | |
| US10354042B2 (en) | Selectively reducing graph based analysis pessimism | |
| CN116681011B (zh) | 时间违例修复方法、装置、计算机设备及存储介质 | |
| CN114861578B (zh) | 保持时间违例修复方法、装置、设备及存储介质 | |
| CN108009055B (zh) | 一种修复保持时间违例的方法和装置 | |
| US7694254B2 (en) | Method, computer program product, and apparatus for static timing with run-time reduction | |
| CN114997087B (zh) | 一种时钟树的优化方法、优化装置和相关设备 | |
| US8042074B2 (en) | Circuit design device, circuit design program, and circuit design method | |
| CN116702664B (zh) | 时间违例修复方法、装置、计算机设备及存储介质 | |
| GB2532284A (en) | Method to reduce dynamic clock skew and/or slew in an electronic circuit | |
| US7346866B2 (en) | Method and apparatus to generate circuit energy models with clock gating | |
| CN109800511B (zh) | 一种寻找最优公共点的保持时间违反修正方法及系统 | |
| US20080069277A1 (en) | Method and apparatus for modeling signal delays in a metastability protection circuit | |
| KR100809684B1 (ko) | 디바이스의 전원차단효과를 ｒｔｌ에서 검증할 수 있는 검증 장치 및 전원차단효과를 모델링 하는 방법 | |
| CN112131810B (zh) | 建立时间违例修复方法、装置、电子设备及可读存储介质 | |
| US20050229127A1 (en) | Method for verifying adequate synchronisation of signals that cross clock environments and system | |
| CN110518897B (zh) | 移除d触发器复位、置位引脚的方法、d触发器以及电路 | |
| US7225419B2 (en) | Methods for modeling latch transparency | |
| CN113361084B (zh) | 芯片设计方法、装置、设备、可读存储介质以及程序产品 | |
| US11668749B2 (en) | Method for eliminating fake faults in gate-level simulation | |
| US7480607B2 (en) | Circuit design verification | |
| US7913207B2 (en) | Method and apparatus for verifying logic circuit | |
| WO2024066950A1 (zh) | 一种信号处理方法、信号处理装置、芯片及电子设备 | |
| JP6949440B2 (ja) | ベクタ生成装置及びベクタ生成用プログラム | |
| CN118261096A (zh) | 基于全芯片时序报告的缓冲器延迟数据拟合的时序修复方法与系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |