CN110569596B - 片上系统的混合时钟树结构 - Google Patents

片上系统的混合时钟树结构 Download PDF

Info

Publication number
CN110569596B
CN110569596B CN201910845557.8A CN201910845557A CN110569596B CN 110569596 B CN110569596 B CN 110569596B CN 201910845557 A CN201910845557 A CN 201910845557A CN 110569596 B CN110569596 B CN 110569596B
Authority
CN
China
Prior art keywords
tree
clock
stage
gating
output port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910845557.8A
Other languages
English (en)
Other versions
CN110569596A (zh
Inventor
张少华
马卓
丁军锋
张弛
李振虎
宋佳利
田金峰
朱长举
张明
郭御风
赵旭野
刘登龙
魏龙文
薛彤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phytium Technology Co Ltd
Original Assignee
Phytium Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phytium Technology Co Ltd filed Critical Phytium Technology Co Ltd
Priority to CN201910845557.8A priority Critical patent/CN110569596B/zh
Publication of CN110569596A publication Critical patent/CN110569596A/zh
Application granted granted Critical
Publication of CN110569596B publication Critical patent/CN110569596B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供了一种片上系统的混合时钟树结构，片上系统的时钟主干路径上的多个门控单元位于所述片上系统时钟结构的中心位置，所述多个门控单元包括沿时钟信号传播方向依次设置的第一级门控单元和第二级门控单元以及第三级门控单元，各级门控单元的输出端口均设有H‑tree，所述第一级门控单元和所述第二级门控单元的输出端口处均以其输出端口为根节点形成有多叉树时钟树。本发明可以根据时钟结构和负载情况，灵活的在时钟的不同分支门控之后建立规模相对较小的多棵H‑tree，在局部负载较小的时钟树分支上基于多叉树的方案产生时钟树，使得多叉树产生的时钟树长度小于同层次之下H‑tree的时钟延迟，使得整个时钟树的延迟达到最短。

Description

片上系统的混合时钟树结构
技术领域
本发明涉及集成电路时钟结构设计领域，特别涉及一种片上系统的混合时钟树结构。
背景技术
H-tree技术是集成电路设计领域的高速时钟树实现技术之一，该技术能够通过大驱动单元以及高层金属走线在大面积范围内传输时钟信号，减少时钟主干路径上的集成电路器件数量，减少时钟树主干路径上的线延迟，从而降低时钟树的总延迟。此外，该技术将时钟路径的分叉点向后移动，从而减小了片上误差，有利于设计性能的提高。
常见的H-tree的基本结构如图1所示：时钟信号clk传播进入设计后，通过大驱动器和电阻较小的高层宽金属，将时钟信号传输到设计的中心区域；中心驱动器用高层宽金属线将信号传送至4个tap点。在时钟树生成之前，设计工具根据时序单元的物理位置综合考虑，将时序单元划分为四部分，每部分时序单元归属为相近的tap点的负载。然后以每个tap点作为根结点，各自独立生成多叉树时钟树。
图1所示的H-tree基本结构在时钟结构比较简单，时钟主干路径上门控较少的设计中有很大的应用优势，但在时钟结构比较复杂，时钟路径上门控较多的时钟结构上，应用将受到限制。在一些面积较大的设计中，时钟主干路径上有部分门控单元，如果要在时钟的根结点上长H-tree，那么为保证设计功能的正确性，在H-tree实现的过程中就需要将门控单元克隆到tap点之后。门控单元被克隆之后，如果分散的距离太远，则到门控单元的使能端的时序就难以收敛。
发明内容
本发明提供了一种片上系统的混合时钟树结构，其目的是为了降低时钟树的整体延迟，减小片上误差，降低时序收敛的难度。
为了达到上述目的，本发明的实施例提供了一种片上系统的混合时钟树结构，片上系统的时钟主干路径上的多个门控单元位于所述片上系统时钟结构的中心位置，所述多个门控单元包括沿时钟主干信号传播方向依次设置的第一级门控单元和第二级门控单元以及第三级门控单元，所述第一级门控单元的输出端口与所述第二级门控单元的输入端口连接，所述第二级门控单元的输出端口与所述第三级门控单元的输入端口连接，各级门控单元的输出端口均设有H-tree，所述第一级门控单元和所述第二级门控单元的输出端口处均以其输出端口为根节点形成有多叉树时钟树。
其中，所述H-tree的tap点为一多叉树时钟树的根节点。
其中，所述多个门控单元还包括设置于各级门控单元之间的分支门控单元，所述分支门控单元的输出端口处以所述分支门控单元的输出端口为根节点形成有多叉树时钟树和H-tree。
其中，所述分支门控单元的输出端口处的H-tree时钟树的根节点与所述分支门控单元的输出端口处挂载的寄存器的时钟输入端口连接。
其中，所述第一级门控单元的输出端口处的多叉树时钟树的根节点与所述第一级门控单元的输出端口处挂载的寄存器的时钟输入端口连接。
其中，所述第一级门控单元的输入端口与设计边界的缓冲器输出端口连接，设计边界的缓冲器输入端口与外部时钟信号源的输出端口连接。
其中，所述第一级门控单元的输入端口通过高层低电阻宽金属线与设计边界的缓冲器输出端口连接。
本发明的上述方案有如下的有益效果：
本发明的上述实施例所述的片上系统的混合时钟树结构将根据时钟结构和负载情况，灵活的在时钟的不同分支门控层次上建立规模相对较小的H-tree，在局部负载较小的时钟树分支上基于多叉树的方案产生时钟树，使得多叉树产生的时钟树长度小于同层次之下H-tree的时钟延迟，之后将H-tree与多叉树有机结合在一起，将时钟树的整体延迟做到更短，有利于不同模块之间接口时序的优化，减小片上误差，减少时钟门控的克隆数量，有利于芯片性能的提升。
附图说明
图1是H-tree的基本结构示意图；
图2是本发明的片上系统的混合时钟树结构示意图；
图3是本发明的混合时钟树整体结构示意图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明针对现有的时钟树的整体延迟，片上系统的误差偏大，时序收敛难度大的问题，提供了一种片上系统的混合时钟树结构。
如图2所示，本发明的实施例提供了一种片上系统的混合时钟树结构，片上系统的时钟主干路径上的多个门控单元位于所述片上系统时钟结构的中心位置，所述多个门控单元包括沿时钟主干信号传播方向依次设置的第一级门控单元和第二级门控单元以及第三级门控单元，所述第一级门控单元的输出端口与所述第二级门控单元的输入端口连接，所述第二级门控单元的输出端口与所述第三级门控单元的输入端口连接，各级门控单元的输出端口后均设有H-tree，所述第一级门控单元和所述第二级门控单元的输出端口处均以其输出端口为根节点形成有多叉树时钟树。
本发明的上述实施例所述的片上系统的混合时钟树结构首先将时钟主干路径上的门控单元放置到设计的中心位置并固定，然后从时钟的根结点出发，通过大驱动能力的驱动器，借助电阻较小的高层宽金属走线，将时钟信号从端口传送至门控单元，为减小时钟树的延迟，首先考虑使用H-tree的时钟结构，使用低电阻的高层宽金属走线，降低时钟主干的延迟；其次，为减少门控单元的复制，则需要在时钟结构中时钟门控单元之后建立局部化的H-tree。
其中，所述H-tree的tap点为一多叉树时钟树的根节点。
由于设计中8个大的子模块以及与子模块有信号交互的大部分寄存器都被第三级门控单元控制，这些子模块和寄存器分布范围很广，负载规模较大，因而可以在图2中4号位置的第三级门控单元之后建立多tap点的H-tree。再以各tap点为根结点，产生多叉树时钟，在多叉树时钟产生之后，tap点与8个子模块之间会被工具插入部分驱动器，为保证子模块与顶层寄存器之间的接口时序，需要确保tap点到达子模块的延迟最短，这就需要将tap点与8个子模块时钟之间插入的驱动器移除，然后子模块的时钟挂载在tap点之后并固定这一段时钟，以确保工具在优化过程中不再优化这段时钟线。
其中，所述多个门控单元还包括设置于各级门控单元之间的分支门控单元，所述分支门控单元的输出端口处以所述分支门控单元的输出端口为根节点形成有多叉树时钟树和H-tree。
如图2所示，4号位置的时钟树确定之后，由于3号位置不仅挂载有传输向4号位置的门控单元，还挂载有少部分寄存器，因此负载比较大，分布范围也相对广泛，在此门控单元之后的6号位置建立局部化的H-tree。此H-tree规模小于4号位置的H-tree。3号位置上剩余的寄存器，因为与其他部分的寄存器之间存在数据交互，因此这部分寄存器的时钟并不适合太短，多叉树时钟是一种不错的选择，由于寄存器的数量有限，分布范围有限，实现后的多叉树时钟clk_tree2也不会太长，从而能够降低与其自身有数据通信的寄存器之间的时钟偏差，同时2号位置的时钟结构与3号位置的时钟树结构类似，可以以类似的方式在5号位置建立局部化的H-tree，以多叉树的方式建立剩余部分的sram和少量寄存器的时钟树clk_tree1。
其中，所述分支门控单元的输出端口处的H-tree时钟树的根节点与所述分支门控单元的输出端口处挂载的寄存器的时钟输入端口连接。
其中，所述第一级门控单元的输出端口处的多叉树时钟树的根节点与所述第一级门控单元的输出端口处挂载的寄存器的时钟输入端口连接。
如图3所示，在时钟树整体构建完成之后，形成了全局的大H-tree与局部的小H-tree和多叉树时钟树相互结合的复杂时钟树，此类结构可以根据具体设计需求，灵活的调整局部H-tree和多叉树时钟的数量以及局部H-tree和多叉树时钟的挂载位置。此类时钟树最长部分取决于4号位置的大H-tree及其tap点后的多叉树的综合长度，避免了单纯的多叉树时钟长度过长以及单纯的H-tree的主干路径门控复制过多的缺点。
此时钟树实现之后，门控单元被克隆的数量有所减少，时钟的局部偏差减小，使得设计的建立时间和保持时间的时序收敛更为容易，有利于提升设计的性能。在引入H-tree之后，时钟树上的驱动单元相比较多叉树时钟结构有一定的增加，此外设计的频率能够得到提升，因而时钟树的功耗会有所增长。但对整体设计而言，OCV的减少，时钟偏差的减小，会导致设计的保持时间的时序违反的路径大大减少，因而导致插入设计的缓冲器数量减少，进而降低设计的总功耗。
表1展示了本发明的装置与传统多叉树时钟结构的参数比较：
latency clockbuffer Clockpower Blockpower frequency
多叉树时钟 935ps 20364 0.1433w 1.35w 2.34Ghz
混合时钟装置 539.9ps 25384 0.1765w 1.26w 2.6GHZ
其中，所述第一级门控单元的输入端口与外部时钟信号源的输出端口连接。
其中，所述第一级门控单元的输入端口通过低电阻的高层宽金属线与外部时钟信号源的输出端口连接。
本发明的上述实施例所述的片上系统的混合时钟树结构将根据时钟结构和负载情况，灵活的在时钟的不同门控层次上建立规模相对较小的H-tree，在局部负载较小的时钟树分支上基于多叉树的方案产生时钟树，使得多叉树产生的时钟树长度小于同层次之下H-tree的时钟延迟，之后将H-tree与多叉树有机结合在一起，挂载在同一棵大的时钟树上，这样可以将时钟树的整体延迟做到更短，为减小时钟树的延迟，首先考虑使用H-tree的时钟结构，使用高层宽金属走线，降低时钟主干的延迟；其次，为减少门控单元的复制，则需要在时钟结构中时钟门控单元之后建立H-tree。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (6)

1.一种片上系统的混合时钟树结构，其特征在于，片上系统的时钟主干路径上的多个门控单元位于所述片上系统时钟结构的中心位置，所述多个门控单元包括沿时钟主干信号传播方向依次设置的第一级门控单元和第二级门控单元以及第三级门控单元，所述第一级门控单元的输出端口与所述第二级门控单元的输入端口连接，所述第二级门控单元的输出端口与所述第三级门控单元的输入端口连接，各级门控单元的输出端口均设有H-tree，所述第一级门控单元和所述第二级门控单元的输出端口处均以其输出端口为根节点形成有多叉树时钟树；
其中，在所述第三级门控单元的输出端口建立的H-tree为全局的大H-tree，在所述第一级门控单元和所述第二级门控单元的输出端口建立的H-tree为局部的小H-tree，以局部的小H-tree的tap点为多叉树时钟树的根节点建立多叉树时钟树。
2.根据权利要求1所述的混合时钟树结构，其特征在于，所述多个门控单元还包括设置于各级门控单元之间的分支门控单元，所述分支门控单元的输出端口处以所述分支门控单元的输出端口为根节点形成有多叉树时钟树和H-tree。
3.根据权利要求2所述的混合时钟树结构，其特征在于，所述分支门控单元的输出端口处的H-tree时钟树的根节点与所述分支门控单元的输出端口处挂载的寄存器的时钟输入端口连接。
4.根据权利要求1所述的混合时钟树结构，其特征在于，所述第一级门控单元的输出端口处的多叉树时钟树的根节点与所述第一级门控单元的输出端口处挂载的寄存器的时钟输入端口连接。
5.根据权利要求1所述的混合时钟树结构，其特征在于，所述第一级门控单元的时钟输入端口与设计边界的缓冲器输出端口连接，设计边界的缓冲器输入端口与外部时钟信号源的输出端口连接。
6.根据权利要求5所述的混合时钟树结构，其特征在于，所述第一级门控单元的时钟输入端口通过高层低电阻宽金属线与设计边界的缓冲器输出端口连接。
CN201910845557.8A 2019-09-02 2019-09-02 片上系统的混合时钟树结构 Active CN110569596B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910845557.8A CN110569596B (zh) 2019-09-02 2019-09-02 片上系统的混合时钟树结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910845557.8A CN110569596B (zh) 2019-09-02 2019-09-02 片上系统的混合时钟树结构

Publications (2)

Publication Number Publication Date
CN110569596A CN110569596A (zh) 2019-12-13
CN110569596B true CN110569596B (zh) 2023-05-23

Family

ID=68778291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910845557.8A Active CN110569596B (zh) 2019-09-02 2019-09-02 片上系统的混合时钟树结构

Country Status (1)

Country Link
CN (1) CN110569596B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111950216B (zh) * 2020-07-22 2023-07-21 中国科学院计算技术研究所 生成多扇出信号的方法、计算机可读存储介质和电子设备
CN114896941B (zh) * 2022-07-15 2022-10-25 飞腾信息技术有限公司 一种时钟树的布局优化方法、优化装置和相关设备
CN114997087B (zh) * 2022-08-03 2022-10-25 飞腾信息技术有限公司 一种时钟树的优化方法、优化装置和相关设备
CN117252147B (zh) * 2023-11-14 2024-02-23 深圳鸿芯微纳技术有限公司 一种脊柱状时钟树综合方法及相关装置
CN117574808B (zh) * 2024-01-17 2024-04-16 杭州米芯微电子有限公司 一种低能耗mcu电路、芯片及控制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105676944A (zh) * 2014-11-18 2016-06-15 龙芯中科技术有限公司 时钟网络的开关控制方法、装置及处理器
CN108052156A (zh) * 2017-11-27 2018-05-18 中国电子科技集团公司第三十八研究所 一种基于门控技术的处理器时钟树架构及构建方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9323315B2 (en) * 2012-08-15 2016-04-26 Nvidia Corporation Method and system for automatic clock-gating of a clock grid at a clock source

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105676944A (zh) * 2014-11-18 2016-06-15 龙芯中科技术有限公司 时钟网络的开关控制方法、装置及处理器
CN108052156A (zh) * 2017-11-27 2018-05-18 中国电子科技集团公司第三十八研究所 一种基于门控技术的处理器时钟树架构及构建方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Multi-Tap FlexHtree在高性能CPU设计中的应用;彭书涛;《电子技术应用》;20180831;第44卷(第8期);全文 *

Also Published As

Publication number Publication date
CN110569596A (zh) 2019-12-13

Similar Documents

Publication Publication Date Title
CN110569596B (zh) 片上系统的混合时钟树结构
US5923188A (en) Clock signal distribution circuit of tree structure with minimized skew
US9830418B2 (en) Clock-tree transformation in high-speed ASIC implementation
JP2009527829A (ja) 複数のプロセッサコア用の共通アナログインターフェイス
CN112965689B (zh) 一种基于源同步的分布式异步fifo数据交互方法及fifo结构
CN102508803A (zh) 一种矩阵转置存储控制器
US8151126B2 (en) Controlling power consumption in a data processing apparatus
CN212112481U (zh) 一种原型验证平台的电路结构
CN110673689B (zh) 时钟控制电路及方法
CN110555269A (zh) 片上系统的顶层时钟树结构
CN101689851A (zh) 逻辑状态捕捉电路
CN113723046B (zh) 一种鱼骨状时钟树及实现方法
CN116009647A (zh) 一种降低时钟树上功耗的芯片及时钟控制方法
CN201928246U (zh) 一种移相器相位控制装置
Kuzmin Clock Network Design Challenges
CN113312864B (zh) 一种s型可配置延时线、时钟结构及时钟延时调整方法
Konstantinou et al. Low-power dual-edge-triggered synchronous latency-insensitive systems
Bashirullah et al. Low-power design methodology for an on-chip bus with adaptive bandwidth capability
CN102571075A (zh) 具有扫描功能的有限翻转动态逻辑电路
You et al. A path-matching timing optimization in physical design for DDR port of a global switch chip
El-Moursy et al. Asynchronous switching for low-power CLICHE netwok-on-chip
El-Moursy et al. Asynchronous switching for low-power Octagon network-on-chip
Song et al. Tree-based partitioning approach for network-on-chip synthesis
He et al. Implementation of Clock Network Based on Clock Mesh
Tala et al. Exploring the Performance-Energy Optimization Space of a Bridge Between 3D-Stacked Electronic and Optical Networks-on-Chip

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: No.5 building, Xin'an venture Plaza, marine high tech Development Zone, Binhai New Area, Tianjin, 300450

Applicant after: Feiteng Information Technology Co.,Ltd.

Address before: No.5 building, Xin'an venture Plaza, marine high tech Development Zone, Binhai New Area, Tianjin, 300450

Applicant before: TIANJIN FEITENG INFORMATION TECHNOLOGY Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant