JP2009527829A - 複数のプロセッサコア用の共通アナログインターフェイス - Google Patents
複数のプロセッサコア用の共通アナログインターフェイス Download PDFInfo
- Publication number
- JP2009527829A JP2009527829A JP2008555540A JP2008555540A JP2009527829A JP 2009527829 A JP2009527829 A JP 2009527829A JP 2008555540 A JP2008555540 A JP 2008555540A JP 2008555540 A JP2008555540 A JP 2008555540A JP 2009527829 A JP2009527829 A JP 2009527829A
- Authority
- JP
- Japan
- Prior art keywords
- core
- common
- processor
- data
- digital interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 description 23
- 238000013461 design Methods 0.000 description 12
- 239000000872 buffer Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000009977 dual effect Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000011664 signaling Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7828—Architectures of general purpose stored program computers comprising a single central processing unit without memory
- G06F15/7832—Architectures of general purpose stored program computers comprising a single central processing unit without memory on one IC chip (single chip microprocessors)
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Multi Processors (AREA)
- Microcomputers (AREA)
Abstract
【選択図】 図1
Description
Claims (20)
- 複数の命令を実行し、第1のデジタルインターフェイス回路を備える第1のプロセッサコアと、
複数の命令を実行し、第2のデジタルインターフェイス回路を備える第2のプロセッサコアと、
前記第1のデジタルインターフェイス回路を介して前記第1のプロセッサコアに、且つ、前記第2のデジタルインターフェイス回路を介して前記第2のプロセッサコアに結合されるアナログインターフェイス手段と、
を含み、
前記アナログインターフェイス手段は、前記第1のプロセッサコア及び前記第2のプロセッサコアを有するパッケージと、装置に結合されるインターコネクトとの間でトラフィックを通信させる、装置。 - 前記パッケージは、前記第1のプロセッサコア及び前記第2のプロセッサコアと、前記アナログインターフェイス手段とを備えるプロセッサソケットを含む、請求項1に記載の装置。
- 前記第1のプロセッサコア及び前記第2のプロセッサコアは、異種コアを含み、
前記第1のデジタルインターフェイス回路及び前記第2のデジタルインターフェイス回路は、実質的に同じである、請求項2に記載の装置。 - 前記アナログインターフェイス手段は、前記インターコネクトに、前記プロセッサソケットにおける単一の電気的負荷を与える、請求項2に記載の装置。
- 前記第1のプロセッサコア及び前記第2のプロセッサコアと、前記アナログインターフェイス手段との間に結合される共通デジタルインターフェイスを更に含む、請求項1に記載の装置。
- 前記共通デジタルインターフェイスは、前記インターコネクトでの通信用に前記第1のプロセッサコア又は前記第2のプロセッサコアからの前記トラフィックを選択するマルチプレクサを含み、
前記マルチプレクサは、選択ロジック手段の出力を受信してワイヤードORバスをエミュレートする、請求項5に記載の装置。 - 前記共通デジタルインターフェイスは、前記トラフィックを、共通クロック経路又はソース同期経路に沿ってルーティングするルータを含む、請求項5に記載の装置。
- 前記共通デジタルインターフェイスは更に、ストローブ経路を含み、
前記ストローブ経路及び前記ソース同期経路は、共通駆動クロック信号により制御される、請求項7に記載の装置。 - 前記ソース同期経路は、
前記第1のプロセッサコア用の入来データを受信する第1のラッチと、
前記第2のプロセッサコア用の入来データを受信する第2のラッチと、
前記第1のラッチ及び前記第2のラッチに結合されるマルチプレクサと、
を含み、
前記第1のラッチ及び前記第2のラッチは、入来ストローブ信号によって制御可能であり、
前記マルチプレクサは、デスキュー選択器により制御可能であり、
前記デスキュー選択器は、前記入来ストローブ信号により制御可能である、請求項7に記載の装置。 - 第1のデジタルインターフェイスを有する第1のコアと、第2のデジタルインターフェイスを有する第2のコアと、前記第1のコア及び前記第2のコアに結合される共通アナログインターフェイスとを備えるマルチコアプロセッサと、
ダイナミックランダムアクセスメモリ(DRAM)と、
前記マルチコアプロセッサを前記DRAMに結合させる共有インターコネクトと、
を含む、システム。 - 前記マルチコアプロセッサは、前記第1のコア及び前記第2のコアと、前記第1のデジタルインターフェイス及び前記第2のデジタルインターフェイスと、前記共通アナログインターフェイスとを備える単一基板を含む、請求項10に記載のシステム。
- 前記共通アナログインターフェイスは、前記共有インターコネクトに、前記第1のコア及び前記第2のコアからの単一の電気的負荷を与える、請求項10に記載のシステム。
- 前記第1のデジタルインターフェイス及び前記第2のデジタルインターフェイスと、前記共通アナログインターフェイスとの間に結合される共通デジタルインターフェイスを更に含む、請求項10に記載のシステム。
- 前記共通デジタルインターフェイスは、前記第1のコアのデータ及び前記第2のコアのデータを、前記共有インターコネクト上での送信のために受信するマルチプレクサを含む、請求項13に記載のシステム。
- 前記マルチプレクサに結合されるロジック手段を更に含み、
前記ロジック手段は、ワイヤードORインターコネクトをエミュレートする、請求項14に記載のシステム。 - 第1のコアのデータを、共通マルチプレクサに供給する段階と、
第2のコアのデータを、前記共通マルチプレクサに供給する段階と、
前記共通マルチプレクサからの出力のために前記第1のコアの前記データ又は前記第2のコアの前記データを選択する段階と、
前記選択されたデータを、前記第1のコア及び前記第2のコア用の共通アナログインターフェイスを介して共有バスにルーティングする段階と、
を含む方法。 - 前記第1のコアの前記データを前記共通マルチプレクサに、前記第1のコアの第1のバスコントローラを介して供給する段階と、
前記第2のコアの前記データを前記共通マルチプレクサに、前記第2のコアの第2のバスコントローラを介して供給する段階と、
を更に含む請求項16に記載の方法。 - 前記データを選択する段階は、
前記共通マルチプレクサから前記第1のコアの前記データ又は前記第2のコアの前記データを出力するためにワイヤードOR演算を行う段階を含む、請求項16に記載の方法。 - 前記第1のコアの前記データ及び前記第2のコアの前記データを、前記共通マルチプレクサに結合されるロジックゲートにおいて組み合わせる段階を更に含む、請求項18に記載の方法。
- 第3のコアのデータを前記共通マルチプレクサに供給する段階と、
前記共通マルチプレクサからの出力のために前記第1のコア、前記第2のコア、又は前記第3のコアの前記データを選択する段階と、
を更に含む請求項16に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/374,708 | 2006-03-14 | ||
US11/374,708 US7647476B2 (en) | 2006-03-14 | 2006-03-14 | Common analog interface for multiple processor cores |
PCT/US2007/063924 WO2007106834A1 (en) | 2006-03-14 | 2007-03-13 | A common analog interface for multiple processor cores |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009527829A true JP2009527829A (ja) | 2009-07-30 |
JP5232019B2 JP5232019B2 (ja) | 2013-07-10 |
Family
ID=38509820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008555540A Expired - Fee Related JP5232019B2 (ja) | 2006-03-14 | 2007-03-13 | 複数のプロセッサコア用の装置、システム、及び方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7647476B2 (ja) |
JP (1) | JP5232019B2 (ja) |
KR (1) | KR101120241B1 (ja) |
CN (1) | CN101385008B (ja) |
DE (1) | DE112007000443B4 (ja) |
GB (1) | GB2450281B (ja) |
RU (1) | RU2417412C2 (ja) |
WO (1) | WO2007106834A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101104380B1 (ko) | 2010-12-17 | 2012-01-16 | 한국과학기술원 | 반도체 칩 패키지, 이를 포함하는 반도체 모듈, 전자 시스템 및 반도체 칩 패키지의 제조 방법 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7734972B2 (en) * | 2008-01-23 | 2010-06-08 | Intel Corporation | Common test logic for multiple operation modes |
US8639885B2 (en) * | 2009-12-21 | 2014-01-28 | Oracle America, Inc. | Reducing implementation costs of communicating cache invalidation information in a multicore processor |
US8195883B2 (en) | 2010-01-27 | 2012-06-05 | Oracle America, Inc. | Resource sharing to reduce implementation costs in a multicore processor |
KR101121454B1 (ko) * | 2010-07-26 | 2012-03-16 | 엠텍비젼 주식회사 | 블록간 분리 구조를 가지는 프로세서 칩 |
US8484642B2 (en) * | 2010-11-17 | 2013-07-09 | Intel Corporation | Processor core selection based at least in part upon at least one inter-dependency |
EP2939114A1 (en) | 2012-12-26 | 2015-11-04 | Huawei Technologies Co., Ltd. | Processing method for a multicore processor and multicore processor |
US9658642B2 (en) | 2013-07-01 | 2017-05-23 | Intel Corporation | Timing control for unmatched signal receiver |
CN105279007B (zh) * | 2014-07-10 | 2018-12-25 | 龙芯中科技术有限公司 | 多核处理器的模拟方法及装置 |
CN105550140B (zh) * | 2014-11-03 | 2018-11-09 | 联想(北京)有限公司 | 一种电子设备及数据处理方法 |
CN108572892B (zh) * | 2017-03-14 | 2020-10-27 | 大唐移动通信设备有限公司 | 一种基于PowerPC多核处理器的离线测试方法和装置 |
KR102482896B1 (ko) | 2017-12-28 | 2022-12-30 | 삼성전자주식회사 | 이종 휘발성 메모리 칩들을 포함하는 메모리 장치 및 이를 포함하는 전자 장치 |
US11841776B2 (en) * | 2019-06-12 | 2023-12-12 | Intel Corporation | Single chip multi-die architecture having safety-compliant cross-monitoring capability |
US11689326B2 (en) * | 2020-07-29 | 2023-06-27 | Infineon Technologies Ag | Diverse sensor measurement with analog output |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63101957A (ja) * | 1986-10-20 | 1988-05-06 | Hitachi Ltd | プロセツサ |
JPH03240834A (ja) * | 1990-02-19 | 1991-10-28 | Fujitsu Ltd | バストランシーバ強制閉塞試験方式 |
JP2000068801A (ja) * | 1998-08-21 | 2000-03-03 | Nec Kyushu Ltd | 半導体集積回路装置 |
JP2002215259A (ja) * | 2000-11-15 | 2002-07-31 | Texas Instruments Inc | マルチコアdsp機器用の共有装置のクロック確保システム |
JP2002222163A (ja) * | 2000-11-15 | 2002-08-09 | Texas Instruments Inc | グローバルdmaアクセス用の結合サブシステムメモリバスを有するマルチコアdspデバイス |
JP2004233350A (ja) * | 2003-01-31 | 2004-08-19 | Texas Instr Inc <Ti> | コンピュータチップ上にある複数のメモリ混載サイトを試験する方法及び集積回路 |
JP2005302020A (ja) * | 2004-04-06 | 2005-10-27 | Hewlett-Packard Development Co Lp | コアレベルプロセッサのロックステップ |
JP2006024180A (ja) * | 2004-06-10 | 2006-01-26 | Hitachi Ltd | 計算機システム及びその資源割当て方法 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4389710A (en) * | 1981-01-12 | 1983-06-21 | Goodyear Aerospace Corporation | Braking system test circuit |
US4698753A (en) * | 1982-11-09 | 1987-10-06 | Texas Instruments Incorporated | Multiprocessor interface device |
JPS59165540A (ja) * | 1983-03-09 | 1984-09-18 | Ricoh Co Ltd | デ−タ伝送制御方式 |
JPS61166668A (ja) * | 1985-01-19 | 1986-07-28 | Panafacom Ltd | 多重プロセツサ制御方式 |
US5038143A (en) * | 1987-12-09 | 1991-08-06 | Texas Instruments Incorporated | Analog interface system |
GB9419246D0 (en) | 1994-09-23 | 1994-11-09 | Cambridge Consultants | Data processing circuits and interfaces |
US7099949B1 (en) * | 1995-10-23 | 2006-08-29 | Imec Vzw | Interprocess communication protocol system |
US6090650A (en) * | 1997-09-30 | 2000-07-18 | Intel Corporation | Method to reduce timing skews in I/O circuits and clock drivers caused by fabrication process tolerances |
US6009488A (en) | 1997-11-07 | 1999-12-28 | Microlinc, Llc | Computer having packet-based interconnect channel |
JP4179677B2 (ja) * | 1998-09-04 | 2008-11-12 | 株式会社ルネサステクノロジ | マルチプロセッサ装置 |
US6601104B1 (en) * | 1999-03-11 | 2003-07-29 | Realtime Data Llc | System and methods for accelerated data storage and retrieval |
JP3769413B2 (ja) * | 1999-03-17 | 2006-04-26 | 株式会社日立製作所 | ディスクアレイ制御装置 |
AU3829500A (en) * | 1999-04-09 | 2000-11-14 | Clearspeed Technology Limited | Parallel data processing apparatus |
US6725317B1 (en) * | 2000-04-29 | 2004-04-20 | Hewlett-Packard Development Company, L.P. | System and method for managing a computer system having a plurality of partitions |
US6925547B2 (en) * | 2000-12-14 | 2005-08-02 | Silicon Graphics, Inc. | Remote address translation in a multiprocessor system |
US20030120896A1 (en) | 2001-06-29 | 2003-06-26 | Jason Gosior | System on chip architecture |
US6836813B1 (en) * | 2001-11-30 | 2004-12-28 | Advanced Micro Devices, Inc. | Switching I/O node for connection in a multiprocessor computer system |
US20030103490A1 (en) | 2001-12-05 | 2003-06-05 | International Business Machines Corporation | Integration of digital signal processor |
US6880133B2 (en) | 2002-05-15 | 2005-04-12 | Sonics, Inc. | Method and apparatus for optimizing distributed multiplexed bus interconnects |
US7093147B2 (en) * | 2003-04-25 | 2006-08-15 | Hewlett-Packard Development Company, L.P. | Dynamically selecting processor cores for overall power efficiency |
EP1475798A1 (en) * | 2003-05-08 | 2004-11-10 | Matsushita Electric Industrial Co., Ltd. | Data processor, data processing method, program for data processor, and program recording medium |
US7117419B2 (en) * | 2003-08-05 | 2006-10-03 | Newisys, Inc. | Reliable communication between multi-processor clusters of multi-cluster computer systems |
US20050080999A1 (en) * | 2003-10-08 | 2005-04-14 | Fredrik Angsmark | Memory interface for systems with multiple processors and one memory system |
US7340541B2 (en) * | 2004-08-16 | 2008-03-04 | National Instruments Corporation | Method of buffering bidirectional digital I/O lines |
US7752426B2 (en) * | 2004-08-30 | 2010-07-06 | Texas Instruments Incorporated | Processes, circuits, devices, and systems for branch prediction and other processor improvements |
US8789896B2 (en) * | 2004-10-08 | 2014-07-29 | Cequent Electrical Products | Brake control unit |
US7624250B2 (en) * | 2005-12-05 | 2009-11-24 | Intel Corporation | Heterogeneous multi-core processor having dedicated connections between processor cores |
-
2006
- 2006-03-14 US US11/374,708 patent/US7647476B2/en not_active Expired - Fee Related
-
2007
- 2007-03-13 WO PCT/US2007/063924 patent/WO2007106834A1/en active Application Filing
- 2007-03-13 RU RU2008140511/08A patent/RU2417412C2/ru not_active IP Right Cessation
- 2007-03-13 KR KR1020087022518A patent/KR101120241B1/ko active IP Right Grant
- 2007-03-13 JP JP2008555540A patent/JP5232019B2/ja not_active Expired - Fee Related
- 2007-03-13 GB GB0818601A patent/GB2450281B/en active Active
- 2007-03-13 CN CN200780005312XA patent/CN101385008B/zh not_active Expired - Fee Related
- 2007-03-13 DE DE112007000443.6T patent/DE112007000443B4/de not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63101957A (ja) * | 1986-10-20 | 1988-05-06 | Hitachi Ltd | プロセツサ |
JPH03240834A (ja) * | 1990-02-19 | 1991-10-28 | Fujitsu Ltd | バストランシーバ強制閉塞試験方式 |
JP2000068801A (ja) * | 1998-08-21 | 2000-03-03 | Nec Kyushu Ltd | 半導体集積回路装置 |
JP2002215259A (ja) * | 2000-11-15 | 2002-07-31 | Texas Instruments Inc | マルチコアdsp機器用の共有装置のクロック確保システム |
JP2002222163A (ja) * | 2000-11-15 | 2002-08-09 | Texas Instruments Inc | グローバルdmaアクセス用の結合サブシステムメモリバスを有するマルチコアdspデバイス |
JP2004233350A (ja) * | 2003-01-31 | 2004-08-19 | Texas Instr Inc <Ti> | コンピュータチップ上にある複数のメモリ混載サイトを試験する方法及び集積回路 |
JP2005302020A (ja) * | 2004-04-06 | 2005-10-27 | Hewlett-Packard Development Co Lp | コアレベルプロセッサのロックステップ |
JP2006024180A (ja) * | 2004-06-10 | 2006-01-26 | Hitachi Ltd | 計算機システム及びその資源割当て方法 |
Non-Patent Citations (5)
Title |
---|
JPN6012001892; Stefan Rusu et al.: '"A Dual-Core Multi-Threaded Xeon Processor with 16MB L3 Cache"' Solid-State Circuits Conference, 2006. ISSCC 2006. Digest of Technical Papers. IEEE International , 20060209, pages 315-324, IEEE * |
JPN6012001894; Cameron McNairy et al.: '"Montecito: a dual-core, dual-thread Itanium processor"' IEEE Micro Volume:25 Issue:2, 200504, pages:10-20, IEEE * |
JPN6012057432; '「インテルvsAMDのデットヒートは止まらない デュアルコアCPU最速の真相 インテル、AMD、IB' ASCII 第29巻 第6号, 20050601, 62頁〜64頁, 株式会社アスキー * |
JPN6012057435; インテルジャパン株式会社: Pentium Pro ファミリ・ディベロッパーズ・マニュアル 上巻:仕様 , 1996, 1-1頁〜1-8頁,3-1頁〜3-13頁, CQ出版株式会社 * |
JPN6012057436; '「秋葉原でデュアル・コアのPaxville DPを搭載した新「Xeon」の販売を確認」' マイナビニュース , 20051020, 株式会社マイナビ * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101104380B1 (ko) | 2010-12-17 | 2012-01-16 | 한국과학기술원 | 반도체 칩 패키지, 이를 포함하는 반도체 모듈, 전자 시스템 및 반도체 칩 패키지의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
DE112007000443T5 (de) | 2008-12-11 |
GB0818601D0 (en) | 2008-11-19 |
JP5232019B2 (ja) | 2013-07-10 |
KR101120241B1 (ko) | 2012-03-16 |
GB2450281A (en) | 2008-12-17 |
CN101385008B (zh) | 2011-07-13 |
DE112007000443B4 (de) | 2015-04-16 |
RU2417412C2 (ru) | 2011-04-27 |
US7647476B2 (en) | 2010-01-12 |
CN101385008A (zh) | 2009-03-11 |
KR20080094728A (ko) | 2008-10-23 |
WO2007106834A1 (en) | 2007-09-20 |
GB2450281B (en) | 2011-04-06 |
US20070220233A1 (en) | 2007-09-20 |
RU2008140511A (ru) | 2010-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5232019B2 (ja) | 複数のプロセッサコア用の装置、システム、及び方法 | |
US11886272B2 (en) | Dynamically changing data access bandwidth by selectively enabling and disabling data links | |
US10224080B2 (en) | Semiconductor memory device with late write feature | |
KR100721581B1 (ko) | 직렬 입/출력 인터페이스를 가진 멀티 포트 메모리 소자 | |
JP2004086906A (ja) | 分割されたシステムデータバスに連結されるメモリモジュールを具備する半導体メモリシステム | |
US20070260778A1 (en) | Memory controller with bi-directional buffer for achieving high speed capability and related method thereof | |
CN110633229A (zh) | 用于高带宽存储器通道的dimm | |
US8713248B2 (en) | Memory device and method for dynamic random access memory having serial interface and integral instruction buffer | |
JP2006139897A (ja) | メモリ装置及びメモリ装置の動作方法 | |
JP2005353168A (ja) | メモリインターフェース回路及びメモリインターフェース方法 | |
KR100719146B1 (ko) | 직렬 입/출력 인터페이스를 가진 멀티 포트 메모리 소자 | |
JP2009542148A (ja) | データ処理装置における電力消費の制御 | |
US20150332742A1 (en) | Semiconductor memory apparatus | |
US8571016B2 (en) | Connection arrangement | |
KR20080100549A (ko) | 반도체 메모리장치 | |
US7590788B2 (en) | Controlling transmission on an asynchronous bus | |
US20070067594A1 (en) | Method and apparatus to perform clock crossing on data paths | |
US7269681B1 (en) | Arrangement for receiving and transmitting PCI-X data according to selected data modes | |
KR100695432B1 (ko) | 직렬 입/출력 인터페이스를 가진 멀티 포트 메모리 소자 | |
JP2009032072A (ja) | 双方向バスの方向制御装置 | |
US20080229033A1 (en) | Method For Processing Data in a Memory Arrangement, Memory Arrangement and Computer System | |
JP5245658B2 (ja) | バス接続におけるチップ間信号の共有化方法及び回路 | |
JP2007179172A (ja) | 論理回路検証システムおよびその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130322 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160329 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |