CN116187265B - 一种芯片设计方法及终端 - Google Patents

一种芯片设计方法及终端 Download PDF

Info

Publication number
CN116187265B
CN116187265B CN202310475742.9A CN202310475742A CN116187265B CN 116187265 B CN116187265 B CN 116187265B CN 202310475742 A CN202310475742 A CN 202310475742A CN 116187265 B CN116187265 B CN 116187265B
Authority
CN
China
Prior art keywords
chip
target
component
wiring
learning model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310475742.9A
Other languages
English (en)
Other versions
CN116187265A (zh
Inventor
宋轩
谢洪彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southwest University of Science and Technology
Original Assignee
Southwest University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southwest University of Science and Technology filed Critical Southwest University of Science and Technology
Priority to CN202310475742.9A priority Critical patent/CN116187265B/zh
Publication of CN116187265A publication Critical patent/CN116187265A/zh
Application granted granted Critical
Publication of CN116187265B publication Critical patent/CN116187265B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Medical Informatics (AREA)
  • Software Systems (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种芯片设计方法及终端，接收芯片参数目标、布线目标以及元器件备选库；根据所述芯片参数目标以及预设第一强化学习模型从所述元器件备选库中得到目标元器件；根据所述芯片参数目标、布线目标以及预设第二强化学习模型得到所述目标元器件的布线方案；本发明将芯片设计过程中的元器件选型和布线结合在一起，先根据预设的芯片参数目标挑选出目标元器件，再基于选择好的目标元器件进行目标的优化，减少了强化学习模型的计算压力，从而提高了芯片设计的效率，并且能够实现自动的芯片设计，减少人工成本；同时，使用强化学习模型还能够在使用过程中根据反馈不断进行迭代，能够快速提高芯片的设计效率和质量。

Description

一种芯片设计方法及终端
技术领域
本发明涉及芯片设计领域，尤其涉及一种芯片设计方法及终端。
背景技术
芯片设计是芯片制造过程中非常重要的一环，直接决定了整个芯片能否被成功生产出来。芯片设计过程包含了需求确定、系统设计、前端设计和后端设计等阶段，每个阶段又包含很多环节。对于较为复杂的芯片，即使在EDA（Electronic design automation，电子设计自动化）软件的辅助下，依然需要靠经验丰富的芯片设计工程师花费数月时间才能完成符合要求的设计，这无疑会大大降低芯片的生产效率，增加芯片的生产周期和成本。
此外，根据半导体行业的摩尔定律，芯片上可容纳的晶体管数量每18个月就会翻一倍，为了提高芯片的性能，除了不断缩小芯片的制程外，芯片设计过程中如何通过兼顾和平衡性能、功耗以及面积三者的关系来实现芯片的最优性能，设计出更小、更快、更高效的芯片，这也是芯片未来进一步发展的关键环节。
为了提升芯片设计过程的自动化和智能化水平，现有技术中在布线过程中有采用粒子群优化算法等启发式算法来搜索最优的策略，同时也可以采用强化学习算法将布局布线方案转化为序列决策优化问题进行求解。目前基于像启发式算法的传统优化算法的芯片设计方法容易陷入局部最优解，当问题复杂和求解空间较大时，建模难度会很大。而目前基于强化学习的芯片设计方法主要聚焦于芯片版图布局和布线阶段，没有考虑晶体管等器件参数选型对整体设计，因而未能从全局和系统的角度地实现整体设计方案的求解和优化。并且目前上述方法主要聚焦在布线这一阶段，而元器件的选型还需要依赖人工设计。
发明内容
本发明所要解决的技术问题是：提供一种芯片设计方法及终端，实现芯片设计效率的提高。
为了解决上述技术问题，本发明采用的一种技术方案为：
一种芯片设计方法，包括步骤：
接收芯片参数目标、布线目标以及元器件备选库；
根据所述芯片参数目标以及预设第一强化学习模型从所述元器件备选库中得到目标元器件；
根据所述布线目标以及预设第二强化学习模型得到所述目标元器件的布线方案。
为了解决上述技术问题，本发明采用的另一种技术方案为：
一种芯片设计终端，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现以下步骤：
接收芯片参数目标、布线目标以及元器件备选库；
根据所述芯片参数目标以及预设第一强化学习模型从所述元器件备选库中得到目标元器件；
根据所述布线目标以及预设第二强化学习模型得到所述目标元器件的布线方案。
本发明的有益效果在于：将芯片设计过程中的元器件选型和布线结合在一起，先根据预设的芯片参数目标挑选出目标元器件，再基于选择好的目标元器件进行目标的优化，则在进行目标优化的过程中只需要考虑已经选出的目标元器件而无需考虑整个备选库，减少了强化学习模型的计算压力，从而提高了芯片设计的效率，并且能够实现自动的芯片设计，减少人工成本；同时，使用强化学习模型还能够在使用过程中根据反馈不断进行迭代，能够快速提高芯片的设计效率和质量。
附图说明
图1为本发明实施例的一种芯片设计方法的步骤流程图；
图2为本发明实施例的一种芯片设计方法的另一步骤流程图；
图3为本发明实施例的一种芯片设计终端的结构示意图；
标号说明：
1、一种芯片设计终端；2、处理器；3、存储器。
具体实施方式
为详细说明本发明的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。
请参照图1，一种芯片设计方法，包括步骤：
接收芯片参数目标、布线目标以及元器件备选库；
根据所述芯片参数目标以及预设第一强化学习模型从所述元器件备选库中得到目标元器件；
根据所述芯片参数目标、布线目标以及预设第二强化学习模型得到所述目标元器件的布线方案。
从上述描述可知，本发明的有益效果在于：将芯片设计过程中的元器件选型和布线结合在一起，先根据预设的芯片参数目标挑选出目标元器件，再基于选择好的目标元器件进行目标的优化，则在进行目标优化的过程中只需要考虑已经选出的目标元器件而无需考虑整个备选库，减少了强化学习模型的计算压力，从而提高了芯片设计的效率，并且能够实现自动的芯片设计，减少人工成本；同时，使用强化学习模型还能够在使用过程中根据反馈不断进行迭代，能够快速提高芯片的设计效率和质量。
进一步地，所述根据所述芯片参数目标以及预设第一强化学习模型从所述元器件备选库中得到目标元器件包括：
进入循环，根据所述第一强化学习模型确定单次循环的第一操作动作，所述第一操作动作包括从所述元器件备选库中选择一个元器件到已选库或从所述已选库中删除一个元器件；
根据所述已选库中所有的所述元器件进行芯片参数模拟，得到模拟芯片参数；
判断所述模拟芯片参数是否满足所述芯片参数目标，若是则将所述已选库中的元器件标记为目标元器件，并退出循环，否则，返回执行所述根据所述第一强化学习模型确定单次循环的第一操作动作步骤。
由上述描述可知，利用第一强化学习模型中的动作选择和对动作选择结果的选优实现确定出进入已选库中的元器件，即对每次选择的结果都进行芯片参数模拟，若能够达到预设所需的芯片参数目标则将当前已选库中的全部元器件标记为目标元器件。通过强化学习模型实现了对元器件选择的自动化，并且用芯片参数目标的限定保证了目标元器件能够满足芯片的设计需求，在保证效率的基础上也保证了设计的质量。
进一步地，所述芯片参数目标包括芯片性能目标以及芯片功耗目标；所述元器件备选库包括元器件类型以及每一所述元器件类型对应的元器件参数类型；
所述根据所述已选库中所有的所述元器件进行芯片参数模拟，得到模拟芯片参数包括：
根据所述已选库中所有的所述元器件的元器件类型以及元器件参数类型的值进行芯片参数模拟，得到芯片性能以及芯片功耗；
判断所述模拟芯片参数是否满足所述芯片参数目标包括：
判断所述芯片性能是否满足所述芯片性能目标以及所述芯片功耗是否满足所述芯片功耗目标。
由上述描述可知，将芯片参数目标细化为芯片性能目标和芯片功耗目标，则在元器件的选择过程中从芯片的性能和功耗上进行优化，明晰的优化目标能够提升优化结果的质量；并且在选择元器件时，不仅对元器件的类型进行优化，也对选择出的每一元器件的类型对应的具体参数进行优化，提高了优化结果的精度，元器件选择的精细化为芯片设计的精细化打下基础。
进一步地，所述根据所述芯片参数目标、布线目标以及预设第二强化学习模型得到所述目标元器件的布线方案包括：
进入循环，根据所述第二强化学习模型确定单次循环的第二操作动作，所述第二操作动作包括从所述目标元器件中选择一个元器件填入芯片布局版图或从所述芯片布局版图撤回一个目标元器件；
根据所述芯片布局版图上的目标元器件计算布线参数以及芯片参数；
判断所述布线参数是否满足布线目标以及所述芯片参数是否满足芯片参数目标，若均满足，则判断目标元器件是否全部填入芯片布局版图，若是则输出布线方案并退出循环；若不满足，则返回执行所述根据所述第二强化学习模型确定单次循环的第二操作动作步骤。
由上述描述可知，在进行布线优化的过程中，也结合进芯片的参数目标，同时引入布线目标，因能够进行布局的版图大小是固定的，故在布线时需要满足芯片参数目标和布线目标，并且还需要将前一步骤所确定出的目标元器件全部布局完毕，才算是得到了一个完整的布线方案，能够进行输出。
进一步地，所述布线目标包括布线面积最小；
则所述根据所述第二强化学习模型确定单次循环的第二操作动作包括：
以布线面积的增量作为所述第二强化学习模型的奖励，并根据所述第二强化学习模型确定单次循环的第二操作动作。
由上述描述可知，以布线面积最小作为布线目标之一，能够通过将第二强化学习模型的奖励设置为布线面积的增量，则因面积增量多得到的奖励值少，第二强化学习模型在进行布线方案设计的过程中就会自然倾向面积小的方案，在不超出原版图的基础上进一步实现对布线面积的优化。
请参照图3，一种芯片设计终端，包括存储器、处理器及存储在所述存储器上并在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现以下步骤：
接收芯片参数目标、布线目标以及元器件备选库；
根据所述芯片参数目标以及预设第一强化学习模型从所述元器件备选库中得到目标元器件；
根据所述芯片参数目标、布线目标以及预设第二强化学习模型得到所述目标元器件的布线方案。
从上述描述可知，本发明的有益效果在于：将芯片设计过程中的元器件选型和布线结合在一起，先根据预设的芯片参数目标挑选出目标元器件，再基于选择好的目标元器件进行目标的优化，减少了强化学习模型的计算压力，从而提高了芯片设计的效率，并且能够实现自动的芯片设计，减少人工成本；同时，使用强化学习模型还能够在使用过程中根据反馈不断进行迭代，能够快速提高芯片的设计效率和质量。
进一步地，所述根据所述芯片参数目标以及预设第一强化学习模型从所述元器件备选库中得到目标元器件包括：
进入循环，根据所述第一强化学习模型确定单次循环的第一操作动作，所述第一操作动作包括从所述元器件备选库中选择一个元器件到已选库或从所述已选库中删除一个元器件；
根据所述已选库中所有的所述元器件进行芯片参数模拟，得到模拟芯片参数；
判断所述模拟芯片参数是否满足所述芯片参数目标，若是则将所述已选库中的元器件标记为目标元器件，并退出循环，否则，返回执行所述根据所述第一强化学习模型确定单次循环的第一操作动作步骤。
由上述描述可知，利用第一强化学习模型中的动作选择和对动作选择结果的选优实现确定出进入已选库中的元器件，即对每次选择的结果都进行芯片参数模拟，若能够达到预设所需的芯片参数目标则将当前已选库中的全部元器件标记为目标元器件。通过强化学习模型实现了对元器件选择的自动化，并且用芯片参数目标的限定保证了目标元器件能够满足芯片的设计需求，在保证效率的基础上也保证了设计的质量。
进一步地，所述芯片参数目标包括芯片性能目标以及芯片功耗目标；所述元器件备选库包括元器件类型以及每一所述元器件类型对应的元器件参数类型；
所述根据所述已选库中所有的所述元器件进行芯片参数模拟，得到模拟芯片参数包括：
根据所述已选库中所有的所述元器件的元器件类型以及元器件参数类型的值进行芯片参数模拟，得到芯片性能以及芯片功耗；
判断所述模拟芯片参数是否满足所述芯片参数目标包括：
判断所述芯片性能是否满足所述芯片性能目标以及所述芯片功耗是否满足所述芯片功耗目标。
由上述描述可知，将芯片参数目标细化为芯片性能目标和芯片功耗目标，则在元器件的选择过程中从芯片的性能和功耗上进行优化，明晰的优化目标能够提升优化结果的质量；并且在选择元器件时，不仅对元器件的类型进行优化，也对选择出的每一元器件的类型对应的具体参数进行优化，提高了优化结果的精度，元器件选择的精细化为芯片设计的精细化打下基础。
进一步地，所述根据所述芯片参数目标、布线目标以及预设第二强化学习模型得到所述目标元器件的布线方案包括：
进入循环，根据所述第二强化学习模型确定单次循环的第二操作动作，所述第二操作动作包括从所述目标元器件中选择一个元器件填入芯片布局版图或从所述芯片布局版图撤回一个目标元器件；
根据所述芯片布局版图上的目标元器件计算布线参数以及芯片参数；
判断所述布线参数是否满足布线目标以及所述芯片参数是否满足芯片参数目标，若均满足，则判断目标元器件是否全部填入芯片布局版图，若是则输出布线方案并退出循环；若不满足，则返回执行所述根据所述第二强化学习模型确定单次循环的第二操作动作步骤。
由上述描述可知，在进行布线优化的过程中，也结合进芯片的参数目标，同时引入布线目标，因能够进行布局的版图大小是固定的，故在布线时需要满足芯片参数目标和布线目标，并且还需要将前一步骤所确定出的目标元器件全部布局完毕，才算是得到了一个完整的布线方案，能够进行输出。
进一步地，所述布线目标包括布线面积最小；
则所述根据所述第二强化学习模型确定单次循环的第二操作动作包括：
以布线面积的增量作为所述第二强化学习模型的奖励，并根据所述第二强化学习模型确定单次循环的第二操作动作。
由上述描述可知，以布线面积最小作为布线目标之一，能够通过将第二强化学习模型的奖励设置为布线面积的增量，则因面积增量多得到的奖励值少，第二强化学习模型在进行布线方案设计的过程中就会自然倾向面积小的方案，在不超出原版图的基础上进一步实现对布线面积的优化。
本发明上述一种芯片设计方法及终端能够适用于芯片的设计或是辅助芯片的设计，尤其是从元器件的选型开始完成芯片的完整设计过程以下通过具体实施方式进行说明。
请参照图1-图2，本发明的实施例一为：
一种芯片设计方法，包括步骤：
S1、接收芯片参数目标、布线目标以及元器件备选库；
在一种可选的实施方式中，芯片参数目标包括芯片性能目标以及芯片功耗目标；元器件备选库包括元器件类型以及每一所述元器件类型对应的元器件参数类型；布线目标包括芯片布局版图面积以及布线面积最优；例如，芯片性能目标可以包括每秒运算次数、最低时延等；芯片功耗目标可以包括动态功耗、静态功耗等；
S2、根据所述芯片参数目标以及预设第一强化学习模型从所述元器件备选库中得到目标元器件，包括：
S20、初始化元器件选型交互环境，包括：设置包括各种可选元器件的元器件备选库，用于芯片设计过程中的选型组合；其中元器件类型可包含晶体管、标准单元、宏、电容和电阻等，每种元器件还可以包含不同参数类型，例如标准单元可以包含单元高度、电压阈值、沟道长度等；整个元器件备选库的元器件信息表征可以用一个高维向量C来表示，其中C的维度表征可包含元器件类型和对应的参数类型的值；示例来说，C的维度表征可包含“标准单元电压阈值为5V”的含义，当然，本领域技术人员可知，C实际上是一种高维向量，此处仅为方便理解的一种解释的举例，并不代表C的真实含义；
初始化第一强化学习模型，第一强化学习模型为强化学习算法，例如DQN（Deep QNetwork，深度强化学习网络）和D3QN（Dueling Double DQN，竞争双深度Q网络），例如DQN的初始化为：初始化学习率lr、折扣因子γ、缓存大小buffer-size、批次大小batch-size、探索率，权重参数θ和θ-等网络参数；
S21、进入循环；
S22、根据所述第一强化学习模型确定单次循环的一个第一操作动作，所述第一操作动作包括从所述元器件备选库中选择一个元器件到已选库以及从所述已选库中删除一个元器件；
在一种可选的实施方式中，根据所述第一强化模型计算每一备选操作动作（即动作空间A1的取值）对应的值函数的值，选择其中评价最好的值函数的值所对应的备选操作动作作为第一操作动作；
在一种可选的实施方式中，动作空间A1(n1,c1)中的n1包括两个动作：0从所述元器件备选库中选择一个元器件到已选库以及1从所述已选库中删除一个元器件，则取值为0时表示第一操作动作为从所述元器件备选库中选择一个元器件到已选库，n1取值为1时表示第一操作动作为从所述已选库中删除一个元器件；c1表示动作对象即具体的一个元器件参数信息（包括参数类型和对应的值）的表征向量；则a1表示一个确定的动作，包括动作和动作对象例如“从元器件备选库中选择一个标准单元，其电压阈值为5V”；
S23、根据所述已选库中所有的所述元器件进行芯片参数模拟，得到模拟芯片参数，包括：根据所述已选库中所有的所述元器件的元器件类型以及元器件参数类型的值进行芯片参数模拟，得到芯片性能以及芯片功耗；
在一种可选的实施方式中，可通过EDA（电子设计自动化）软件进行芯片参数模拟，即根据已选库中所有的元器件的元器件类型、参数类型以及参数值进行仿真计算；
在一种可选的实施方式中，还包括：根据奖励更新值函数以及损失函数；奖励为rt1，当n1取值为0时，rt1=-1；当n1取值为1时，rt1=1；
第一强化学习模型的值函数为：
Q1(st1,at1;θ1)=rt1+γ1 Q1(st1+1,at1+1;θ1)；
其中，Q1表示t时刻的预测评价值，st1表示在t时刻观测到的状态，包括芯片性能以及芯片功耗，at1表示在时刻所选择的一个确定的动作，γ1表示第一强化学习模型的折扣因子；/>表示求取在确定的动作为at1的情况下，对函数求参数(集合)，Q1(st1+1,at1+1;θ1)表示t+1时刻的预测评价值，评价值即DQN算法中的Q值；故本实施例中评价最好的值函数的值为预测评价值（Q值）最大的值；
第一强化学习模型的损失函数为：
L1=(Q1(st1,at1;θ1)-Q1’(st1,at1;))2；
其中，θ1和表示第一强化学习模型的权重参数；Q1’(st1,at1;/>)表示t时刻的实际评价值；
S24、判断所述模拟芯片参数是否满足所述芯片参数目标，包括判断所述芯片性能是否满足所述芯片性能目标以及所述芯片功耗是否满足所述芯片功耗目标；若是则将所述已选库中的元器件标记为目标元器件，并退出循环，否则，返回执行S22；
S3、根据所述芯片参数目标、布线目标以及预设第二强化学习模型得到所述目标元器件的布线方案，包括：
S30、初始化芯片布局交互环境，包括：将步骤S2中得到的所有目标元器件作为目标元器件库，并初始化芯片布局版图信息，包括芯片布局版图的长度、宽度等；
初始化强化学习模型：第二强化学习模型为强化学习算法，例如DQN和D3QN；以DQN为例，其初始化为：初始化学习率lr、折扣因子γ、缓存大小buffer-size、批次大小batch-size、探索率，权重参数θ和θ-等网络参数；
S31、进入循环；
S32、根据所述第二强化学习模型确定单次循环的一个第二操作动作，所述第二操作动作包括从所述目标元器件中选择一个元器件填入芯片布局版图以及从所述芯片布局版图撤回一个目标元器件；
在一种可选的实施方式中，以布线面积的增量作为第二强化学习模型的奖励，并根据所述第二强化学习模型确定单次循环的一个第二操作动作；根据所述第二强化模型计算每一备选操作动作（即动作空间A2的取值）对应的值函数的值，选择其中评价最好的值函数的值所对应的备选操作动作作为第二操作动作；
在一种可选的实施方式中，动作空间A2(n2,c2,p)中的n2包括两个动作：n2=0表示从目标元器件中选择一个元器件填入芯片布局版图；n2=1表示从芯片布局版图撤回一个目标元器件，c2表示具体的一个目标元器件参数信息的表征向量；p表示目标元器件拜访位置的表征向量；则a2表示一个确定的动作，包括动作和动作对象例如“从目标元器件中选择电压阈值为5V的标准单元填入芯片布局版图”；
S33、根据所述芯片布局版图上的目标元器件计算布线参数以及芯片参数，包括计算布线面积、芯片性能以及芯片功耗；
在一种可选的实施方式中，可通过EDA进行仿真计算；
在一种可选的实施方式中，还包括：根据奖励更新第二强化学习模型的值函数以及损失函数；奖励设置为rt2，当n2取值为0时，rt2=ΔS；当n2取值为1时，rt2=-ΔS；其中ΔS表示因动作n2增加或减少的布线面积的绝对值；
第二强化学习模型的值函数为：
Q2(st2,at2;θ2)=rt2+γ2 Q2(st2+1,at2+1;θ2)；
其中，Q2表示t时刻的预测评价值，st2表示在t时刻观测到的状态，包括芯片性能以及芯片功耗，at2表示在t时刻所选择的一个确定的动作，γ2表示第二强化学习模型的折扣因子；表示求取在确定的动作为at2的情况下，对函数求参数(集合)；Q2(st2+1,at2+1;θ2)表示t+1时刻的预测评价值，评价值即DQN算法中的Q值；故本实施例中评价最好的值函数的值为预测评价值（Q值）最大的值；
第二强化学习模型的损失函数为：
L2=(Q2(st2,at2;θ2)-Q2’(st2,at2;))2；
其中，和/>表示第二强化学习模型的权重参数；Q2’(st2,at2;/>)表示t时刻的实际评价值；
S34、判断所述布线参数是否满足布线目标以及所述芯片参数是否满足芯片参数目标，包括判断布线面积是否小于芯片布局版图面积、芯片性能是否满足所述芯片性能目标以及所述芯片功耗是否满足所述芯片功耗目标，若均满足，则判断目标元器件是否全部填入芯片布局版图，若是则输出布线方案并退出循环；
若不满足或未全部填入，则返回执行所述根据所述第二强化学习模型确定单次循环的第二操作动作步骤。
请参照图2，本发明的实施例二为：
一种芯片设计终端1，包括处理器2、存储器3及存储在存储器3上并可在所述处理器2上运行的计算机程序，所述处理器2执行所述计算机程序时实现实施例一中的各个步骤。
综上所述，本发明提供了一种芯片设计方法及终端，通过采用第一强化学习模型即分层强化学习模型在芯片设计的元器件选型阶段能够在满足性能和功耗的设计需求前提下，通过设置元器件数量变化作为强化学习模型的奖励实现使用最少数量的元器件进行芯片制造的选型方案；同时在芯片布局阶段可以实现芯片布局版图占用面积最小的布线方案。相比传统方案，本发明能够从整个设计流程的角度考虑、兼顾和平衡性能、功耗以及面积这三个芯片的设计要求，实现全局最优和提高芯片的设计效率，减少人工的工作量，能够极大地推动芯片制造的高质量发展。并且，本方案先通过器件选型确定芯片中要使用的目标元器件，其中包括元器件的类型。参数类型以及具体参数值，则在进行线路布局时，只需要对确定好的目标元器件进行布局，从而减少了芯片布局阶段的计算量；即通过将芯片设计问题进行拆分，提高了计算效率。同时，模型在前期设计效果不佳时允许反复迭代设计，能够不断积累经验进行优化，进而可以快速提高芯片的设计效率和质量。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (6)

1.一种芯片设计方法，其特征在于，包括步骤：
接收芯片参数目标、布线目标以及元器件备选库；
根据所述芯片参数目标以及预设第一强化学习模型从所述元器件备选库中得到目标元器件；
根据所述芯片参数目标、布线目标以及预设第二强化学习模型得到所述目标元器件的布线方案；
所述根据所述芯片参数目标以及预设第一强化学习模型从所述元器件备选库中得到目标元器件包括：
进入循环，根据所述第一强化学习模型确定单次循环的第一操作动作，所述第一操作动作包括从所述元器件备选库中选择一个元器件到已选库或从所述已选库中删除一个元器件；
根据所述已选库中所有的所述元器件进行芯片参数模拟，得到模拟芯片参数；
判断所述模拟芯片参数是否满足所述芯片参数目标，若是则将所述已选库中的元器件标记为目标元器件，并退出循环，否则，返回执行所述根据所述第一强化学习模型确定单次循环的第一操作动作步骤；
所述根据所述芯片参数目标、布线目标以及预设第二强化学习模型得到所述目标元器件的布线方案包括：
进入循环，根据所述第二强化学习模型确定单次循环的第二操作动作，所述第二操作动作包括从所述目标元器件中选择一个元器件填入芯片布局版图或从所述芯片布局版图撤回一个目标元器件；
根据所述芯片布局版图上的目标元器件计算布线参数以及芯片参数；
判断所述布线参数是否满足布线目标以及所述芯片参数是否满足芯片参数目标，若均满足，则判断目标元器件是否全部填入芯片布局版图，若是则输出布线方案并退出循环；若不满足，则返回执行所述根据所述第二强化学习模型确定单次循环的第二操作动作步骤。
2.根据权利要求1所述的一种芯片设计方法，其特征在于，所述芯片参数目标包括芯片性能目标以及芯片功耗目标；所述元器件备选库包括元器件类型以及每一所述元器件类型对应的元器件参数类型；
所述根据所述已选库中所有的所述元器件进行芯片参数模拟，得到模拟芯片参数包括：
根据所述已选库中所有的所述元器件的元器件类型以及元器件参数类型的值进行芯片参数模拟，得到芯片性能以及芯片功耗；
判断所述模拟芯片参数是否满足所述芯片参数目标包括：
判断所述芯片性能是否满足所述芯片性能目标以及所述芯片功耗是否满足所述芯片功耗目标。
3.根据权利要求1所述的一种芯片设计方法，其特征在于，所述布线目标包括布线面积最小；
则所述根据所述第二强化学习模型确定单次循环的第二操作动作包括：
以布线面积的增量作为所述第二强化学习模型的奖励，并根据所述第二强化学习模型确定单次循环的第二操作动作。
4.一种芯片设计终端，包括存储器、处理器及存储在所述存储器上并在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现以下步骤：
接收芯片参数目标、布线目标以及元器件备选库；
根据所述芯片参数目标以及预设第一强化学习模型从所述元器件备选库中得到目标元器件；
根据所述芯片参数目标、布线目标以及预设第二强化学习模型得到所述目标元器件的布线方案；
所述根据所述芯片参数目标以及预设第一强化学习模型从所述元器件备选库中得到目标元器件包括：
进入循环，根据所述第一强化学习模型确定单次循环的第一操作动作，所述第一操作动作包括从所述元器件备选库中选择一个元器件到已选库或从所述已选库中删除一个元器件；
根据所述已选库中所有的所述元器件进行芯片参数模拟，得到模拟芯片参数；
判断所述模拟芯片参数是否满足所述芯片参数目标，若是则将所述已选库中的元器件标记为目标元器件，并退出循环，否则，返回执行所述根据所述第一强化学习模型确定单次循环的第一操作动作步骤；
所述根据所述芯片参数目标、布线目标以及预设第二强化学习模型得到所述目标元器件的布线方案包括：
进入循环，根据所述第二强化学习模型确定单次循环的第二操作动作，所述第二操作动作包括从所述目标元器件中选择一个元器件填入芯片布局版图或从所述芯片布局版图撤回一个目标元器件；
根据所述芯片布局版图上的目标元器件计算布线参数以及芯片参数；
判断所述布线参数是否满足布线目标以及所述芯片参数是否满足芯片参数目标，若均满足，则判断目标元器件是否全部填入芯片布局版图，若是则输出布线方案并退出循环；若不满足，则返回执行所述根据所述第二强化学习模型确定单次循环的第二操作动作步骤。
5.根据权利要求4所述的一种芯片设计终端，其特征在于，所述芯片参数目标包括芯片性能目标以及芯片功耗目标；所述元器件备选库包括元器件类型以及每一所述元器件类型对应的元器件参数类型；
所述根据所述已选库中所有的所述元器件进行芯片参数模拟，得到模拟芯片参数包括：
根据所述已选库中所有的所述元器件的元器件类型以及元器件参数类型的值进行芯片参数模拟，得到芯片性能以及芯片功耗；
判断所述模拟芯片参数是否满足所述芯片参数目标包括：
判断所述芯片性能是否满足所述芯片性能目标以及所述芯片功耗是否满足所述芯片功耗目标。
6.根据权利要求4所述的一种芯片设计终端，其特征在于，所述布线目标包括布线面积最小；
则所述根据所述第二强化学习模型确定单次循环的第二操作动作包括：
以布线面积的增量作为所述第二强化学习模型的奖励，并根据所述第二强化学习模型确定单次循环的第二操作动作。
CN202310475742.9A 2023-04-28 2023-04-28 一种芯片设计方法及终端 Active CN116187265B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310475742.9A CN116187265B (zh) 2023-04-28 2023-04-28 一种芯片设计方法及终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310475742.9A CN116187265B (zh) 2023-04-28 2023-04-28 一种芯片设计方法及终端

Publications (2)

Publication Number Publication Date
CN116187265A CN116187265A (zh) 2023-05-30
CN116187265B true CN116187265B (zh) 2023-07-25

Family

ID=86452774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310475742.9A Active CN116187265B (zh) 2023-04-28 2023-04-28 一种芯片设计方法及终端

Country Status (1)

Country Link
CN (1) CN116187265B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114218887A (zh) * 2022-02-14 2022-03-22 西安芯瞳半导体技术有限公司 一种基于深度学习的芯片配置设计方法、装置及介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69425542T2 (de) * 1993-10-15 2001-03-29 Hitachi Ltd Logischer Schaltkreis mit Fehlernachweisfunktion, Verfahren zum Verwalten von Betriebsmitteln und fehlertolerantes System zu seiner Anwendung
CN103745057B (zh) * 2014-01-08 2016-05-25 西安电子科技大学 Fpga中进行电子设计自动化的逻辑单元装箱方法
CN112163394B (zh) * 2020-09-28 2023-05-12 海光信息技术股份有限公司 一种cpu芯片设计方法、装置及电子设备
CN112988451B (zh) * 2021-02-07 2022-03-15 腾讯科技（深圳）有限公司 量子纠错解码系统、方法、容错量子纠错系统及芯片
CN113298262B (zh) * 2021-06-10 2022-04-26 北京百度网讯科技有限公司 量子设备去噪方法和装置、电子设备、计算机可读介质
CN114896937A (zh) * 2022-05-24 2022-08-12 广东工业大学 一种基于强化学习的集成电路布局优化方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114218887A (zh) * 2022-02-14 2022-03-22 西安芯瞳半导体技术有限公司 一种基于深度学习的芯片配置设计方法、装置及介质

Also Published As

Publication number Publication date
CN116187265A (zh) 2023-05-30

Similar Documents

Publication Publication Date Title
JP7234370B2 (ja) ニューラルネットワークを使用した集積回路フロアプランの生成
JP6979331B2 (ja) 情報処理装置および情報処理方法
JP2022003576A (ja) 制御パルス生成方法、装置、システム、電子デバイス、記憶媒体及びプログラム
JP2007528538A (ja) フォーカスした文法を使用する生成的プログラミングシステム及び方法
WO2022247388A1 (zh) 一种数字集成电路众工艺角延时预测方法
CN112200297A (zh) 神经网络优化方法、装置及处理器
CN114218887B (zh) 一种基于深度学习的芯片配置设计方法、装置及介质
CN114676522A (zh) 融合gan和迁移学习的气动形状优化设计方法及系统及设备
CN116187265B (zh) 一种芯片设计方法及终端
CN112257368A (zh) 时钟布局方法、装置、eda工具及计算机可读存储介质
CN112990461B (zh) 构建神经网络模型的方法、装置、计算机设备和存储介质
US11520959B1 (en) Pruning of buffering candidates for improved efficiency of evaluation
WO2023284130A1 (zh) 用于卷积计算的芯片及其控制方法、电子装置
CN113505560B (zh) 一种fpga布线拥塞预测方法及系统
CN111931913B (zh) 基于Caffe的卷积神经网络在FPGA上的部署方法
CN111104767B (zh) 一种针对fpga的变精度随机梯度下降的结构及设计方法
JP5581753B2 (ja) プラント制御装置、そのモデル予測制御装置
Liao et al. On a moreau envelope wirelength model for analytical global placement
CN117236187B (zh) 一种深度学习加速器芯片的参数化设计方法及系统
Lou et al. Balanced prioritized experience replay in off-policy reinforcement learning
CN117892667B (zh) 运算器芯片设置方法、计算子系统以及智能计算平台
US20220138570A1 (en) Trust-Region Method with Deep Reinforcement Learning in Analog Design Space Exploration
CN112434817B (zh) 构建通信算法数据库的方法、装置和计算机存储介质
CN108536976B (zh) 一种基于代理模型的多学科优化软件平台
Mei et al. Adaptive GA: An essential ingredient in high-level synthesis

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant