CN100440880C - 物理地址转换装置及转换方法 - Google Patents
物理地址转换装置及转换方法 Download PDFInfo
- Publication number
- CN100440880C CN100440880C CNB031569625A CN03156962A CN100440880C CN 100440880 C CN100440880 C CN 100440880C CN B031569625 A CNB031569625 A CN B031569625A CN 03156962 A CN03156962 A CN 03156962A CN 100440880 C CN100440880 C CN 100440880C
- Authority
- CN
- China
- Prior art keywords
- physical
- chip
- physical address
- mac layer
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Computer And Data Communications (AREA)
- Small-Scale Networks (AREA)
Abstract
一种物理地址转换装置及转换方法，其中该转换装置包括：第一接口、第二接口及转换模块，其中，第一接口，与MAC层芯片建立通信连接；第二接口，与物理层芯片建立通信连接；转换模块，用于截取并屏蔽MAC层芯片的物理地址，输出预存的物理层芯片的物理地址，以与物理层芯片物理地址相匹配，实现物理层芯片与MAC层芯片正常对接。相应物理地址转换方法，包括以下步骤：预存物理层芯片的物理地址；截取并屏蔽MAC层芯片的物理地址；输出预存物理层芯片的物理地址给物理层芯片，以与物理层芯片的物理地址相匹配，实现物理层芯片与MAC层芯片正常对接。
Description
技术领域
本发明涉及物理层芯片和MAC层芯片间的通信，应用在介质无关接口中的物理地址转换装置及转换方法。
背景技术
通信领域中，媒体接入控制(MAC，Media Access Control)层芯片(或其它MAC层芯片)通过介质无关接口(MII，Media Independent Interface)的管理接口可以访问物理层芯片的寄存器，并通过这些寄存器来对物理层芯片进行控制和管理。该管理接口包括两个信号线：管理数据同步时钟输入(MDC，Management Data Clock)和双向管理数据(MDIO，Management data input/output)，具体说明如下：
MDC：管理接口的时钟，是一个非周期信号，信号的最小周期(实际是正电平时间和负电平时间之和)为400ns，最小正电平时间和负电平时间为160ns，最大的正负电平时间无限制。它与TX CLK和RX CLK无任何关系。
MDIO是一根双向的数据线，用来传送MAC层的控制信息和物理层的状态信息。MDIO数据与MDC时钟同步，在MDC上升沿有效。MDIO管理接口的数据帧结构如图1所示：
帧结构各域的含义如下：
PRE：帧前缀域，为32个连续“1”比特，这帧前缀域不是必要的，某些物理层芯片的MDIO操作就没有这个域。
ST：帧开始标志，出现“01”比特表示帧访问开始。
OP：帧操作码，比特“10”表示此帧为读操作帧，比特“01”表示此帧为写操作帧。
PHYAD：能够与之对接通信的物理层芯片的物理地址，5个比特。每个对接芯片都把自己的物理地址与这5个比特进行比较，若匹配则响应后面的操作，若不匹配，则忽略掉后面的操作。
REGAD：用来选择物理层芯片的32个寄存器中的某个寄存器的地址。
TA：状态转换域，若为读操作，则第一比特时MDIO为高阻态，第二比特时由物理层芯片使MDIO置“0”。若为写操作，则MDIO仍由MAC层芯片控制，且连续输出“10”两个比特。
DATA：帧的寄存器的数据域，16比特，若为读操作，则为物理层送到MAC层的数据，若为写操作，则为MAC层送到物理层的数据。
IDLE：帧结束后的空闲状态，此时MDIO无源驱动，处高阻状态，但一般用上拉电阻使其处在高电平。
MDIO数据帧的时序关系如图2、3所示，图2是MDIO读操作时序图，而图3是MDIO写操作时序图。
在单板设计中可能会遇到这样的情况，MAC层芯片或者其它MAC层芯片的物理地址与物理层芯片的物理地址不相同，这样就会导致物理层芯片不能通过MII管理接口访问和管理。实际应用中有很多MAC层芯片的物理地址是固定的，而物理层芯片的物理地址则可以灵活设定。如果是一个物理层芯片和一个MAC层芯片对接，则可以设定物理层芯片的物理地址与MAC层芯片的物理地址相同。如果一个物理层芯片需要和几种MAC层芯片对接，而这些MAC层芯片的物理地址又各不相同时处理起来就比较麻烦。传统的处理方法是有几种不同的MAC层芯片就开发几种对应的物理层单板，而这些单板之间的差别就是物理层芯片的物理地址不同。传统的解决方案因需要更改硬件，所以成本较高；新更改的硬件的物理地址还是固定的，不灵活。
发明内容
本发明解决的问题是MAC层芯片或者其它MAC层芯片通过介质无关接口访问物理层芯片时，避免因物理地址不匹配而开发设计多种物理层单板。
为解决上述问题，本发明物理地址转换装置包括：
第一接口，与MAC层芯片建立通信连接；
第二接口，与物理层芯片建立通信连接；
转换模块，用于截取并屏蔽MAC层芯片的物理地址，输出预存的物理层芯片的物理地址，以与物理层芯片物理地址相匹配，实现物理层芯片与MAC层芯片正常对接。
相应地，本发明物理地址转换方法，包括以下步骤
预存物理层芯片的物理地址；
截取并屏蔽MAC层芯片的物理地址；
输出预存物理层芯片的物理地址给物理层芯片，以与物理层芯片的物理地址相匹配，实现物理层芯片与MAC层芯片正常对接。
与现有技术相比，本发明具有以下优点：
1.可以完成物理地址的转换，可以把MAC层芯片通过MDIO接口发出的数据帧中的物理地址转换成任意需要的值，使MAC层芯片与对接物理层芯片的物理地址一致，实现正常连接。
2.实现简单，转换起来比较灵活，而且物理地址可以根据需要任意修改。
3.由于是串行通信，占用的I/O很少，不会影响其它电路的布局布线。
附图说明
图1是现有技术中MDIO数据的帧结构示意图。
图2是现有技术中MDIO读操作时序图。
图3是现有技术中MDIO写操作时序图。
图4是本发明物理地址转换装置的应用框图。
图5、图6是本发明物理地址转换方法的流程图。
具体实施方式
目前，因为有很多MAC层芯片的物理地址是固定的，如果物理层芯片需要和几种MAC层芯片对接，则现有技术采用必须设计不同的硬件来满足。现有技术的解决方案从更改物理层芯片的物理地址，以适应MAC层芯片物理地址的角度解决问题。而本发明物理地址转换装置及方法从相反的角度来解决问题：屏蔽MAC层芯片物理地址，通过转换输出与物理层芯片的物理地址一致的物理地址，上述从而使无论物理层芯片和MAC层芯片的物理地址是什么值都可以正常对接。这样如果出现一个物理层芯片和几种MAC层芯片对接的情况，就可以避免开发多种物理层单板。
请参照图4所示，物理层芯片1与MAC层芯片2通过本发明物理地址转换装置3进行对接建立通信。
物理地址转换装置3包括：
第一接口，与MAC层芯片建立通信连接；
第二接口，与物理层芯片建立通信连接；以及
转换模块，用于截取并屏蔽MAC层芯片的物理地址，输出预存的物理层芯片的物理地址，以与物理层芯片物理地址相匹配，实现物理层芯片与MAC层芯片正常对接。
上述物理层芯片、MAC层芯片、第一接口及第二接口对应设置有介质无关接口的管理接口，该管理接口包括两个信号线：MDC和MDIO，其中MDC作为管理接口的时钟，而MDIO用来传送MAC层的控制信息和物理层的状态信息，MDIO数据与MDC时钟同步。
MDIO数据的具有如下帧结构：
ST：帧开始标志，表示帧访问开始，本实施例中出现“01”比特表示帧访问开始；
OP：帧操作码，表示此帧为读操作帧或写操作帧，本实施例中，比特“10”表示此帧为读操作帧，比特“01”表示此帧为写操作帧；
PHYAD：物理层芯片的物理地址，对接芯片都把自己的物理地址与该物理地址进行比较，若匹配则响应后面的操作，若不匹配，则忽略掉后面的操作，本实施例中，该物理地址具有5个比特；
REGAD：用来选择物理层芯片中寄存器的地址；
TA：状态转换域，若为读操作，MDIO由物理层芯片控制，若为写操作，则MDIO仍由MAC层芯片控制；
本实施例中若为读操作，则第一比特时MDIO为高阻态，第二比特时由物理层芯片使MDIO置“0”。若为写操作，则MDIO仍由MAC层芯片控制，且连续输出“10”两个比特。
DATA：帧的寄存器的数据域，若为读操作，则为物理层送到MAC层的数据，若为写操作，则为MAC层送到物理层的数据，本实施例中数据域具有16个比特。
该物理地址转换装置3由可编程逻辑器件实现由MAC层芯片发起的MDIO数据的帧结构状态逐个迁移的过程，在每个状态可编程逻辑根据预先的约定进行不同的操作。
其中的可编程逻辑器件可以是但不限于CPLD、FPGA、PAL、GAL等，具体设计采用状态机来实现，同步于MAC层芯片的MDC的输出时钟的上升沿，并按照MII的管理接口的技术规范进行状态迁移。
本实施例中，在进入状态转换域时，判断操作码，若为01，则是读操作，设置物理地址转换装置3第一接口的MDIO为输出，第二接口的MDIO为输入；若为10，则是写操作，设置物理地址转换装置3的第一接口的MDIO为输入，第二接口的MDIO为输出。
本发明物理地址转换方法，包括如下主要步骤：
1)预存物理层芯片的物理地址；
2)截取并屏蔽MAC层芯片的物理地址；
3)输出预存的物理层芯片的物理地址给物理层芯片，以与物理层芯片的物理地址相匹配。
请结合参照图2、3、5及6，该转换方法依MDIO数据的帧结构的状态转换流程进行，一次读或者写访问开始以后，以MDC时钟的上升沿为触发开始状态的迁移。当状态迁移到PHYAD状态时开始物理地址的转换。物理地址本实施例中具有5个比特，因而一共需要5个时钟周期，一个周期输出一个比特。这五位地址可以根据实际的需要进行输出以便和物理层芯片的物理地址相匹配，这样物理层芯片就可以正常响应。如：被访问的物理层芯片其物理层地址是“00011”，则就可以根据需要分5个时钟周期输出“00011”。也即：仅对物理地址这5位进行变换，其它的操作则还保持不变，这样无论MAC层芯片输出的5位物理地址是什么值，都可以正常访问PHY芯片。
本发明物理转换方法以MDIO数据的帧结构为基础，则帧结构的状态转换流程进行，包括如下步骤：
1)读取MAC层芯片的帧开始标志；
2)判断帧开始标志是否有效，无效则返回1)，有效则继续；
本实施例中各个状态转换时采用逐位读取逐位判断方式。
例如用01表示帧访问开始，先读取帧开始标志的第一比特(图5中步骤50)；判断(图5中步骤51)，若不为0则返回步骤51，若为0则继续；读取帧开始标志的第二比特(图5中步骤52)；判断(图5中步骤53)，若不为1则返回步骤51，若为1则继续；
3)记录帧操作码(图5中步骤54、55)；
4)判断帧操作码是否合法(图5中步骤56)，不合法则返回1)，若合法则继续；
5)截取并屏蔽MAC层芯片的物理地址并输出预存物理层芯片的物理地址给物理层芯片(图5中步骤57)；
输出物理地址时，也是逐位输出，物理地址本实施例中具有5个比特，因而一共需要5个时钟周期，一个周期输出一个比特；
6)判断物理地址是否输出结束(图5中步骤58)，若输出未结束则返回5)，若结束则继续；
7)输出所选定的物理层芯片的寄存器地址(图5中步骤59)；
8)判断寄存器地址是否输出结束(图5中步骤60)，若没有结束则返回7)，若结束则继续；
9)进入状态转换域(图6中步骤61)；
本实施例中，状态转换域由两个比特表示，分为TA1和TA2，逐位进入。当进入状态转换域的第一个比特时，执行操作码判断(图6中步骤61)。
10)判断操作码(图6中步骤62)，若是读操作，则设置数据的传输方向为物理层到MAC层(图6中步骤63)；若是写操作，则设置数据的传输方向为MAC层到物理层(图6中步骤64)；
请参见步骤65，完成操作码判断及相应操作后，进入状态转换域的下一个比特TA2。
11)读/写数据(图6中步骤66)；
12)数据读/写是否结束(图6中步骤67)，若没有结束则返回10)，若结束则返回1)。
综上所述，本发明物理地址转换装置和方法可以完成物理地址的转换，可以把MAC层芯片通过MDIO接口发出的数据帧中的物理地址转换成任意需要的值，使MAC层芯片与对接物理层芯片的物理地址一致，实现正常连接。
Claims (9)
1.一种物理地址转换装置，其特征在于，该转换装置包括：
第一接口，与MAC层芯片建立通信连接；
第二接口，与物理层芯片建立通信连接；
转换模块，用于截取并屏蔽MAC层芯片的物理地址，输出预存的物理层芯片的物理地址，以与物理层芯片物理地址相匹配，实现物理层芯片与MAC层芯片正常对接。
2.如权利要求1所述的物理地址转换装置，其特征在于，该物理层芯片、MAC层芯片、第一接口及第二接口对应设置有介质无关接口的管理接口，该管理接口包括两个信号线：MDC和MDIO，其中MDC作为管理接口的时钟，而MDIO用来传送MAC层的控制信息和物理层的状态信息，MDIO数据与MDC时钟同步。
3.如权利要求2所述的物理地址转换装置，其特征在于，MDIO数据具有如下帧结构：
ST：帧开始标志，表示帧访问开始；
OP：帧操作码，表示此帧为读操作帧或写操作帧；
PHYAD：物理层芯片的物理地址，对接芯片都把自己的物理地址与该物理地址进行比较，若匹配则响应后面的操作，若不匹配，则忽略掉后面的操作；
REGAD：用来选择物理层芯片中寄存器的地址；
TA：状态转换域，若为读操作，MDIO由物理层芯片控制，若为写操作，则MDIO仍由MAC层芯片控制；
DATA：帧的寄存器的数据域，若为读操作，则为物理层送到MAC层的数据，若为写操作，则为MAC层送到物理层的数据。
4.如权利要求3所述的物理地址转换装置，其特征在于，该转换装置由可编程逻辑器件实现由MAC层芯片发起的MDIO数据的帧结构状态逐个迁移的过程，在每个状态可编程逻辑根据预先的约定进行不同的操作。
5.一种物理地址转换方法，其特征在于，该方法包括以下步骤：
b)预存物理层芯片的物理地址；
c)截取并屏蔽MAC层芯片的物理地址；
d)输出预存物理层芯片的物理地址给物理层芯片，以与物理层芯片的物理地址相匹配，实现物理层芯片与MAC层芯片正常对接。
6.如权利要求5所述的物理地址转换方法，其特征在于，该转换方法中的物理层芯片及MAC层芯片设置有介质无关接口的管理接口，该管理接口包括两个信号线：MDC和MDIO，其中MDC作为管理接口的时钟，而MDIO用来传送MAC层的控制信息和物理层的状态信息，MDIO数据与MDC时钟同步。
7.如权利要求6所述的物理地址转换方法，其特征在于，MDIO数据具有如下的帧结构：
ST：帧开始标志；
OP：帧操作码，表示此帧为读操作帧或写操作帧；
PHYAD：物理层芯片的物理地址，对接芯片都把自己的物理地址与该物理地址进行比较，若匹配则响应后面的操作，若不匹配，则忽略掉后面的操作；
REGAD：用来选择物理层芯片中寄存器的地址；
TA：状态转换域，若为读操作，则由物理层芯片控制MDIO；若为写操作，则MDIO仍由MAC层芯片控制；
DATA：帧的寄存器的数据域，若为读操作，则为物理层送到MAC层的数据，若为写操作，则为MAC层送到物理层的数据。
8.如权利要求7所述的物理地址转换方法，其特征在于，该转换方法依MDIO数据的帧结构的状态转换流程进行，步骤b)和c)之间进一步包括如下步骤：
a1)读取MAC层芯片的帧开始标志；
a2)判断帧开始标志是否有效，无效则返回步骤a1)，有效则继续；
a3)记录帧操作码；
a4)判断帧操作码是否合法，不合法则返回步骤a1)，若合法则执行步骤c)和d)。
9.如权利要求8所述的物理地址转换方法，其特征在于，步骤d)后进一步包括以下步骤：
e1)判断物理地址是否输出结束，若输出未结束则返回步骤d)，若结束则继续；
e2)输出所选定的物理层芯片的寄存器地址；
e3)判断寄存器地址是否输出结束，若没有结束则返回步骤e2)，若结束则继续；
e4)进入状态转换域；
e5)判断操作码，若是读操作，则设置数据的传输方向为物理层到MAC层；若是写操作，则设置数据的传输方向为MAC层到物理层；
e6)读/写数据；
e7)数据读/写是否结束，若没有结束则返回步骤e6)，若结束则返回步骤a1)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031569625A CN100440880C (zh) | 2003-09-16 | 2003-09-16 | 物理地址转换装置及转换方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031569625A CN100440880C (zh) | 2003-09-16 | 2003-09-16 | 物理地址转换装置及转换方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1599369A CN1599369A (zh) | 2005-03-23 |
| CN100440880C true CN100440880C (zh) | 2008-12-03 |
Family
ID=34660157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031569625A Expired - Lifetime CN100440880C (zh) | 2003-09-16 | 2003-09-16 | 物理地址转换装置及转换方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100440880C (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101043330B (zh) * | 2006-06-22 | 2010-08-25 | 华为技术有限公司 | 一种防mac地址仿冒的装置及方法 |
| CN101132283B (zh) * | 2007-08-27 | 2010-04-14 | 杭州华三通信技术有限公司 | 一种以太网帧结束标志处理方法及设备 |
| CN101465842B (zh) * | 2007-12-21 | 2012-05-23 | 瑞昱半导体股份有限公司 | 集成电路的设定方法及其电路和应用 |
| CN102521189A (zh) * | 2011-12-08 | 2012-06-27 | 北京华源格林科技有限公司 | 一种通过cpld实现mdio接口信号转换的方法 |
| CN112003910B (zh) * | 2020-08-11 | 2022-05-13 | 苏州浪潮智能科技有限公司 | 一种以太网络物理层与介质访问控制层的交互方法和装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1422043A (zh) * | 2001-11-28 | 2003-06-04 | 株式会社科赛思 | 用于在具有smii标准的设备之间仲裁数据传输的装置和方法 |
| US20030140187A1 (en) * | 2002-01-22 | 2003-07-24 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer system reading data from secondary storage medium when receiving upper address from outside and writing data to primary storage medium |
-
2003
- 2003-09-16 CN CNB031569625A patent/CN100440880C/zh not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1422043A (zh) * | 2001-11-28 | 2003-06-04 | 株式会社科赛思 | 用于在具有smii标准的设备之间仲裁数据传输的装置和方法 |
| US20030140187A1 (en) * | 2002-01-22 | 2003-07-24 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer system reading data from secondary storage medium when receiving upper address from outside and writing data to primary storage medium |
Non-Patent Citations (2)
| Title |
|---|
| 快速以太网技术-介质无关接口和自动协商. 刘琼，虞水俊，窦文华.微型机与应用，第9期. 1998 |
| 快速以太网技术-介质无关接口和自动协商. 刘琼，虞水俊，窦文华.微型机与应用，第9期. 1998 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1599369A (zh) | 2005-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5878234A (en) | Low power serial protocol translator for use in multi-circuit board electronic systems | |
| US5619722A (en) | Addressable communication port expander | |
| US20180276157A1 (en) | Serial peripheral interface daisy chain mode system and apparatus | |
| US5416909A (en) | Input/output controller circuit using a single transceiver to serve multiple input/output ports and method therefor | |
| EP1979822B1 (en) | Data bus interface with interruptible clock | |
| US20100064083A1 (en) | Communications device without passive pullup components | |
| CN101911000A (zh) | 用于连接电子装置的控制总线 | |
| US6205493B1 (en) | State machine for selectively performing an operation on a single or a plurality of registers depending upon the register address specified in a packet | |
| JPH1083375A (ja) | Ｓｃｓｉシステム | |
| CN101089838A (zh) | 一种实现i2c读写时序的方法 | |
| CA2124029A1 (en) | Method and apparatus for providing accurate and complete communications between different bus architectures in an information handling system | |
| EP3336710B1 (en) | I²c bridge device | |
| CN101183347A (zh) | 一种自适应速率匹配总线的桥接电路 | |
| CN104991876A (zh) | 一种串行总线控制方法及装置 | |
| US5884044A (en) | Dedicated DDC integrable multimode communications cell | |
| CN114911743B (zh) | Spi从机设备、spi主机设备和相关的通信方法 | |
| CN1819554B (zh) | 数据处理系统及其数据接口连接方法 | |
| CN100440880C (zh) | 物理地址转换装置及转换方法 | |
| CN102316177B (zh) | 地址解析方法、系统和地址解析器 | |
| US4993023A (en) | Apparatus for providing multiple controller interfaces to a standard digital modem and including multiplexed contention resolution | |
| US20060277331A1 (en) | Communication using bit replication | |
| US6385669B1 (en) | Method and apparatus for the detection of the presence of a device on a high speed digital data bus | |
| CN100426268C (zh) | 光模块寻址装置及其方法 | |
| CN100353718C (zh) | 一种扩展i2c总线的系统及方法 | |
| CN107918593A (zh) | 近端一对多串行总线的拓展接口电路以及通信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20081203 |