CN104991876A - 一种串行总线控制方法及装置 - Google Patents
一种串行总线控制方法及装置 Download PDFInfo
- Publication number
- CN104991876A CN104991876A CN201510344618.4A CN201510344618A CN104991876A CN 104991876 A CN104991876 A CN 104991876A CN 201510344618 A CN201510344618 A CN 201510344618A CN 104991876 A CN104991876 A CN 104991876A
- Authority
- CN
- China
- Prior art keywords
- slave
- level signal
- master
- low level
- transmission switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000005540 biological transmission Effects 0.000 claims abstract description 178
- 238000001514 detection method Methods 0.000 claims description 33
- 230000000630 rising effect Effects 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 2
- 229940127236 atypical antipsychotics Drugs 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- QWCRAEMEVRGPNT-UHFFFAOYSA-N buspirone Chemical compound C1C(=O)N(CCCCN2CCN(CC2)C=2N=CC=CN=2)C(=O)CC21CCCC2 QWCRAEMEVRGPNT-UHFFFAOYSA-N 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明实施例提供了一种串行总线控制方法及装置，所述方法包括：对待传输数据的主设备接口和从设备接口进行检测；当检测到所述主设备接口为低电平时，开启主从传输开关，将所述主设备发送的低电平信号传输至所述从设备，当检测到所述主设备接口为高电平时，关闭主从传输开关，从设备接口通过外接第一上拉电阻输出高电平信号；当检测到所述从设备接口为低电平时，开启从主传输开关，将所述从设备发送的低电平信号传输至所述主设备，当检测到所述从设备接口为高电平时，关闭从主传输开关，主设备接口通过外接第二上拉电阻输出高电平信号。本发明实施例提供的串行总线控制方法及装置，能够低成本控制串行总线的多通道传输。
Description
技术领域
本发明涉及计算机技术领域，尤其涉及一种串行总线控制方法及装置。
背景技术
总线(BUS)是指通过分时复用的方式，将信息从一个或多个源部件传送到一个或多个目的部件的一组传输线。按照传输数据的方式划分，可以分为串行总线和并行总线。串行总线中，二进制数据逐位通过一根数据线发送到目的器件；并行总线的数据线通常超过2根。
串行总线可以为内部集成电路(Inter Integrated-circuit Bus，I2C)总线、串行管理接口(Serial Management Interface，SMI)总线等等，SMI总线和I2C总线工作原理类似，下面以I2C总线为例进行说明。
I2C总线是由Philips开发的一种简单的双向两线串行总线，能够有效实现微型电子器件之间的控制，I2C总线涉及到的器件包括：发送器、接收器、主设备(MASTER)、从设备(SLAVE)；发送器：发送数据到总线的器件；接收器：从总线接收数据的器件；主设备：初始化发送、产生时钟信号和终止发送的器件，又称为主设备；从设备：被主设备寻址的器件，又称为从设备。
I2C总线包括两条总线线路：数据线SDA和时钟线SCL，在I2C协议中，SDA和SCL每个连接到总线的器件可以通过唯一的地址和主设备/从设备关系软件设定地址，主设备既可以充当主设备发送器，也可以充当主设备接收器。先以I2C总线为例，简要说明下串行总线的数据传输过程：I2C总线的数据传输格式参考图1，主设备在起始条件S后发送一个命令，该命令中首先是从设备地址，该从设备地址长度为7比特，紧接着第8位为数据方向位R/W，0可表示发送(写)数据，1可表示请求(读)数据。被寻址的从设备接收到该命令后，回复给主设备一个确认ACK；若当前数据传输周期为发送周期，主设备接收到该ACK后，将数据以字节为单位串行送上SDA；若当前数据传输周期为请求周期，则从设备在发送ACK后，将数据以字节为单位串行送上SDA；接收器接收到数据后，给出确认ACK；发送器收到该确认ACK后可以继续发送下一组数据，直至主设备产生停止位P则终止。
现在很多电子系统都是模块化设计，包括一个模板和多个子板(又称为子卡)，母板提供若干子卡接插件接口，该接插件接口支持不同类型的子卡，具体实现时，将一个带电可擦写可编程只读存储器(Electrically ErasableProgrammable Read-Only Memory，EEPROM)放置在一个子卡位置上，该EEPROM存储一组子卡信息，当系统启动时，母板上的系统控制器通过I2C总线读取EEPROM内的信息，根据读取的信息判断子卡类型，完成初始化工作。
上述方法虽然实现较为简易，但是I2C总线中分配给EEPROM的地址段为1010 000至1010 111，其中，前四位固定为1010，只有后三位为用户可配置的，如此，该系统中母板最多可以挂接8个子卡，不能满足用户使用需要。
目前常利用I2C multiplexer PCA9548芯片进行串行总线控制，可以将一个上行SCL/SDA通道扩展出多个下行的I2C通道，利用命令选择与上行通道接通的下行通道，同时保证上行通道与其他下行通道断开。PCA9548芯片一次只能选中一个下行通道，每个下行通道可以挂接8个子卡，PCA9548芯片有8个下行通道，可同时挂接64个子卡，基本可以保证I2C总线在模块化电子系统应用需求。但是该I2C总线的实现方式中，PCA9548芯片成本较高，且I2C总线的两位信号都要通过芯片进行切换，PCB(印刷电路板)走线较多，占用PCB面积，增加了PCB的开销。
发明内容
本发明的实施例提供了一种串行总线控制方法及装置，能够低成本控制串行总线的多通道传输。
本发明提供了如下方案：
一种串行总线控制方法，包括：
对待传输数据的主设备接口和从设备接口进行检测；
当检测到所述主设备接口为低电平时，开启主从传输开关，将所述主设备发送的低电平信号传输至所述从设备，当检测到所述主设备接口为高电平时，关闭主从传输开关，从设备接口通过外接第一上拉电阻输出高电平信号；
当检测到所述从设备接口为低电平时，开启从主传输开关，将所述从设备发送的低电平信号传输至所述主设备，当检测到所述从设备接口为高电平时，关闭从主传输开关，主设备接口通过外接第二上拉电阻输出高电平信号。
一种串行总线控制装置，所述装置包括：检测模块、第一控制模块、第二控制模块；其中，
检测模块，用于对待传输数据的主设备接口和从设备接口进行检测；
第一控制模块，用于当检测模块检测到所述主设备接口为低电平时，开启自身的主从传输开关，将所述主设备发送的低电平信号传输至所述从设备，当检测到所述主设备接口为高电平时，关闭所述主从传输开关，从设备接口通过外接第一上拉电阻输出高电平信号；
第二控制模块，用于当检测模块检测到所述从设备接口为低电平时，开启自身的从主传输开关，将所述从设备发送的低电平信号传输至所述主设备，当检测到所述从设备接口为高电平时，关闭所述从主传输开关，主设备接口通过外接第二上拉电阻输出高电平信号。
由上述本发明的实施例提供的技术方案可以看出，本发明实施例提供的串行总线控制方法及装置，通过对待传输数据的从设备通道的主设备接口和从设备接口进行检测，当检测到主设备接口或从设备接口为低电平，开启主从传输开关或从主传输开关，实现低电平透传；检测到主设备接口或从设备接口为高电平，关闭主从传输开关或从主传输开关，通过外接上拉电阻实现高电平传输，能够保证从设备通道的主设备接口和从设备接口的信号一致，实现了主从设备之间的数据传输，利用可编程逻辑器件即实现串行总线的多通道控制，不仅能够满足用户使用需要，实现成本低，且无需占用PCB面积，进一步减少物料成本。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为I2C总线数据传输格式的示意图；
图2为本发明实施例提供的串行总线控制方法的实现流程图；
图3为本发明实施例一提供的串行总线控制方法的实现流程图；
图4a为本发明实施例提供的四选一的多路分发器件的示意图；
图4b为本发明实施例提供的四选一的多路选择开关的示意图；
图5为本发明实施例二提供的串行总线控制方法的实现流程图；
图6为本发明实施例三提供的串行总线控制方法的实现流程图；
图7为本发明实施例四提供的串行总线控制方法的实现流程图；
图8为本发明实施例提供的串行总线控制装置的结构示意图；
图9为本发明实施例一提供的串行总线控制装置的结构示意图；
图10为本发明实施例一中主设备发起总线操作时的时序转换关系示意图；
图11为本发明实施例一种从设备发起总线操作时的时序转换关系示意图。
具体实施方式
为便于对本发明实施例的理解，下面将结合附图以几个具体实施例为例做进一步的解释说明，且各个实施例并不构成对本发明实施例的限定。
串行总线引脚接口大都是采用漏极开路(OD门)的电路结构，漏极开路输出外接上拉电阻输出高电平，当芯片的引脚定义为漏极开路输出，驱动该芯片则会输出低电平，若要输出高电平，并不需要对该芯片进行驱动，只需依靠外部上拉电阻即可；而串行总线引脚接口采用的OD门，依靠外部上拉电阻实现高电平输出。
图2为本发明实施例提供的串行总线控制方法的实现流程图，如图2所示，所述串行总线控制方法的执行主体可以为可编程逻辑器件，包括下述步骤：
步骤201，对待传输信号的主设备接口和从设备接口进行检测；
这里，一个主设备可与多个从设备进行通信，可编程逻辑器件与主设备和从设备相连，具体可通过自身的管脚与主设备接口和从设备接口相连，通过与待传输信号的主设备接口和从设备接口相连的管脚对主设备接口和从设备接口进行检测。
步骤202，当检测到所述主设备接口为低电平时，开启主从传输开关，将所述主设备发送的低电平信号传输至所述从设备，当检测到所述主设备接口为高电平时，关闭主从传输开关，从设备接口通过外接第一上拉电阻输出高电平信号；
这里，所述主从传输开关，用于开启或关闭主设备向从设备发送信号的通道。
步骤203，当检测到所述从设备接口为低电平时，开启从主传输开关，将所述从设备发送的低电平信号传输至所述主设备，当检测到所述从设备接口为高电平时，关闭从主传输开关，主设备接口通过外接第二上拉电阻输出高电平信号。
这里，所述从主传输开关，用于开启或关闭从设备向主设备发送信号的通道。
本发明实施例提供的串行总线控制方法，通过对待传输数据的从设备通道的主设备接口和从设备接口进行检测，当检测到主设备接口或从设备接口为低电平，开启主从传输开关或从主传输开关，实现低电平透传；检测到主设备接口或从设备接口为高电平，关闭主从传输开关或从主传输开关，通过外接上拉电阻实现高电平传输，能够保证从设备通道的主设备接口和从设备接口的信号一致，实现了主从设备之间的数据传输，利用可编程逻辑器件即实现串行总线的多通道控制，不仅能够满足用户使用需要，实现成本还低，且无需占用PCB面积，进一步减少物料成本。
图3为本发明实施例一提供的串行总线控制方法的实现流程图，该实施例一为主设备向从设备发送信号的实施例，如图3所示，所述实施例一的执行主体可以为可编程逻辑器件，包括下述步骤：
步骤301，多路选择开关和多路分发器件利用通道选择信号进行待传输信号的主设备接口和从设备接口的选择。
通道选择信号可以为外界输入的控制信号，通道选择控制信号控制多路选择开关和多路分发器件进行主设备与从设备的选择，即确定待传输信号的主设备接口和从设备接口。
下面以在通道中四选一为例进行说明，如图4a和图4b所示，ch_sel信号即为上述通道选择信号，该信号为2bit的选通开关，i2c_sda_m_i为主设备的数据输入信号，i2c_sda_s_o为4路输出给从设备端数据信号，分别表示为i2c_sda_s_o[0]，i2c_sda_s_o[1]，i2c_sda_s_o[2]，i2c_sda_s_o[3]；i2c_sda_m_o为输出给主设备的数据信号，i2c_sda_s_i为4路从设备端数据输入信号，分别表示为i2c_sda_s_i[0]，i2c_sda_s_i[1]，i2c_sda_s_i[2]，i2c_sda_s_i[3]。其中DMX为多路分发器，根据ch_sel将i2c_sda_m_i的信号传输至i2c_sda_s_o其中一个通道，其它通道信号不变；SW为多路选择开关，即根据ch_sel将i2c_sda_s_i其中的一路信号传输至i2c_sda_m_o。例如当ch_sel为00时，表示选择0通道，即连接0通道的从设备与主设备互联；当ch_sel为01时，表示选择1通道，即连接1通道的从设备与主设备互联；当ch_sel为10时，表示选择2通道，即连接2通道的从设备与主设备互联；当ch_sel为11时，表示选择3通道，即连接3通道的从设备与主设备互联。
步骤302，对待传输信号的主设备接口和从设备接口进行检测；
本步骤中，可以依据高频时钟信号对所述主设备接口和从设备接口进行输出电平检测，采用高频时钟是因为I2C总线中是利用寄存器进行信号保存，而寄存器需要时钟信号进行触发且具有一定延时，采用高频是为了保证延迟不会太大，这里高频时钟的频率高于I2C总线SCL时钟的10倍频率。
步骤303，当检测到所述主设备接口为低电平时，开启主从传输开关，将所述主设备发送的低电平信号传输至从设备；
当检测到所述主设备接口为低电平时，说明该主设备接口需要发送低电平信号至从设备，此时需要开启主从传输开关，以保证所述主设备将低电平信号发送至所述从设备，这里，所述主从传输开关，用于开启或关闭主设备向从设备发送信号的通道。
具体地，开启主从传输开关可以为：接收所述主设备接口输出的低电平信号和从主传输开关输出的信号并处理；用处理得到的信号使能所述主从传输开关通过多路分发器件驱动所述从设备接口为低电平，此时所述主设备发送的低电平信号透传至所述从设备。
步骤304，当检测到所述主设备接口为高电平时，关闭主从传输开关，从设备接口通过外接第一上拉电阻输出高电平信号；
当检测到所述主设备接口为高电平，说明该主设备接口需要发送高电平信号，此时需要关闭主从传输开关，从设备接口通过外接第一上拉电阻输出高电平信号即可。
具体地，关闭主从传输开关可以为：接收所述主设备接口输出的高电平信号和从主传输开关输出的信号并处理；用处理得到的信号使能所述主从传输开关通过所述多路分发器件停止驱动所述从设备接口为低电平，此时主从传输开关关闭，主设备向从设备发送数据的通道关闭，从设备不再被驱动，从设备接口外接的第一外拉电阻拉高接口电平，进而从设备输出高电平信号。
图5为本发明实施例二提供的串行总线控制方法的实现流程图，该实施例二为主设备向从设备发送信号的又一实施例，如图5所示，本实施例二的执行主体可以为可编程逻辑器件，包括下述步骤：
步骤501，多路选择开关和多路分发器件利用通道选择信号进行待传输信号的主设备接口和从设备接口的选择。
通道选择信号可以为外界输入的控制信号，通道选择控制信号控制多路选择开关和多路分发器件进行主设备与从设备之间的选择，即确定待传输信号的主设备接口和从设备接口。
下面以在通道中四选一为例进行说明，如图4a和图4b所示，ch_sel信号即为上述通道选择信号，该信号为2bit的选通开关，i2c_sda_m_i为主设备的数据输入信号，i2c_sda_s_o为4路输出给从设备端数据信号，分别表示为i2c_sda_s_o[0]，i2c_sda_s_o[1]，i2c_sda_s_o[2]，i2c_sda_s_o[3]；i2c_sda_m_o为输出给主设备的数据信号，i2c_sda_s_i为4路从设备端数据输入信号，分别表示为i2c_sda_s_i[0]，i2c_sda_s_i[1]，i2c_sda_s_i[2]，i2c_sda_s_i[3]。其中DMX为多路分发器，根据ch_sel将i2c_sda_m_i的信号传输至i2c_sda_s_o其中一个通道，其它通道信号不变；SW为多路选择开关，即根据ch_sel信号将i2c_sda_s_i其中的一路信号传输至i2c_sda_m_o。例如当ch_sel为00时，表示选择0通道，即连接0通道的从设备与主设备互联；当ch_sel为01时，表示选择1通道，即连接1通道的从设备与主设备互联；当ch_sel为10时，表示选择2通道，即连接2通道的从设备与主设备互联；当ch_sel为11时，表示选择3通道，即连接3通道的从设备与主设备互联。
步骤502，对待传输信号的主设备接口和从设备接口进行检测；
本步骤中，可以依据高频时钟信号对所述主设备接口和从设备接口进行电输出电平检测，采用高频时钟是因为I2C总线中是利用寄存器进行信号保存，而寄存器需要时钟信号进行触发且具有一定延时，采用高频是为了保证延迟不会太大，这里高频时钟的频率高于I2C总线SCL时钟的10倍频率。
步骤503，当检测到所述主设备接口为低电平时，接收所述主设备接口输出的低电平信号和从主传输开关输出的信号并处理；用处理得到的信号使能所述主从传输开关通过多路分发器件驱动所述从设备接口为低电平，将所述主设备发送的低电平信号传输至所述从设备；
当检测到所述主设备接口为低电平时，说明该主设备接口需要发送低电平信号至从设备，此时需要开启主从传输开关，以保证所述主设备将低电平信号发送至所述从设备，这里，所述主从传输开关，用于开启或关闭主设备向从设备发送信号的通道。
此时主设备接口低电平传输至从设备接口，主设备向从设备发送数据的通道开启，将所述主设备发送的数据传输至所述从设备。
这里，所述接收所述主设备接口输出的低电平信号和从主传输开关输出的信号并处理，具体为：分别将所述主设备接口输出的低电平信号和所述从主传输开关输出的低电平信号反相为第一高电平信号和第二高电平信号；将第一高电平信号和第二高电平信号进行与操作后，输出第三高电平信号；
相应地，所述用处理得到的信号使能所述主从传输开关驱动所述从设备接口为低电平，将所述主设备发送的数据传输至所述从设备，具体为：主从传输开关接收第三高电平信号，并在接收的时钟信号的下一个上升沿输出第五高电平信号；多路分发器件接收到所述第五高电平信号后，开启输出使能，驱动所述从设备接口为低电平。
步骤504，当检测到所述主设备接口为高电平，接收所述主设备接口输出的高电平信号和从主传输开关输出的信号并处理；用处理得到的信号使能所述主从传输开关通过多路分发器件停止驱动所述从设备接口为低电平，从设备接口通过外接第一上拉电阻输出高电平信号；
当检测到所述主设备接口变为高电平，说明该主设备接口需要发送高电平信号，此时需要关闭主从传输开关，从设备接口通过外接第一上拉电阻输出高电平信号即可。
此时主从传输开关关闭，主设备向从设备发送数据的通道关闭，从设备不再被驱动，从设备接口的第一上拉电阻拉高接口电平，进而从设备输出高电平信号。
这里，接收所述主设备接口输出的高电平信号和从主传输开关输出的信号并处理，具体为：分别将所述主设备接口输出的高电平信号和所述从主传输开关输出的低电平信号反相为第一低电平信号和第四高电平信号；将第一低电平信号和第四高电平信号进行与操作后，输出第二低电平信号；
相应的，用处理得到的信号使能所述主从传输开关停止驱动所述从设备接口为低电平，具体为：主从传输开关接收第二低电平信号，并在接收的时钟信号的下一个上升沿输出第三低电平信号；多路分发器件接收到所述第三低电平信号后，关闭输出使能，停止驱动所述从设备接口为低电平。
图6为本发明实施例三提供的串行总线控制方法的实现流程图，该实施例三是从设备向主设备发送信号的又一实施例，如图6所示，所述实施例三的执行主体可以为可编程逻辑器件，包括下述步骤：
步骤601，多路选择开关和多路分发器件利用通道选择信号进行待传输信号的主设备接口和从设备接口的选择。
通道选择信号可以为外界输入的控制信号，通道选择控制信号控制多路选择开关和多路分发器件进行主设备与从设备的选择，即确定待传输信号的主设备接口和从设备接口。
下面以在通道中四选一为例进行说明，如图4a和图4b所示，ch_sel信号即为上述通道选择信号，该信号为2bit的选通开关，i2c_sda_m_i为主设备的数据输入信号，i2c_sda_s_o为4路输出给从设备端数据信号，分别表示为i2c_sda_s_o[0]，i2c_sda_s_o[1]，i2c_sda_s_o[2]，i2c_sda_s_o[3]；i2c_sda_m_o为输出给主设备的数据信号，i2c_sda_s_i为4路从设备端数据输入信号，分别表示为i2c_sda_s_i[0]，i2c_sda_s_i[1]，i2c_sda_s_i[2]，i2c_sda_s_i[3]。其中DMX为多路分发器，根据ch_sel将i2c_sda_m_i的信号传输至i2c_sda_s_o其中一个通道，其它通道信号不变；SW为多路选择开关，即根据ch_sel将i2c_sda_s_i其中的一路信号传输至i2c_sda_m_o。例如当ch_sel为00时，表示选择0通道，即连接0通道的从设备与主设备互联；当ch_sel为01时，表示选择1通道，即连接1通道的从设备与主设备互联；当ch_sel为10时，表示选择2通道，即连接2通道的从设备与主设备互联；当ch_sel为11时，表示选择3通道，即连接3通道的从设备与主设备互联。
步骤602，对待传输信号的主设备接口和从设备接口进行检测；
本步骤中，可以依据高频时钟信号对所述主设备接口和从设备接口进行输出电平检测，采用高频时钟是因为I2C总线中是利用寄存器进行信号保存，而寄存器需要时钟信号进行触发且具有一定延时，采用高频是为了保证延迟不会太大，这里高频时钟的频率高于I2C总线SCL时钟的10倍频率。
步骤603，当检测到所述从设备接口为低电平时，开启从主传输开关，将所述从设备发送的低电平信号传输至所述主设备。
当检测到所述从设备接口为低电平时，说明该从设备接口需要发送低电平信号至主设备，此时需要开启从主传输开关，以保证所述从设备将低电平信号发送所述主设备，这里，所述从主传输开关，用于开启或关闭从设备向主设备发送信号的通道。
具体地，开启从主传输开关可以为：接收所述从设备接口输出的低电平信号和所述主从传输开关输出的信号并处理；用处理得到的信号使能所述从主传输开关驱动所述主设备接口为低电平，此时所述从设备发送的低电平信号透传至所述主设备。
步骤604，当检测到所述从设备接口为高电平时，关闭从主传输开关，主设备接口通过外接第二上拉电阻输出高电平信号；
当检测到所述从设备接口为高电平，说明该从设备接口需要发送高电平信号，此时需要关闭从主传输开关，主设备接口通过外接第二上拉电阻输出高电平信号即可。
具体地，关闭从主传输开关可以为：接收所述从设备接口输出高电平信号和所述主从传输开关输出的信号并处理；用处理得到的信号使能所述从主传输开关停止驱动所述主设备接口为低电平，此时从主传输开关关闭，从设备向主设备发送数据的通道关闭，主设备不再被驱动，主设备接口外接的第二外拉电阻拉高接口电平，进而主设备输出高电平信号。
图7为本发明实施例四提供的串行总线控制方法的实现流程图，该实施例四为从设备向主设备发送信号的又一实施例，如图7所示，所述实施例四的执行主体可以为可编程逻辑器件，包括下述步骤：
步骤701，多路选择开关和多路分发器件利用通道选择信号进行待传输信号的主设备接口和从设备接口的选择。
通道选择信号可以为外界输入的控制信号，通道选择控制信号控制多路选择开关和多路分发器件进行主设备与从设备的选择，即确定待传输信号的主设备接口和从设备接口。
下面以在通道中四选一为例进行说明，如图4a和图4b所示，ch_sel信号即为上述通道选择信号，该信号为2bit的选通开关，i2c_sda_m_i为主设备的数据输入信号，i2c_sda_s_o为4路输出给从设备端数据信号，分别表示为i2c_sda_s_o[0]，i2c_sda_s_o[1]，i2c_sda_s_o[2]，i2c_sda_s_o[3]；i2c_sda_m_o为输出给主设备的数据信号，i2c_sda_s_i为4路从设备端数据输入信号，分别表示为i2c_sda_s_i[0]，i2c_sda_s_i[1]，i2c_sda_s_i[2]，i2c_sda_s_i[3]。其中DMX为多路分发器，根据ch_sel将i2c_sda_m_i的信号传输至i2c_sda_s_o其中一个通道，其它通道信号不变；SW为多路选择开关，即根据ch_sel将i2c_sda_s_i其中的一路信号传输至i2c_sda_m_o。例如当ch_sel为00时，表示选择0通道，即连接0通道的从设备与主设备互联；当ch_sel为01时，表示选择1通道，即连接1通道的从设备与主设备互联；当ch_sel为10时，表示选择2通道，即连接2通道的从设备与主设备互联；当ch_sel为11时，表示选择3通道，即连接3通道的从设备与主设备互联。
步骤702，对待传输信号的主设备接口和从设备接口进行检测；
本步骤中，可以依据高频时钟信号对所述主设备接口和从设备接口进行输出电平检测，采用高频时钟是因为I2C总线中是利用寄存器进行信号保存，而寄存器需要时钟信号进行触发且具有一定延时，采用高频是为了保证延迟不会太大，这里高频时钟的频率高于I2C总线SCL时钟的10倍频率。
步骤703，当检测到所述从设备接口为低电平时，接收所述从设备接口输出的低电平信号和所述主从传输开关输出的信号并处理；用处理得到的信号使能所述从主传输开关驱动所述主设备接口为低电平，将所述从设备发送的低电平信号传输至所述主设备。
当检测到所述从设备接口为低电平时，说明该从设备接口需要发送低电平信号至主设备，此时需要开启从主传输开关，以保证所述从设备将低电平信号发送至所述主设备，这里，所述从主传输开关，用于开启或关闭从设备向主设备发送信号的通道。
此时所述从设备发送的低电平信号透传至所述主设备。
这里，所述接收所述从设备接口输出的低电平信号和所述主从传输开关输出的信号并处理，具体为：分别将所述从设备接口输出的低电平信号和所述从主传输开关输出的低电平信号反相为第六高电平信号和第七高电平信号；将第六高电平信号和第七高电平信号进行与操作后，输出第八高电平信号；
相应地，用处理得到的信号使能所述从主传输开关驱动所述主设备接口为低电平，将所述从设备发送的数据传输至所述主设备，具体为：从主传输开关接收第八高电平信号，并在接收的时钟信号的下一个上升沿输出第十高电平信号；第十高电平信号输出至所述主设备接口，驱动所述主设备接口为低电平。
步骤704，当检测到所述从设备接口为高电平，接收所述从设备接口输出高电平信号和所述主从传输开关输出的信号并处理；用处理得到的信号使能所述从主传输开关停止驱动所述主设备接口为低电平，主设备接口通过外接第二上拉电阻输出高电平信号。
当检测到所述从设备接口为高电平，说明该从设备接口需要发送高电平信号，此时需要关闭从主传输开关，主设备接口通过外接第二上拉电阻输出高电平信号即可。
此时从主传输开关关闭，从设备向主设备发送数据的通道关闭，主设备不再被驱动，主设备接口的第二上拉电阻拉高接口电平，进而主设备输出高电平信号。
这里，所述接收所述从设备接口输出高电平信号和所述主从传输开关输出的信号并处理，具体为：分别将所述从设备接口输出的高电平信号和所述主从传输开关输出的低电平信号反相为第四低电平信号和第九高电平信号；将第四低电平信号和第九高电平信号进行与操作后了，输出第五低电平信号；
相应地，用处理得到的信号使能所述从主传输开关停止驱动所述主设备接口为低电平，具体为：从主传输开关接收第五低电平信号，并在接收的时钟信号的下一个上升沿输出第六低电平信号；第六低电平信号输出至所述主设备接口，停止驱动所述主设备接口为低电平。
图8为本发明实施例提供的串行总线控制装置的结构示意图，如图8所示，所述装置包括：检测模块、第一控制模块、第二控制模块；其中，
检测模块，用于对待传输数据的主设备接口和从设备接口进行检测；
第一控制模块，用于当检测模块检测到所述主设备接口为低电平时，开启自身的主从传输开关，将所述主设备发送的低电平信号传输至所述从设备，当检测到所述主设备接口为高电平时，关闭所述主从传输开关，从设备接口通过外接第一上拉电阻输出高电平信号；
第二控制模块，用于当检测模块检测到所述从设备接口为低电平时，开启自身的从主传输开关，将所述从设备发送的低电平信号传输至所述主设备，当检测到所述从设备接口为高电平时，关闭所述从主传输开关，主设备接口通过外接第二上拉电阻输出高电平信号。
进一步地，所述装置还包括：多路选择开关和多路分发器件，分别用于利用通道选择信号进行从设备通道的选择。
可选的，所述第一控制模块还包括第一处理子模块；其中，
当所述检测模块检测到所述主设备接口为低电平时，所述第一处理子模块，用于接收所述主设备接口输出的低电平信号和从主传输开关输出的信号并处理；
所述主从传输开关，用于接收所述第一处理子模块处理得到的信号，并通过多路分发器件驱动所述从设备接口为低电平；
当所述检测模块检测到所述主设备接口为高电平时，所述第一处理子模块，还用于接收所述主设备接口输出的高电平信号和从主传输开关输出的信号并处理；
所述主从传输开关，还用于接收所述第一处理子模块处理得到的信号，并通过所述多路分发器件停止驱动所述从设备接口为低电平。
可选的，所述第一处理子模块具体用于分别将所述主设备接口输出的低电平信号和所述从主传输开关输出的低电平信号反相为第一高电平信号和第二高电平信号；将第一高电平信号和第二高电平信号进行与操作后，输出第三高电平信号；或，
分别将所述主设备接口输出的高电平信号和所述从主传输开关输出的低电平信号反相为第一低电平信号和第四高电平信号；将第一低电平信号和第四高电平信号进行与操作后，输出第二低电平信号。
可选的，所述主从传输开关，具体用于接收第三高电平信号，并在接收的时钟信号的下一个上升沿输出第五高电平信号至所述多路分发器件；或，接收第二低电平信号，并在接收到的时钟信号的下一个上升沿输出第三低电平信号至所述多路分发器件；
所述多路分发器件，用于接收到所述第五高电平信号后，开启输出使能，驱动所述从设备接口为低电平；或，接收到所述第三低电平信号后，关闭输出使能，停止驱动所述从设备接口为低电平。
可选的，所述第二控制模块还包括第二处理子模块；其中，
当所述检测模块检测到所述从设备接口为低电平时，所述第二处理子模块，用于接收所述从设备接口输出的低电平信号和所述主从传输开关输出的信号并处理；
所述从主传输开关，用于接收所述第二处理子模块处理得到的信号，并驱动所述主设备接口为低电平；
当所述检测模块检测到所述从设备接口为高电平时，所述第二处理子模块，还用于接收所述从设备接口输出的高电平信号和所述主从传输开关输出的信号并处理；
所述从主传输开关，还用于接收所述第二处理子模块处理得到的信号，并停止驱动所述主设备接口为低电平。
可选的，所述第二处理子模块具体用于分别将所述从设备接口输出的低电平信号和所述从主传输开关输出的低电平信号反相为第六高电平信号和第七高电平信号；将第六高电平信号和第七高电平信号进行与操作后，输出第八高电平信号；或，
分别将所述从设备接口输出的高电平信号和所述主从传输开关输出的低电平信号反相为第四低电平信号和第九高电平信号；将第四低电平信号和第九高电平信号进行与操作后了，输出第五低电平信号。
可选的，所述从主传输开关，具体用于接收第八高电平信号，并在接收的时钟信号的下一个上升沿输出第十高电平信号；第十高电平信号输出至所述主设备接口，驱动所述主设备接口为低电平；或，从主传输开关接收第五低电平信号，并在接收的时钟信号的下一个上升沿输出第六低电平信号；第六低电平信号输出至所述主设备接口，停止驱动所述主设备接口为低电平。
应当理解，本发明实施例提供的串行总线控制装置实现原理及过程与上述方法实施例类似，在此不再赘述。
图9为本发明实施例一提供的串行总线控制装置的结构示意图，如图9所示，该装置实施例一是以I2C串行总线，一个主设备(MASTER)和两个从设备(SLAVE0、SLAVE1)为例进行的说明。
如图9所示，IO_0，IO_1，IO_2分别代表该装置当中与I2C_SDA MASTER和SLAVE0、SLAVE1的SDA相连的IO管脚，采用的是带缓冲器输入和带使能输出的接口，其相当于图8所示装置中的检测模块。SW是一个多路选择开关，由ch_sel输入信号来控制，相当于图8所示装置中的多路选择开关。DMX是一个多路分发器件，同样是由ch_sel信号来控制IO_1和IO_2的输出使能开关，相当于图8所示装置中的多路分发器件。AND_0和AND_1分别代表带反相输入的与门，分别相当于第一处理子模块和第二处理子模块。D_0和D_1代表两个由CLK为时钟控制的D触发器，分别相当于图8所示装置中的主从传输开关和从主传输开关。这里，应当理解，所述带反相输入的与门(图9中的AND_0和AND_1)还可以用或非门替代实现，本发明对此并不进行限定。
在I2C协议当中规定，在I2C访问过程当中，只有MASTER发起总线操作或者SLAVE发起总线操作，不可能两者同时发起操作，而发起操作时，只需要驱动低电平，高电平可以通过外部上拉电阻实现。以下将以选中0端口为例进行分析。主要分析i2c_sda_s[0]，i2c_sda_s_in，s2m_en，m2s_en，i2c_sda_m_in，i2c_sda_m这几个主要节点的信号时序转换关系，其中，i2c_sda_s[0]为从设备接口端的信号，i2c_sda_s_in代表从设备接口输出至AND_1的信号，s2m_en为从主传输开关输出的信号，m2s_en为主从传输开关输出的信号，s2m_en和m2s_en默认为低电平信号，i2c_sda_m_in为主设备接口输出至AND_0的信号，i2c_sda_m为主设备接口端的信号。
当MASTER发起总线操作时，时序转换关系如图10所示。
在a时刻，MASTER驱动低电平，此时s2m_en为低电平，那么AND_0的两个输入都为0，那么AND_0的输出则为高电平，所以m2s_en在下一时钟沿b时刻变成高电平，经过DMX打开IO_1的输出使能，从而驱动i2c_sda_s[0]管脚低电平，从而完成低电平的传输。从波形上看，前后传递在1clk时钟周期左右。
经过一个SCL时钟周期，在d时刻，MASTER取消驱动低电平，此时i2c_sda_m_in信号由低电平变到高电平。AND_0的其中一个输入变成高电平，那么AND_0的输出则变成低电平，所以m2s_en在下一时钟沿e时刻变成低电平，经过DMX关闭IO_1的输出使能，从而不驱动i2c_sda_s[0]管脚，受外部上拉影响，该管脚会由低变成高电平。
当SLAVE发起总线操作时，时序转换关系如图11所示。
在a时刻，SLAVE驱动低电平，此时m2s_en为低电平，那么AND_1的两个输入都为0，那么AND_1的输出则为高电平，所以s2m_en在下一时钟沿b时刻变成高电平，从而驱动i2c_sda_m管脚低电平，从而完成低电平的传输。
经过一个SCL时钟周期，在d时刻，SLAVE取消驱动低电平，此时i2c_sda_s_in信号由低电平变到高电平。AND_1的其中一个输入变成高电平，那么AND_1的输出则变成低电平，所以s2m_en在下一时钟沿e时刻变成低电平，从而不驱动i2c_sda_m管脚，受外部上拉影响，该管脚会由低变成高电平。
本发明实施例提供的串行总线控制方法及装置，通过对待传输数据的从设备通道的主设备接口和从设备接口进行检测，当检测到主设备接口或从设备接口为低电平，开启主从传输开关或从主传输开关，实现低电平透传；检测到主设备接口或从设备接口为高电平，关闭主从传输开关或从主传输开关，通过外接上拉电阻实现高电平传输，能够保证从设备通道的主设备接口和从设备接口的信号一致，实现了主从设备之间的数据传输，利用可编程逻辑器件即实现串行总线的多通道控制，不仅能够满足用户使用需要，实现成本还低，且无需占用PCB面积，进一步减少物料成本。
本领域普通技术人员可以理解：附图只是一个实施例的示意图，附图中的模块或流程并不一定是实施本发明所必须的。
通过以上的实施方式的描述可知，本领域的技术人员可以清楚地了解到本发明可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例或者实施例的某些部分所述的方法。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置或系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的装置及系统实施例仅仅是示意性的，其中所述作为分离部件说明的单元或模块可以是或者也可以不是物理上分开的，作为单元或模块显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (12)
1.一种串行总线控制方法，其特征在于，包括：
对待传输数据的主设备接口和从设备接口进行检测；
当检测到所述主设备接口为低电平时，开启主从传输开关，将所述主设备发送的低电平信号传输至所述从设备，当检测到所述主设备接口为高电平时，关闭主从传输开关，从设备接口通过外接第一上拉电阻输出高电平信号；
当检测到所述从设备接口为低电平时，开启从主传输开关，将所述从设备发送的低电平信号传输至所述主设备，当检测到所述从设备接口为高电平时，关闭从主传输开关，主设备接口通过外接第二上拉电阻输出高电平信号。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
多路选择开关和多路分发器件利用通道选择信号进行待传输信号的主设备接口和从设备接口的选择。
3.根据权利要求2所述的方法，其特征在于，所述当检测到所述主设备接口为低电平时，开启主从传输开关，将所述主设备发送的低电平信号传输至所述从设备，具体为：
接收所述主设备接口输出的低电平信号和从主传输开关输出的信号并处理；
处理得到的信号使能所述主从传输开关通过多路分发器件驱动所述从设备接口为低电平；
所述当检测到所述主设备接口为高电平时，关闭主从传输开关，具体为：
接收所述主设备接口输出的高电平信号和从主传输开关输出的信号并处理；
处理得到的信号使能所述主从传输开关通过所述多路分发器件停止驱动所述从设备接口为低电平。
4.根据权利要求3所述的方法，其特征在于，所述接收所述主设备接口输出的低电平信号和从主传输开关输出的信号并处理，具体为：
分别将所述主设备接口输出的低电平信号和所述从主传输开关输出的低电平信号反相为第一高电平信号和第二高电平信号；
将第一高电平信号和第二高电平信号进行与操作后，输出第三高电平信号；
所述用处理得到的信号使能所述主从传输开关驱动所述从设备接口为低电平，将所述主设备发送的低电平信号传输至所述从设备，具体为：
主从传输开关接收第三高电平信号，并在接收的时钟信号的下一个上升沿输出第五高电平信号；
多路分发器件接收到所述第五高电平信号后，开启输出使能，驱动所述从设备接口为低电平；
所述接收所述主设备接口输出的高电平信号和从主传输开关输出的信号并处理，具体为：
分别将所述主设备接口输出的高电平信号和所述从主传输开关输出的低电平信号反相为第一低电平信号和第四高电平信号；
将第一低电平信号和第四高电平信号进行与操作后，输出第二低电平信号；
所述用处理得到的信号使能所述主从传输开关停止驱动所述从设备接口为低电平，具体为：
主从传输开关接收第二低电平信号，并在接收的时钟信号的下一个上升沿输出第三低电平信号；
多路分发器件接收到所述第三低电平信号后，关闭输出使能，停止驱动所述从设备接口为低电平。
5.根据权利要求2所述的方法，其特征在于，所述当检测到所述从设备接口为低电平时，开启从主传输开关，将所述从设备发送的低电平信号传输至所述主设备，具体为：
接收所述从设备接口输出的低电平信号和所述主从传输开关输出的信号并处理；
用处理得到的信号使能所述从主传输开关驱动所述主设备接口为低电平；
所述当检测到所述从设备接口为高电平时，关闭从主传输开关，具体为：
接收所述从设备接口输出高电平信号和所述主从传输开关输出的信号并处理；
用处理得到的信号使能所述从主传输开关停止驱动所述主设备接口为低电平。
6.根据权利要求5所述的方法，其特征在于，所述接收所述从设备接口输出的低电平信号和所述主从传输开关输出的信号并处理，具体为：
分别将所述从设备接口输出的低电平信号和所述从主传输开关输出的低电平信号反相为第六高电平信号和第七高电平信号；
将第六高电平信号和第七高电平信号进行与操作后，输出第八高电平信号；
所述用处理得到的信号使能所述从主传输开关驱动所述主设备接口为低电平，将所述从设备发送的数据传输至所述主设备，具体为：
从主传输开关接收第八高电平信号，并在接收的时钟信号的下一个上升沿输出第十高电平信号；
第十高电平信号输出至所述主设备接口，驱动所述主设备接口为低电平；
所述接收所述从设备接口输出高电平信号和所述主从传输开关输出的信号并处理，具体为：
分别将所述从设备接口输出的高电平信号和所述主从传输开关输出的低电平信号反相为第四低电平信号和第九高电平信号；
将第四低电平信号和第九高电平信号进行与操作后了，输出第五低电平信号；
所述用处理得到的信号使能所述从主传输开关停止驱动所述主设备接口为低电平，具体为：
从主传输开关接收第五低电平信号，并在接收的时钟信号的下一个上升沿输出第六低电平信号；
第六低电平信号输出至所述主设备接口，停止驱动所述主设备接口为低电平。
7.一种串行总线控制装置，其特征在于，所述装置包括：检测模块、第一控制模块、第二控制模块；其中，
检测模块，用于对待传输数据的主设备接口和从设备接口进行检测；
第一控制模块，用于当检测模块检测到所述主设备接口为低电平时，开启自身的主从传输开关，将所述主设备发送的低电平信号传输至所述从设备，当检测到所述主设备接口为高电平时，关闭所述主从传输开关，从设备接口通过外接第一上拉电阻输出高电平信号；
第二控制模块，用于当检测模块检测到所述从设备接口为低电平时，开启自身的从主传输开关，将所述从设备发送的低电平信号传输至所述主设备，当检测到所述从设备接口为高电平时，关闭所述从主传输开关，主设备接口通过外接第二上拉电阻输出高电平信号。
8.根据权利要求7所述的装置，其特征在于，所述装置还包括：多路选择开关及多路分发器件，分别用于利用通道选择信号进行待传输信号的主设备接口和从设备接口的选择。
9.根据权利要求8所述的装置，其特征在于，所述第一控制模块还包括第一处理子模块；其中，
当所述检测模块检测到所述主设备接口为低电平时，所述第一处理子模块，用于接收所述主设备接口输出的低电平信号和从主传输开关输出的信号并处理；
所述主从传输开关，用于接收所述第一处理子模块处理得到的信号，并通过多路分发器件驱动所述从设备接口为低电平；
当所述检测模块检测到所述主设备接口为高电平时，所述第一处理子模块，还用于接收所述主设备接口输出的高电平信号和从主传输开关输出的信号并处理；
所述主从传输开关，还用于接收所述第一处理子模块处理得到的信号，并通过所述多路分发器件停止驱动所述从设备接口为低电平。
10.根据权利要求9所述的装置，其特征在于，所述第一处理子模块具体用于分别将所述主设备接口输出的低电平信号和所述从主传输开关输出的低电平信号反相为第一高电平信号和第二高电平信号；将第一高电平信号和第二高电平信号进行与操作后，输出第三高电平信号；或，
分别将所述主设备接口输出的高电平信号和所述从主传输开关输出的低电平信号反相为第一低电平信号和第四高电平信号；将第一低电平信号和第四高电平信号进行与操作后，输出第二低电平信号；
所述主从传输开关，具体用于接收第三高电平信号，并在接收的时钟信号的下一个上升沿输出第五高电平信号至所述多路分发器件；或，接收第二低电平信号，并在接收到的时钟信号的下一个上升沿输出第三低电平信号至所述多路分发器件；
所述多路分发器件，用于接收到所述第五高电平信号后，开启输出使能，驱动所述从设备接口为低电平；或，接收到所述第三低电平信号后，关闭输出使能，停止驱动所述从设备接口为低电平。
11.根据权利要求8所述的装置，其特征在于，所述第二控制模块还包括第二处理子模块；其中，
当所述检测模块检测到所述从设备接口为低电平时，所述第二处理子模块，用于接收所述从设备接口输出的低电平信号和所述主从传输开关输出的信号并处理；
所述从主传输开关，用于接收所述第二处理子模块处理得到的信号，并驱动所述主设备接口为低电平；
当所述检测模块检测到所述从设备接口为高电平时，所述第二处理子模块，还用于接收所述从设备接口输出的高电平信号和所述主从传输开关输出的信号并处理；
所述从主传输开关，还用于接收所述第二处理子模块处理得到的信号，并停止驱动所述主设备接口为低电平。
12.根据权利要求11所述的装置，其特征在于，所述第二处理子模块具体用于分别将所述从设备接口输出的低电平信号和所述从主传输开关输出的低电平信号反相为第六高电平信号和第七高电平信号；将第六高电平信号和第七高电平信号进行与操作后，输出第八高电平信号；或，
分别将所述从设备接口输出的高电平信号和所述主从传输开关输出的低电平信号反相为第四低电平信号和第九高电平信号；将第四低电平信号和第九高电平信号进行与操作后了，输出第五低电平信号；
所述从主传输开关，具体用于接收第八高电平信号，并在接收的时钟信号的下一个上升沿输出第十高电平信号；第十高电平信号输出至所述主设备接口，驱动所述主设备接口为低电平；或，从主传输开关接收第五低电平信号，并在接收的时钟信号的下一个上升沿输出第六低电平信号；第六低电平信号输出至所述主设备接口，停止驱动所述主设备接口为低电平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510344618.4A CN104991876B (zh) | 2015-06-19 | 2015-06-19 | 一种串行总线控制方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510344618.4A CN104991876B (zh) | 2015-06-19 | 2015-06-19 | 一种串行总线控制方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104991876A true CN104991876A (zh) | 2015-10-21 |
| CN104991876B CN104991876B (zh) | 2018-11-09 |
Family
ID=54303692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510344618.4A Active CN104991876B (zh) | 2015-06-19 | 2015-06-19 | 一种串行总线控制方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104991876B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106970890A (zh) * | 2016-08-31 | 2017-07-21 | 上海博达通信科技有限公司 | 一种多级i2c总线控制方法 |
| CN107423248A (zh) * | 2016-11-24 | 2017-12-01 | 天地融科技股份有限公司 | 数据帧头发送方法及发送装置 |
| CN108134599A (zh) * | 2017-12-04 | 2018-06-08 | 山东高云半导体科技有限公司 | 一种i3c总线控制接口电路 |
| CN108959157A (zh) * | 2018-06-26 | 2018-12-07 | 郑州云海信息技术有限公司 | 一种可编程逻辑器件的控制系统及方法 |
| CN112527721A (zh) * | 2020-12-04 | 2021-03-19 | 苏州华兴源创科技股份有限公司 | 一种集成电路总线接口控制装置、方法以及系统 |
| CN116821005A (zh) * | 2023-08-24 | 2023-09-29 | 常州星宇车灯股份有限公司 | 一种总线通讯寻址系统及方法 |
| CN117407343A (zh) * | 2023-12-13 | 2024-01-16 | 苏州元脑智能科技有限公司 | 集成电路总线透传模式下时钟延展的处理方法及装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005284672A (ja) * | 2004-03-29 | 2005-10-13 | Kawasaki Microelectronics Kk | 通信装置 |
| CN101089837A (zh) * | 2006-06-02 | 2007-12-19 | 三星电子株式会社 | 用于辨别主机接口的装置和方法 |
| CN101471048A (zh) * | 2007-12-27 | 2009-07-01 | 比亚迪股份有限公司 | 一种tft-lcd驱动电路及液晶显示装置 |
| CN103678209A (zh) * | 2012-09-18 | 2014-03-26 | 格科微电子（上海）有限公司 | 基于串行外围设备接口总线的数据传输方法和系统 |
-
2015
- 2015-06-19 CN CN201510344618.4A patent/CN104991876B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005284672A (ja) * | 2004-03-29 | 2005-10-13 | Kawasaki Microelectronics Kk | 通信装置 |
| CN101089837A (zh) * | 2006-06-02 | 2007-12-19 | 三星电子株式会社 | 用于辨别主机接口的装置和方法 |
| CN101471048A (zh) * | 2007-12-27 | 2009-07-01 | 比亚迪股份有限公司 | 一种tft-lcd驱动电路及液晶显示装置 |
| CN103678209A (zh) * | 2012-09-18 | 2014-03-26 | 格科微电子（上海）有限公司 | 基于串行外围设备接口总线的数据传输方法和系统 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106970890A (zh) * | 2016-08-31 | 2017-07-21 | 上海博达通信科技有限公司 | 一种多级i2c总线控制方法 |
| CN106970890B (zh) * | 2016-08-31 | 2020-04-28 | 上海博达通信科技有限公司 | 一种多级i2c总线控制方法 |
| CN107423248A (zh) * | 2016-11-24 | 2017-12-01 | 天地融科技股份有限公司 | 数据帧头发送方法及发送装置 |
| CN108134599A (zh) * | 2017-12-04 | 2018-06-08 | 山东高云半导体科技有限公司 | 一种i3c总线控制接口电路 |
| CN108959157A (zh) * | 2018-06-26 | 2018-12-07 | 郑州云海信息技术有限公司 | 一种可编程逻辑器件的控制系统及方法 |
| CN112527721A (zh) * | 2020-12-04 | 2021-03-19 | 苏州华兴源创科技股份有限公司 | 一种集成电路总线接口控制装置、方法以及系统 |
| CN116821005A (zh) * | 2023-08-24 | 2023-09-29 | 常州星宇车灯股份有限公司 | 一种总线通讯寻址系统及方法 |
| CN117407343A (zh) * | 2023-12-13 | 2024-01-16 | 苏州元脑智能科技有限公司 | 集成电路总线透传模式下时钟延展的处理方法及装置 |
| CN117407343B (zh) * | 2023-12-13 | 2024-02-23 | 苏州元脑智能科技有限公司 | 集成电路总线透传模式下时钟延展的处理方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104991876B (zh) | 2018-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104991876B (zh) | 一种串行总线控制方法及装置 | |
| CN105283862B (zh) | 用于数据通信的方法和装置 | |
| EP3234788B1 (en) | DATA TRANSMISSION USING PCIe PROTOCOL VIA USB PORT | |
| JP6517243B2 (ja) | リンクレイヤ／物理レイヤ（ｐｈｙ）シリアルインターフェース | |
| KR101874765B1 (ko) | 데이터 심볼 트랜지션 기반 클록킹에 의한 멀티-와이어 싱글 엔드 푸시-풀 링크 | |
| KR20130042370A (ko) | Ｕｆｓ 인터페이스의 테스트 방법 및 이의 테스트 방법으로 테스트를 수행하는 메모리 장치 | |
| EP1213657A2 (en) | Dual interface serial bus | |
| US6339806B1 (en) | Primary bus to secondary bus multiplexing for I2C and other serial buses | |
| CN101770443B (zh) | 一种内部集成电路总线时序调节方法、相应装置及系统 | |
| US9563398B2 (en) | Impedance-based flow control for a two-wire interface system with variable frame length | |
| EP3187097A1 (en) | Communication system | |
| EP1820110B1 (en) | Multimedia card interface method, computer program product and apparatus | |
| CN104834619B (zh) | 一种i2c总线电路、实现方法以及电子设备 | |
| TW201908984A (zh) | 由第三方啟動之加速改良式內部積體電路停止 | |
| JP5332428B2 (ja) | レベルシフト回路及びその方法 | |
| TW201921260A (zh) | 在i3c多線匯流排上之奇偶校驗位元位置 | |
| US20160301550A1 (en) | Transmitting device for high speed communication, interface circuit and system including the same | |
| CN108183705B (zh) | 一种服务器系统单向总线传输方法 | |
| JP5871309B2 (ja) | 双方向シリアルバスの通信制御方法および双方向シリアルバススイッチ | |
| CN102298416A (zh) | 一种服务器系统 | |
| CN117222994A (zh) | 使用共享时钟和专用数据线的i2c总线架构 | |
| KR102044212B1 (ko) | I2c 통신 프로토콜을 이용하는 복수 개의 슬레이브 장치에 서로 다른 주소를 자동으로 할당하는 방법 및 이를 위한 장치 | |
| KR20100135642A (ko) | 타이밍 제어기, 이를 이용하여 데이터를 송수신하는 장치 | |
| CN103079094B (zh) | 机顶盒主芯片与前面板的通信方法及机顶盒 | |
| CN100527113C (zh) | 多媒体卡接口方法、计算机程序产品和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Cangshan District of Fuzhou City, Fujian province 350002 Jinshan Road No. 618 Garden State Industrial Park 19 floor Patentee after: RUIJIE NETWORKS Co.,Ltd. Address before: Cangshan District of Fuzhou City, Fujian province 350002 Jinshan Road No. 618 Garden State Industrial Park 19 floor Patentee before: Beijing Star-Net Ruijie Networks Co.,Ltd. |