TW201921260A - 在i3c多線匯流排上之奇偶校驗位元位置 - Google Patents

在i3c多線匯流排上之奇偶校驗位元位置 Download PDF

Info

Publication number
TW201921260A
TW201921260A TW107131587A TW107131587A TW201921260A TW 201921260 A TW201921260 A TW 201921260A TW 107131587 A TW107131587 A TW 107131587A TW 107131587 A TW107131587 A TW 107131587A TW 201921260 A TW201921260 A TW 201921260A
Authority
TW
Taiwan
Prior art keywords
data
line
devices
transmitted
mode
Prior art date
Application number
TW107131587A
Other languages
English (en)
Inventor
雪倫 葛瑞夫
阿米特 吉爾
大衛 泰
愛榮 拉度 皮堤高
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW201921260A publication Critical patent/TW201921260A/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793Remedial or corrective actions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)

Abstract

本發明描述允許一串列匯流排在採用額外導線用於傳達資料之一或多個模式中操作的系統、方法及設備。一種設備具有:一匯流排,其包括一第一線及一第二線;複數個裝置,其耦接至該匯流排,且在一第一操作模式中,該複數個裝置經組態以根據藉由於該第二線上傳輸之一時脈信號提供的時序交換在於該第一線上傳輸之一信號中的資料。該設備可包括連接該複數個裝置中之兩個或大於兩個裝置的一或多個額外線,該兩個或大於兩個裝置經組態以在一第二操作模式中使用該第一線及該等額外線中之至少一者用於資料傳輸。

Description

在I3C多線匯流排上之奇偶校驗位元位置
本發明大體上係關於處理電路與周邊裝置之間的介面,且更明確而言係關於擴展一串列匯流排上之資料通信輸送量。
行動通信裝置可包括多種組件,包括電路板、積體電路(IC)裝置及/或系統單晶片(SoC)裝置。組件可包括處理電路、使用者介面組件、儲存器及經由串列匯流排通信之其他周邊組件。串列匯流排可根據標準化或專屬協定來操作。
在一個實例中,積體電路間串列匯流排(其亦可被稱作I2C匯流排或I2 C匯流排)為意欲用於將低速周邊裝置連接至處理器的串列單端電腦匯流排。在一些實例中,串列匯流排可採用多主控器協定,其中一或多個裝置可充當用於在串列匯流排上傳輸之不同訊息的主控器及受控器。可使用兩個導線串列化並傳輸資料,兩個導線中之一者或兩者可經雙向操作。第一導線可指示為攜載資料信號之串列資料線(SDA),且第二導線可指示為攜載時脈信號之串列時脈線(SCL)。
在另一實例中,匯流排可根據由行動行業處理器介面聯盟(MIPI)定義的I3C協定操作。I3C協定自I2C協定導出某些實施態樣但支援增大之資料傳信速率。原始I2C實施支援標準模式中之至多100千位元每秒(100 kbps)之資料傳信速率,其中最新的標準支援快速模式中之400 kbps,及在快速模式加中之1百萬位元每秒(Mbps)的速度。
隨著應用已變得更複雜,對於經由串列匯流排之輸送量的需要可逐步增加且容量可變緊或超出。
本發明之某些態樣係關於支援在動態基礎上之匯流排寬度擴展的系統、設備、方法及技術。某些態樣係關於包括一I3C匯流排之串列匯流排,該I3C匯流排可在單一資料速率(SDR)操作模式、雙資料速率(DDR)操作模式及/或三元編碼操作模式中操作。
在本發明之各種態樣中,一種設備具有:一匯流排,其包括一第一線及一第二線;複數個裝置,其耦接至該匯流排,且在一第一操作模式中,該複數個裝置經組態以根據藉由於該第二線上傳輸之一時脈信號提供的時序交換在於該第一線上傳輸之一信號中的資料。該設備可包括連接該複數個裝置中之兩個或大於兩個裝置的一或多個額外線,該兩個或大於兩個裝置經組態以在一第二操作模式中使用該第一線及該等額外線中之至少一者用於資料傳輸。
在一個實例中,在第一操作模式中傳輸之命令將第二操作模式定義為雙資料速率操作模式。命令可定義用於在第二操作模式中使用的資料傳輸之額外線之數目。資料可以用以在第二操作模式中控制第一線、第二線及一或多個額外線之傳信狀態的符號來編碼,且第二命令定義該等符號中之位元的數目。在第二操作模式中,對應於符號傳輸之時序的資訊可嵌入於連續傳輸符號之間的轉變中。
在一個實例中,複數個命令在匯流排上傳輸,每一命令選擇用於匯流排之操作模式及用於在每一所選擇操作模式中之資料傳輸的額外線之數目。每一命令可在第一操作模式中傳輸。兩個或大於兩個裝置中之每一者可經組態以支援若干資料線。兩個或大於兩個裝置可藉由主控器裝置預先組態以在第一操作模式及第二操作模式兩者中操作。在第二操作模式中,主控器裝置經調適以確定耦接至兩個或大於兩個裝置中之每一者的可用線之數目,組態每一受控器裝置以在第二操作模式中使用可用線中之至少一些,且動態地調適用於第二操作模式中之協定以當與每一受控器裝置通信時利用對應數目之可用線。該協定可用於第二操作模式中,經調適以使用變化數目個線來編碼符號以供傳輸。
在一些實例中,資料字在用以在第二操作模式中傳輸資料信號之整個線中條紋化。
在某些實例中,使用僅僅第一線及第二線在第一操作模式中傳輸第一訊框,且使用第一線、第二線及至少一個額外線在第二操作模式中傳輸第二訊框,該第一訊框及該第二訊框具有共同訊框持續時間。在一個實例中,在第一訊框中傳輸的一或多個奇偶校驗位元及在第二訊框中傳輸的複數個奇偶校驗位元係在用以傳輸各別訊框的複數個時脈週期之最後週期期間傳輸。在另一實例中,在第一訊框中傳輸的一或多個奇偶校驗位元及在第二訊框中傳輸的複數個奇偶校驗位元係在用以傳輸各別訊框的複數個時脈週期之第一週期期間傳輸。
在本發明之各種態樣中,一種方法包括組態耦接至匯流排之複數個裝置,以使得在一第一操作模式中,該複數個裝置根據藉由於該匯流排之一第二線上傳輸之一時脈信號提供的時序交換在於該匯流排之一第一線上傳輸之一信號中的資料,判定連接該複數個裝置中之兩個或大於兩個裝置的一或多個額外線之可用性,及組態該兩個或大於兩個裝置以在一第二操作模式中使用該第一線及該等額外線中之至少一者以用於資料傳輸。
在本發明之各種態樣中,揭示一種處理器可讀儲存媒體。該儲存媒體可為非暫時性儲存媒體且可儲存在由一或多個處理器執行時使得該一或多個處理器執行以下操作的程式碼:組態耦接至一匯流排之複數個裝置,以使得在一第一操作模式中,該複數個裝置根據藉由於該匯流排之一第二線上傳輸之一時脈信號提供的時序交換在於該匯流排之一第一線上傳輸之一信號中的資料;判定連接該複數個裝置中之兩個或大於兩個裝置的一或多個額外線之可用性;及組態該兩個或大於兩個裝置以在一第二操作模式中使用該第一線及該等額外線中之至少一者以用於資料傳輸。
在本發明之各種態樣中,一種資料通信設備包括:用於組態耦接至一匯流排之複數個裝置,以使得在一第一操作模式中,該複數個裝置根據藉由於該匯流排之一第二線上傳輸之一時脈信號提供的時序交換在於該匯流排之一第一線上傳輸之一信號中的資料的構件;用於判定連接該複數個裝置中之兩個或大於兩個裝置的一或多個額外線之可用性的構件;及用於組態該兩個或大於兩個裝置以在一第二操作模式中使用該第一線及該等額外線中之至少一者以用於資料傳輸的構件。
相關申請案交互參考
本申請案主張2018年9月6日在美國專利及商標局申請之非臨時專利申請案第16/123,737號、2017年9月27日在美國專利及商標局申請之臨時專利申請案第62/564,159號及2017年12月5日在美國專利及商標局申請之臨時專利申請案第62/594,960號的優先權及權益。
下文結合附圖闡述之詳細描述意欲作為對各種組態之描述,且並不意欲表示可實踐本文中所描述之概念的僅有組態。出於提供對各種概念之透徹理解之目的,實施方式包括具體細節。然而,對於熟習此項技術者而言,以下情形將為顯而易見的:可在無此等具體細節之情況下實踐此等概念。在一些情況下,熟知結構及組件係以方塊圖形式展示以便避免混淆此等概念。
現將參考各種設備及方法來呈現本發明之若干態樣。將藉由各種區塊、模組、組件、電路、步驟、處理程序、演算法等(統稱為「元件」)在以下實施方式中描述及在附圖中說明此等設備及方法。此等元件可使用電子硬體、電腦軟體或其任何組合來予以實施。是否將此等元件實施為硬體或軟體取決於特定應用程式及強加於整個系統上之設計約束。概述
包括多個SoC及其他IC裝置之裝置常常採用串列匯流排來連接應用處理器或另一主機裝置與數據機及其他周邊裝置。該串列匯流排可根據由標準機構定義的規範及協定操作。舉例而言,串列匯流排可根據一標準或協定操作,諸如I2C、I3C、串列低功率晶片間媒體匯流排(SLIMbus)、系統管理匯流排(SMB)、定義信號與傳輸之間的時序關係的射頻前端(RFFE)協定。本文所揭示之某些態樣係關於提供可在I3C匯流排上使用以動態地擴展匯流排寬度且藉此改良頻寬及/或輸送量之機構的系統、設備、方法及技術。當匯流排寬度擴展時,經修改及/或改良之錯誤偵測方案可用以確保鏈路可靠性。
舉例而言,一種在耦接至串列匯流排之傳輸裝置處執行的方法包括
組態耦接至匯流排之複數個裝置,以使得在一第一操作模式中,該複數個裝置根據藉由於匯流排之第二線上傳輸之時脈信號提供的時序交換在於匯流排之第一線上傳輸之信號中的資料。傳輸裝置可判定連接該複數個裝置中之兩個或大於兩個裝置的一或多個額外線之可用性,且可組態該兩個或大於兩個裝置以在第二操作模式中使用第一線及該等額外線中之至少一者以用於資料傳輸。
在某些實例中,傳輸裝置可在第一操作模式下發送命令以將第二操作模式定義為雙資料速率操作模式。命令可定義用於在第二操作模式中使用的資料傳輸之額外線之數目。
資料可以用以在第二操作模式中控制第一線、第二線及一或多個額外線之傳信狀態的符號來編碼,且在第一操作模式中傳輸的命令定義符號中之位元的數目。在第二操作模式中,對應於符號傳輸之時序的資訊可嵌入於連續傳輸符號之間的轉變中。
傳輸裝置可在匯流排上發送複數個命令。每一命令可經組態以選擇用於匯流排之操作模式及在每一所選擇操作模式中用於資料傳輸的額外線之數目。每一命令在第一操作模式中傳輸。一或多個命令可操作以組態兩個或大於兩個裝置中之每一裝置以支援若干資料線。傳輸裝置可確定耦接至兩個或大於兩個裝置中之每一者的可用線之數目,組態每一受控器裝置以在第二操作模式中使用可用線中之至少一些,及動態地調適在第二操作模式中使用的協定以在與每一受控器裝置通信時利用對應數目個可用線。在第二操作模式中使用的協定可經調適以使用變化數目個線來編碼符號以供傳輸。
在一些情況下,資料字在用以在第二操作模式中傳輸資料信號之線上經條紋化。第一訊框可使用僅僅第一線及第二線在第一操作模式中來傳輸,且第二訊框可在第二操作模式中使用第一線、第二線及至少一個額外線來傳輸。第一訊框及第二訊框可具有共同訊框持續時間。在一個實例中,傳輸裝置可在第一訊框中提供第一奇偶校驗位元,且可在第二訊框中提供第二奇偶校驗位元。第一奇偶校驗位元及第二奇偶校驗位元可在用以傳輸各別訊框之複數個時脈週期中之最後週期期間傳輸。在另一實例中,第一奇偶校驗位元可在第一訊框中傳輸,且第二奇偶校驗位元在第二訊框中傳輸。第一奇偶校驗位元及第二奇偶校驗位元可在用以傳輸各別訊框的複數個時脈週期中之第一週期期間傳輸。具有串列資料鏈路之設備的實例
根據某些態樣,串列資料鏈路可用於互連電子裝置,該等電子裝置為一設備之子組件,該設備諸如:蜂巢式電話、智慧型電話、會話起始協定(SIP)電話、膝上型電腦、筆記型電腦、迷你筆記型電腦、智能本、個人數位助理(PDA)、衛星無線電、全球定位系統(GPS)裝置、智慧型家庭裝置、智慧型照明、多媒體裝置、視訊裝置、數位音訊播放器(例如,MP3播放器)、攝影機、遊戲控制台、娛樂裝置、汽車組件、可穿戴計算裝置(例如,智慧型手錶、健康或健身跟蹤器、護目鏡等)、電器、感測器、安全性裝置、自動販賣機、智慧型儀錶、無人駕駛飛機、多旋翼飛行器或任何其他類似功能裝置。
圖1說明可採用資料通信匯流排之設備100之實例。設備100可包括SoC、具有多個電路或裝置104、106及/或108之處理電路102,其可實施於一或多個ASIC中或SoC中。在一個實例中,設備100可為通信裝置且處理電路102可包括在ASIC 104、一或多個周邊裝置106及收發器108中提供的處理裝置,該收發器允許設備經由天線124與無線電存取網路、核心存取網路、網際網路及/或另一網路通信。
ASIC 104可具有一或多個處理器112、一或多個數據機110、機載記憶體114、匯流排介面電路116及/或其他邏輯電路或功能。處理電路102可藉由可提供應用程式設計介面(API)層之作業系統來控制,該應用程式設計介面(API)層允許一或多個處理器112執行駐留於機載記憶體114或提供於處理電路102上的其他處理器可讀儲存器122中之軟體模組。軟體模組可包括儲存於機載記憶體114或處理器可讀儲存器122中之指令及資料。ASIC 104可存取其機載記憶體114、處理器可讀儲存器122及/或在處理電路102外部的儲存器。機載記憶體114、處理器可讀儲存器122可包括唯讀記憶體(ROM)或隨機存取記憶體(RAM)、電可抹除可程式化ROM (EEPROM)、快閃卡或可用於處理系統及計算平台的任何記憶體裝置。處理電路102可包括、實施或存取本地資料庫或其他參數儲存器,其可維持操作參數及用以組態及操作設備100及/或處理電路102的其他資訊。本地資料庫可使用暫存器、資料庫模組、快閃記憶體、磁性媒體、EEPROM、軟碟或硬碟或其類似者來實施。處理電路102亦可以可操作方式耦接至外部裝置,諸如天線124、顯示器126、操作者控制器(諸如開關或按鈕128、130及/或整合式或外部小鍵盤132)以及其他組件。使用者介面模組可經組態以經由專用通信鏈路或經由一或多個串列資料互連件運用顯示器126、外部小鍵盤132等操作。
處理電路102可提供允許特定裝置104、106及/或108通信的一或多個匯流排118a、118b、120。在一個實例中,ASIC 104可具有一匯流排介面電路116,其包括電路、計數器、定時器、邏輯控制及其他可組態電路或模組之組合。在一個實例中,匯流排介面電路116可經組態以根據通信規範或協定操作。處理電路102可包括或控制一電力管理功能,其組態及管理設備100之操作。
圖2說明通信鏈路200,其中裝置204、206、208、210、212、214及216之組態係使用串列匯流排202連接。在一個實例中,裝置204、206、208、210、212、214及216可經調適或經組態以根據I3C協定經由串列匯流排202通信。在一些情況下,裝置204、206、208、210、212、214及216中之一或多者可替代地或另外使用其他協定(例如包括I2C協定)通信。
經由串列匯流排202之通信可藉由主控器裝置204來控制。在一個操作模式中,主控器裝置204可經組態以提供控制資料信號之時序的時脈信號。在另一操作模式中,裝置204、206、208、210、212、214及216中之兩者或大於兩者可經組態以交換以符號編碼的資料,其中在符號之傳輸中嵌入時序資訊。
圖3說明包括連接至串列匯流排330之多個裝置302、320及322a至322n的設備300之某些態樣。串列匯流排330可包括在特定操作模式中攜載時脈信號的第一導線316而第二導線318攜載資料信號。在其他操作模式中,資料可以多位元符號來編碼,其中符號之每一位元控制導線316、318中之一者的傳信狀態。裝置302、320及322a至322n可包括一或多個半導體IC裝置,諸如應用處理器、SoC或ASIC。裝置302、320及322a至322n中之每一者可包括、支援或操作為數據機、信號處理裝置、顯示驅動器、攝影機、使用者介面、感測器、感測器控制器、媒體播放器、收發器及/或其他此等組件或裝置。裝置302與320至322a至322n之間經由串列匯流排330的通信係由匯流排主控器320控制。某些類型之匯流排可支援多個匯流排主控器320。
設備300可包括當根據I2C、I3C或其他協定操作串列匯流排330時通信的多個裝置302、320及322a至322n。至少一個裝置302、322a至322n可經組態以操作為串列匯流排330上之受控器裝置。在一個實例中,受控器裝置302可經調適以提供感測器控制功能304。感測器控制功能304可包括支援影像感測器之電路及模組,及/或控制量測環境條件之一或多個感測器並與該一或多個感測器通信的電路及模組。受控器裝置302可包括組態暫存器306或其他儲存器324、邏輯控制312、收發器310及線驅動器/接收器314a及314b。控制邏輯312可包括一諸如狀態機、定序器、信號處理器或通用處理器之處理電路。收發器310可包括接收器310a、傳輸器310c及共同電路310b,包括時序、邏輯及儲存電路及/或裝置。在一個實施例中,傳輸器310c基於由時脈產生電路308提供的時序編碼並傳輸資料。
裝置302、320及/或322a至322n中之兩者或大於兩者可根據本文所揭示之某些態樣及特徵而調適以經由共同匯流排支援複數個不同通信協定,其可包括SMBus協定、SPI協定、I2C協定及/或I3C協定。在一些實例中,使用一個協定(例如I2C協定)通信之裝置可與使用第二協定(例如I3C協定)通信之裝置共存於同一串列匯流排上。在一個實例中,I3C協定可支援提供6百萬位元每秒(Mbps)與16 Mbps之間的資料速率的操作模式與提供較高效能之一或多個可選高資料速率(HDR)操作模式。I2C協定可實際上符合提供可在100千位元每秒(kbps)及3.2 Mbps之間變動的資料速率之I2C標準。I2C及I3C協定可定義在3導線串列匯流排330上傳輸的信號之電氣及時序態樣,外加匯流排控制之資料格式及態樣。在一些態樣中,I2C及I3C協定可定義影響與串列匯流排330相關聯之特定信號位準的直流電(DC)特性,及/或影響在串列匯流排330上傳輸的信號之特定時序態樣的交流電(AC)特性。經由 I3C 串列匯流排之高速資料傳送
圖4包括說明當串列匯流排在由I3C規範定義之單一資料速率(SDR)操作模式中操作時在串列匯流排上傳信的時序圖400。在串列匯流排之第一導線(資料導線402)上傳輸的資料可使用在串列匯流排之第二導線(時脈導線404)上傳輸之時脈信號來擷取。在資料傳輸期間,資料導線4之傳信狀態412預期當時脈導線404處於高電壓位準時在脈衝414之持續時間內保持恆定。當時脈導線404處於高電壓位準時資料導線402上之轉變指示開始情況406、停止情況408或重複開始410。
在I3C串列匯流排上,開始情況406經定義以准許當前匯流排主控器傳信待傳輸的彼資料。開始情況406發生在資料導線402自高轉變至低同時時脈導線404為高時。匯流排主控器可使用停止情況408傳信傳輸之完成及/或終止。當資料導線402自低轉變至高同時時脈導線404為高時指示停止情況408。重複開始410可藉由希望在完成第一傳輸後起始第二傳輸的匯流排主控器傳輸。替代,重複開始410傳輸,且具有直接繼之以開始情況406的停止情況408之有效性。重複開始410發生在資料導線402自高轉變至低同時時脈導線404為高時。
匯流排主控器可在傳輸受控器之位址、命令及/或資料之前傳輸可為開始情況406或重複開始410的啟動器422。圖4說明藉由匯流排主控器進行的命令碼傳輸420。啟動器422可在傳輸中繼之以指示命令碼426將跟隨的預定義命令424。舉例而言,命令碼426可使得串列匯流排轉變至所需操作模式。在一些情況下,可傳輸資料428。命令碼傳輸420可繼之以可為停止情況408或重複開始410的終止器430。
某些串列匯流排介面支援提供較高資料速率之傳信方案。在一個實例中,I3C規範定義多個高資料速率(HDR)模式,包括高資料速率、雙資料速率(HDR-DDR)模式,其中資料係在時脈信號之上升邊緣及下降邊緣兩者處傳送。圖5為說明在I3C HDR-DDR模式中傳輸之實例的時序圖500,其中在資料導線504上傳輸之資料經同步至時脈導線502上傳輸之時脈信號。時脈信號包括由上升邊緣516及下降邊緣定義的脈衝520。主控器裝置在時脈導線502上傳輸時脈信號,不管經由串列匯流排之資料的流動方向。傳輸器在時脈信號之每一邊緣516、518處輸出資料之一個位元。接收器基於時脈信號的每一邊緣516、518之時序擷取資料之一個位元。
在圖5之時序圖500中說明I3C HDR-DDR模式傳輸之某些其他特性。根據某些I3C規範,在HDR-DDR模式中傳送的資料係以字來組織。對於在10個時脈脈衝之邊緣上傳送的總共20個位元,字通常包括16個有效負載位元,經組織為兩個8位元位元組510、512,兩個前置位元506、508在前並繼之以兩個奇偶校驗位元514。傳輸之完整性可受奇偶校驗位元514之傳輸保護。
圖6說明在資料導線504及時脈導線502上傳輸以起始某些模式改變的傳信600之實例。傳信600由I3C協定定義以用於起始重新開始、退出及/或中斷I3C HDR通信模式。傳信600包括可用於引起HDR中斷或退出的HDR退出602。HDR退出602以時脈導線502上之下降邊緣604開始並以時脈導線502上之上升邊緣606結束。當時脈導線502在低傳信狀態中時,在資料導線504上傳輸四個脈衝。當無脈衝在時脈導線502上提供時,I2C裝置忽略資料導線504。
在另一HDR模式中,I3C規範定義三元編碼方案,其中時脈信號之傳輸暫時中止且資料係以定義經由時脈線及資料線傳輸之信號的符號來編碼。藉由確保傳信狀態之轉變發生在兩個連續符號之間的每一轉變處而編碼時脈資訊。
圖7為說明根據本文所揭示之某些態樣而組態的傳輸器700及接收器720之實例的方塊圖。實例係關於雙導線串列匯流排330。對於HDR三元操作模式,傳輸器700可將資料710轉碼成經編碼為在一對連接器、導線或線(諸如時脈線316及資料線318信號導線)上傳輸之符號的三元(基底3)數目。在所描繪實例中,輸入資料710之每一資料元素(亦稱作資料字)可具有預定數目個位元,諸如8、12、16、19或20個位元。轉碼器702可接收輸入資料710並針對每一資料元素產生三元數目712之序列。三元數目712之序列中的每一三元數目可以兩個位元來編碼且在三元數目712之每一序列中可存在12個三元數目。三元至符號編碼器704產生經由線驅動器706傳輸的2位元符號714之串流。在所描繪實例中,線驅動器706包括開放汲極輸出電晶體708。然而,在其他實例中,線驅動器706可使用推挽驅動器驅動時脈線316及資料線318信號導線。藉由編碼器產生的2位元符號714之輸出串流藉由確保無連續符號對包括兩個相同符號而具有在連續符號714之間的時脈線316及資料線318信號導線中之至少一者的狀態之轉變。至少一個線316及/或318中之狀態的轉變之可用性准許接收器720自符號714之串流提取接收時脈738。
在高資料速率介面中,接收器720可包括時脈及資料恢復(CDR)電路728或與其合作。接收器720可包括提供2位元原始符號736之串流至CDR電路728的線介面電路726。CDR電路728自原始符號736提取一接收時脈738並提供2位元符號734之串流及接收時脈738至接收器720之其他電路724及722。在一些實例中,CDR電路728可產生多個時脈738。符號至三元解碼器724可使用接收時脈738以將符號734之串流解碼成12個三元數目732之序列。可使用兩個位元編碼三元數目732。轉碼器722可接著將12個三元數目732之每一序列轉換成8、12、16、19或20個位元輸出資料元素730。
圖8包括說明根據本文所揭示之某些態樣的當傳輸符號之序列時共用串列匯流排330之傳信狀態的時序圖800。在所描繪實例中,資料線318及時脈線316兩者用以編碼資料。原始符號值802使得線驅動電路將資料線318及時脈線316中之每一者驅動至藉由當前原始符號值802之一個位元判定的電壓位準。在實例中,經設定至「二進位1」之符號位元使得資料線318及時脈線316中之對應一者至更多正電壓位準,而經設定至「二進位0」之符號位元使得資料線318及時脈線316中之對應一者至更多負電壓位準。圖8提供展示當資料線318及時脈線316中之每一者可處於兩個電壓位準中之一者時符號822之四個可能傳信狀態的圖表。具有K個位元之資料元素可經編碼於L個符號之序列中。K及L之值可基於編碼方案、字長及組態以及其他應用參數(包括潛時等)而判定。時序圖800說明包括7個時槽804的符號傳輸序列之提取或快照,其中符號806可在時槽804中之每一者中傳輸。所說明之7個時槽可係更大符號序列(諸如編碼16位元字之12符號序列)之部分,或可包括符號之兩個或大於兩個序列(例如2、3…或6個符號序列)。
根據本文所揭示之某些態樣,傳輸器700可經組態或經調適以確保不在時槽804之序列中之任何兩個連續時槽中傳輸同一符號。因此,資料線318及時脈線316中之至少一者改變在連續符號之間的每一邊界處的傳信狀態。資料線318及時脈線316中之任一者的雙態切換標記新的符號之開始。
圖9為說明可由三元至符號編碼器704使用以產生具有嵌入時脈之符號714之序列以供在共用串列匯流排330上傳輸的編碼方案900之第一實例的圖式。編碼方案900亦可藉由符號至三元解碼器724使用以自從共用串列匯流排330接收到之符號提取三元轉變數目。在此編碼方案900中,共用串列匯流排330之兩個導線允許4個基本符號S之定義:{0,1,2,3}。符號714、734之序列中的任何兩個連續符號具有不同狀態,且符號序列0,0、1,1、2,2及3,3為連續符號之無效組合。因此,僅3個有效符號轉變在每一符號邊界處可用,其中符號邊界係藉由傳輸時脈判定並表示第一符號(先前符號922)終止且第二符號(當前符號924)開始所在的點。
根據本文所揭示之某些態樣,三個可用轉變針對每一先前符號922而指派一轉變數目數位926 (T)。T之值可表示為三元數目。在一個實例中,轉變數目數位926之值可藉由指派一用於編碼方案之符號定序圓902而判定。符號定序圓902針對四個可能符號在符號定序圓902及在位置904a至904d之間的旋轉方向906上分配位置904a至904d。在所描繪之實例中,旋轉方向906為順時針。轉變數目數位926可表示有效當前符號924與直接在前符號922之間的分隔。分隔可經定義為自先前符號922到達當前符號924所需要的在符號定序圓902上沿旋轉方向906之步驟的數目。步驟之數目可表達為單數位基底3數目。應瞭解在符號之間的三步驟差可表示為0base - 3 。圖9中之圖表920概述一採用此方法之編碼方案。
在傳輸器700處,假定瞭解先前產生之先前符號922及一用作轉變數目數位926之輸入三元數目,圖表920可用於查詢一待傳輸之當前符號924。在接收器720處,圖表920可用作查詢以判定表示先前符號922與當前符號924之間的轉變的轉變數目數位926。
根據某些態樣,轉變數目940可由複數個轉變數目數位926形成,給定當前符號情況下每一轉變數目數位926可用以判定下一符號。在一個實例中,轉變數目940為包括12個三元轉變數目數位926的三元數目。在一般情況下,具有N 個轉變數目數位926 (對於每一T具有r個可能轉變)之轉變數目940具有總共r N 個狀態。在12數位轉變數目940之實例中,對於N=12個轉變數目數位926中之每一者存在總共r=4-1=3個可能轉變,從而提供總共312 =531441個不同狀態。因此,12數位轉變數目940可編碼需要524288個狀態的19位元二進位數目。剩餘7153個狀態可用於攜載控制碼或其類似者。
複數個下一代裝置可在相同匯流排上與一或多個傳統I2C裝置共存。因此,高資料速率協定定義可被忽略、未被偵測或以其他方式藉由傳統I2C裝置忽視的傳信方案。I3C裝置可在與I2C模式傳信一致之傳信中傳輸控制資訊,且可傳輸根據基於三元寫碼協定編碼的資料有效負載以獲得較快傳輸速度。下一代裝置可使用其他編碼模式用於傳輸資料有效負載,包括傳統I2C模式。
圖10說明在雙導線串列匯流排330上採用符號轉變編碼的編碼方案之第二實例。在此實例中,根據I3C HDR協定採用基於三元數目寫碼的變體。預期與符號轉變相關聯之某些概念可經擴展以包括具有三個或三個以上導線之I3C串列匯流排。當三個導線可供用於傳輸符號時可使用基於七進位數目寫碼,當四個導線可供用於傳輸符號時可使用基於五進位數目寫碼,等等。在雙導線實例(亦參看圖7至圖9)中,由編碼器(例如圖3中之轉碼器302)產生的轉變數目1024可表示為在圓1000上及在整個圓1000上之移位值1022。順時針移位可表示為三元值T=1,逆時針移位可表示為三元值T=0,且在整個圓1000上的移位(亦即,2步驟順時針或逆時針)可表示為三元值T=2。
其他符號編碼方案可經實施用於兩個導線實施及/或用於使用多於兩個導線之實施。在N個導線(W1…WN)之一個實例中,其中N≥3,對於三個或三個以上導線,對於兩個連續狀態SS-1 ,編碼特徵可為以下轉變數目公式: {(W1 S XNOR W1 S-1 ), (W2 S XNOR W2 S-1 ), … (WN S XNOR WN S-1 )}。多線串列匯流排
本文所論述之各種實例可基於或指MIPI定義之I3C匯流排,及HDR-DDR及HDR三元模式。MIPI I3C HDR-DDR模式及其他I3C模式之使用僅作為實例來參考,且本文所揭示之原理可應用於其他情境中。
在一些情況下,增強能力及速度增加可藉由添加一或多個補充線或導線而獲得,從而實現寫碼基底至較高數目的改變。舉例而言,除了雙導線匯流排之外,許多I2C傳統系統在主控器裝置與一或多個受控器裝置之間使用一或多個專用中斷線。當主控器裝置自預定義基底協定(例如I2C)切換至第二協定時可重新設置此等專用中斷線(以及雙導線匯流排),在該第二協定中在雙導線匯流排及一或多個專用中斷線上編碼資料符號。
在一個實例中,可使用轉變編碼來編碼資料以獲得符號以供經由兩線串列匯流排及一或多個額外線傳輸。當單一額外線可用時,第二協定可經由3個導線傳輸8個符號(與經由2個導線僅4個符號相比),因此允許以基底7寫碼。
在另一實例中,當在SDR模式或HDR-DDR模式中操作的兩線I3C匯流排可運用一或多個額外線擴展時,資料可根據藉由在時脈線上傳輸之時脈信號提供的時序在該等額外線上傳輸。
圖11說明其中多於兩個線、導線或其他連接器可供用於裝置1102、1104、1106及/或1108之間的時間共用通信之串列匯流排1100。可支援經由包括額外線或導線的擴展串列匯流排之通信的裝置1102、1104、1106及/或1108可被稱作多導線(Mwire)裝置或多線裝置。應注意術語「連接器」、「導線」及「線」在本文中可互換地使用以指代導電路徑。在一些情況下,「連接器」、「導線」及「線」可應用於導光路徑。除了2導線I3C匯流排之共同線316、318之外,額外連接器或導線1112、1114及/或1116可用以獨立於雙導線匯流排1110將Mwire主控器裝置1102耦接至一或多個Mwire受控器裝置1104、1106及/或1108,雙導線匯流排1110可根據I3C協定而操作。在一個實例中,一個Mwire受控器裝置1108可使用單一專用額外連接器或導線1112連接至Mwire主控器裝置1102。在另一實例中,一個Mwire受控器裝置1104可使用單一共用額外連接器或導線1116連接至Mwire主控器裝置1102。在另一實例中,一個Mwire受控器裝置1106可使用兩個或大於兩個專用及/或共用額外連接器或導線1114及1116連接至Mwire主控器裝置1102。額外連接器或導線1112、1114及/或1116的數目、類型及配置可經選擇以平衡用於Mwire裝置1102、1104、1106及/或1108之間之通信的頻寬及電力消耗。在一些情況下,額外連接器可包括光學或其他類型之連接器。
在包括額外線或導線之擴展串列匯流排中,若干線可經組態用於通信。在一個實例中,單一導線可提供攜載時脈信號或提供用於資料傳輸之時序資訊之其他信號的時脈線。在另一實例中,複數個導線可經組態以基於通信模式攜載一或多個資料線。在一些實例中,當根據I3C SDR或I3C HDR-DDR協定操作串列匯流排時,多個資料線可經定義或經組態。在一個實例中,當根據I3C HDR三元協定以經由兩個或大於兩個導線傳輸的符號編碼資料時,兩個或大於兩個導線可經組態為單一資料線。
根據某些態樣,大於兩個實體線之任何數目個導線可用於I3C介面。該等導線中之兩者可為共同導線,諸如用於與並未經組態用於多線操作之傳統裝置1118、1120、1122通信的時脈線316及資料線318導線。傳統裝置1118、1120、1122可包括使用與耦接至共用雙導線匯流排1110之其他裝置1102、1104、1106、1108、1118、1122相容之雙導線協定的I2C裝置1118、I3C裝置1122或另一類型之裝置1120。
匯流排管理訊息可包括於實施於有Mwire能力之裝置1102、1104、1106及1108上的共用匯流排管理協定中。匯流排管理訊息可使用共用雙導線匯流排1110在有Mwire能力之裝置1102、1104、1106及1108之間傳送。匯流排管理訊息可包括位址仲裁命令及/或訊息、與資料輸送模式進入及退出相關的命令及/或訊息、用於組態資料(包括(例如)識別所支援協定之訊息)之交換的命令及/或訊息、可用實體導線之數目及分配,及將協商或選擇通信模式之命令及/或訊息。
如圖11中所說明,具有更多基本傳信能力之不同傳統用戶端裝置1118、1120、1122可藉由I3C介面支援。耦接至共用雙導線匯流排1110之裝置1102、1104、1106、1108、1118、1120、1122可與至少一個共同通信模式(例如經由雙導線匯流排1110之預定義基礎協定)相容。在一個實例中,預定義基礎協定(例如最低公分母協定)可支援I2C通信模式。在此後一實例中,裝置1102、1104、1106、1108、1118、1120、1122中之每一者可經調適以至少識別由預定義基礎協定定義的開始及停止情況。
兩個或大於兩個裝置1102、1104、1106、1108、1120及/或1122可使用並不藉由耦接至共用雙導線匯流排1110之其他裝置中之一些支援的第二協定(例如I3C SDR、I3C HDR-DDR、I3C HDR三元)通信。在I3C交換起始之後,及/或經由在一或多個額外連接器或導線1112、1114及/或1116上之傳信,兩個或大於兩個裝置1102、1104、1106、1108、1118、1120、1122可使用預定義基礎協定(例如I2C協定)識別其他裝置之能力。在至少一些實例中,耦接至共用雙導線匯流排1110之裝置的組態可經預定義於裝置1102、1104、1106、1108、1118、1120、1122中。
額外連接器或導線1112、1114及/或1116可包括連接Mwire裝置1102、1104、1106、1108中之兩者或大於兩者的多用途可重組態連接器、導線或線。額外連接器或導線1112、1114及/或1116可包括可另外提供處理器間通信能力(包括(例如)與事件相關的中斷、訊息傳遞及/或通信)的重新設置之連接件。在一些情況下,額外連接器或導線1112、1114及/或1116可藉由設計提供。在一個實例中,預定義基礎協定可利用額外連接器或導線1112、1114及/或1116以用於自受控器裝置發送中斷至主控器裝置。在第二協定中,額外連接器或導線1112、1114及/或1116可經重新設置以結合雙導線匯流排傳輸資料。當裝置可支援多個資料線或導線(多個資料線)時,術語「資料線」可在本文中用以指代用以傳達資料的資料線或導線。
主控器及受控器角色通常在Mwire裝置1102、1104、1106、1108之間可互換,且圖5係關於裝置1102、1104、1106、1108及/或1122之兩者或大於兩者之間的單一相互作用。如所說明,當前主控器裝置1102可使用額外連接器或導線1112、1114及1116之組合支援與其他Mwire裝置1104、1106、1108之擴展通信能力。主控器裝置1102使用單一額外連接器或導線1116及1112分別連接至兩個受控器裝置1104及1108。主控器Mwire裝置1102使用一對額外連接器或導線1114及1116連接至一個受控器裝置1106。因此,主控器裝置1102可經組態以基於異動中所涉及之所有受控器裝置1104、1106及/或1108之能力選擇用於通信之若干導線。舉例而言,主控器裝置1102可使用雙導線匯流排1110加額外連接器或導線1114及1116兩者發送資料至第一Mwire受控器裝置B 1106。另外,主控器裝置1102可使用雙導線匯流排1110及第一額外連接器或導線1116發送資料至第二Mwire受控器裝置A 1104。
在兩個或大於兩個有Mwire能力之裝置1102、1104、1106及/或1108之間傳輸的資料可使用經調適編碼方案來編碼。一個態樣提供調適轉變編碼方案(例如I3C HDR至三元)以藉由重新設置主控器裝置與受控器裝置之間的任何額外可用導線、連接器或線編碼經由三個或三個以上導線之資料。以此方式,雙導線匯流排1110及一或額外連接器或導線1112、1114及/或1116可用於使用用於I3C SDR及I3C HDR-DDR模式之全部資料導線傳輸資料,且可以符號編碼資料以供在HDR至三元模式中經由時脈及全部資料導線傳輸。
在第一Mwire實例中,當三個連接器、線或導線316、318、1112、1114及/或1116係可用的時可以3位元符號編碼資料,且當四個連接器、線或導線316、318、1112、1114及/或1116係可用的時可以4位元符號編碼資料,等等。圖12提供說明以符號編碼在三個導體或導線上的資料之實例1200。說明7個符號之序列,但可以任何數目個符號及/或具有任何數目個導線、線或連接器之符號來編碼資料元素。在實例中,以三位元符號1202編碼資料,三位元符號在對應於符號傳輸間隔之每一時槽1210中控制三個連接器1204、1206及1208之傳信狀態。圖表1220說明將三位元符號1202映射至可具有兩個位準中之一者的傳信狀態的一個實例。傳輸時脈資訊可在連續符號之間的傳信狀態之轉變中編碼。在一個實例中,時脈資訊可嵌入於共同連接器、導線或線316、318之傳信狀態轉變中,其中額外連接器或導線1112、1114及/或1116正用以攜載每一符號中之一個額外位元。然而,某些裝置1102、1104、1106或1108可經組態以甚至進一步藉由自發生在通信異動中使用的連接器中之任一者上的轉變提取時脈資訊增加資料輸送量。
在三導線連接件之實例中,如圖12之圖表1220中所說明,可定義8個可能符號。因此,當在連續符號之間的邊界處保證轉變時,對於符號之間的每一轉變,存在7個可能轉變字符{T0 …T6 }。可形成具有12個基底7數位(亦即7進位編號方案)的轉變數目。在本文所論述之一般情況下,具有N 個數位(對於每一數位具有r個可能轉變)之轉變數目具有總共r N 個狀態。在於I3C上傳輸的12數位轉變數目之實例中,對於N =12數位中之每一者,存在總共r=8-1=7個可能轉變,提供總共712 =13841287201個不同狀態,其可表達為十六進制數0x52801AE1。因此,12數位轉變數目可編碼33位元二進位數目,其可使用8,589,934,592個狀態。剩餘5251352610個狀態可用於攜載控制碼或其類似者。
在涉及I3C SDR或I3C HDR-DDR之Mwire實例中,當一個額外導線係可用的時可經由兩個連接器、線或導線316、318、1112、1114及/或1116傳輸資料,且當3個額外導線係可用的時可經由4個連接器件、線或導線316、318、1112、1114及/或1116傳輸資料,等等。
圖13提供說明當兩個或大於兩個裝置可耦接至額外連接器、線或導線1112、1114及/或1116時經由在SDR模式中操作之I3C串列匯流排的資料之傳輸的實例1300、1320、1340。在SDR模式中,一個位元可在單一時脈週期1352中在每一資料線1304、1306、1308、1310、1324、1326、1344上傳輸。時脈週期1352可對應於在時脈線1302、1322、1342上傳輸的時脈信號之時段。在每一實例1300、1320、1340中,共同異動及/或訊框持續時間1350被維持而不管所使用額外導線的數目。舉例而言,與使用1個資料導線及一個時脈信號之異動傳達的位元相比,涉及2個資料導線及一個時脈導線之使用的異動可傳達兩倍於其的位元。額外位元可包括有效負載資料位元、奇偶校驗位元、其他協定定義位元及/或其他資訊。在一些情況下,奇偶校驗位元可運用單一時脈脈衝同時在每一資料導線上傳輸。共同異動及/或訊框持續時間1350之維持可維持間斷1312、1316(T位元)之間的恆定分隔,且耦接至匯流排並經組態用於習知雙導線操作模式的裝置保持未察覺額外導線之使用。共同異動及/或訊框持續時間1350可有效地定義匯流排操作之步調。
在第一實例1340中,無額外導線被使用且通信使用兩個導線(時脈及一個資料導線)繼續。串列化資料位元組1348可在T位元及間斷1346之後傳輸。在在另一實例1320中,一個額外導線被使用且通信使用三個導線(時脈及兩個資料導線)繼續。兩個資料位元組1330a、1330b可在T位元及間斷1328之後傳輸。在實例中,資料位元組1330a、1330b係在條紋化模式中傳輸,藉此第一資料位元組1330a係在傳輸第二資料位元組1330b之前在兩個資料導線上在兩位元半位元組中完全傳輸。在其他實施中,資料位元組可在兩個資料導線上並行傳輸。在另一實例1300中,三個額外導線被使用且通信使用五個導線(時脈及四個資料導線)繼續。四個資料位元組1314a、1314b、1314c及1314d可在T位元及間斷1312之後傳輸。在實例中,資料位元組1314a、1314b、1314c、1314d係在條紋化模式中傳輸,藉此第一資料位元組1314a係在傳輸第二資料位元組1314b之前在四個資料導線上在四位元半位元組中完全傳輸。在其他實施中,資料位元組可在四個資料導線上並行傳輸。在圖13中之實例1300、1320、1340中之每一者中,資料係根據I3C SDR協定在於時脈信號中之每一時脈脈衝之一個邊緣上時控。
圖14係關於其中在時脈信號中的每一時脈脈衝之兩個邊緣上時控資料的一HDR-DDR操作模式。圖14說明當兩個或大於兩個裝置可耦接至額外連接器、線或導線1112、1114及/或1116時經由在HDR_DDR模式中操作的I3C串列匯流排的資料傳輸資料之實例1400、1420、1440。在HDR_DDR模式中,兩個位元可在單一時脈週期1454中在每一資料線1404、1406、1408、1410、1424、1426、1444上傳輸。時脈週期1454可對應於在時脈線1402、1422、1442上傳輸的時脈信號之時段。
在每一實例1400、1420、1440中,共同異動及/或訊框持續時間1452被維持而不管所使用額外導線的數目。舉例而言,與使用1個資料導線及一個時脈信號之異動傳達的位元相比,涉及2個資料導線及一個時脈導線之使用的異動可傳達兩倍於其的位元。額外位元包括有效負載資料位元、奇偶校驗位元、其他協定位元及/或其他資訊。舉例而言,奇偶校驗位元1416、1432、1450係運用單一時脈脈衝在每一資料導線上傳輸。在每一實例1400、1420、1440中在相同時槽(相對於異動或訊框之開始)中傳輸奇偶校驗位元1416、1432、1450。共同異動及/或訊框持續時間1350之維持可維持間斷1312、1316(T位元)之間的恆定分隔,且耦接至匯流排並經組態用於習知雙導線操作模式的裝置保持未察覺額外導線之使用。共同異動及/或訊框持續時間1350可有效地定義匯流排操作之步調。
在第一實例1440中,無額外導線被使用且通信使用兩個導線(時脈及一個資料導線)繼續。串列化16位元資料字1448可在兩個前置位元及間斷1446之後傳輸。兩個奇偶校驗位元1450可在資料字1448之後傳輸。在第二實例1420中,一個額外導線被使用且通信使用三個導線(時脈及兩個資料導線)繼續。兩個16位元資料字1430a、1430b可在兩個前置位元及間斷1428之後傳輸。兩個奇偶校驗位元1450可在資料字1430a、1430b之後在每一資料導線上傳輸,從而提供總共四個奇偶校驗位元。在實例中,資料字1430a、1430b係在條紋化模式中傳輸,藉此第一資料字1430a係在傳輸第二資料字1430b之前在兩個資料導線上在兩位元半位元組中完全傳輸。在其他實施中,資料字可在兩個資料導線上並行傳輸。在另一實例1400中,三個額外導線被使用且通信使用五個導線(時脈及四個資料導線)繼續。四個資料字1414a、1414b、1414c及1414d可在兩個前置位元及間斷1412之後傳輸。在實例中,資料字1414a、1414b、1414c、1414d係在條紋化模式中傳輸,藉此第一資料字1414a係在傳輸第二資料字1414b之前在四個資料導線上在四位元半位元組中完全傳輸。在其他實施中,資料字可在四個資料導線上並行傳輸。前置位元通常在雙導線I3C匯流排之主資料導線上傳輸,且額外連接器、線或導線1112、1114及/或1116之傳信狀態可藉由接收器忽略。
圖14中所說明的實例1400、1420、1440提供可以用於提供增強錯誤偵測及校正能力的若干奇偶校驗位元。在一個實例中,在基底2導線I3C之資料導線上傳輸的奇偶校驗位元被保留並根據I3C規範而組態。舉例而言,用於先前資料字1448、1430a至1430b、1414a至1414d之2位元循環冗餘檢查可在藉由I3C規範指示的兩位元欄位中傳輸。在另一實例中,兩位元CRC可在每一額外資料線上傳輸,自經由對應額外資料線傳輸的位元計算。在另一實例中,根據可用奇偶校驗位元之數目設定大小的CRC可自先前資料字1448、1430a至1430b、1414a至1414d位元計算。舉例而言,當無額外資料線係可用的時可傳輸兩位元CRC,當一個額外資料線係可用的時可傳輸四位元CRC,且當三個額外資料線係可用的時可傳輸八位元CRC。在另一實例中,奇偶校驗位元可用於實施區塊奇偶校驗錯誤偵測及校正方案。
如某些實例中所說明,I3C匯流排之多線(ML)擴展可經實施以提供增大之資料輸送量,同時保持I3C介面匯流排管理程序。I3C訊框設定經保留以在由習知I3C規範定義的預期時間提供間斷1312、1328、1346、1412、1428、1446。I3C介面之ML版本准許單一、雙或四重資料線之裝置待連接於相同雙導線基底線上。有ML能力之裝置可先驗啟用,其中可用資料線被啟用或支援。
根據某些態樣,I3C匯流排之ML版本可在操作模式之間動態地切換且可選擇資料線之數目,或符號位元大小以用於在具ML功能之裝置之間使用。圖15為說明具ML功能之I3C匯流排之操作的時間線1500之實例。I3C匯流排可最初經組態用於藉由耦接至I3C匯流排之所有裝置支援的操作模式,其可為例如SDR模式。包括第一命令1502之初始傳輸1520可在SDR模式中起始。在一個實例中,第一命令1502包括使得耦接至I3C匯流排之一或多個裝置待操作於HDR-DDR模式中的共同命令碼(CCC)。第二命令1504係在HDR-DDR模式中傳輸以選擇匯流排寬度及其他參數用於待在HDR-DDR模式中執行的第一異動1506。在說明之實例中,第二命令1504使得資料待經由I3C匯流排及一個額外導線來傳輸。第一異動1506可包括繼之以CRC字的16位元資料字之數目(N)的傳輸。在一些情況下,一或多個裝置可保持在HDR-DDR模式中及/或可繼續使用所選擇匯流排寬度直至傳輸一或多個新的命令為止,該一或多個新的命令使得該一或多個裝置修改操作模式及/或匯流排寬度。
在一些實施中,由裝置使用的導線之數目可在製造、裝配及/或系統組態期間經預先組態。在至少一些實例中,命令可經傳輸以修改匯流排寬度的預先組態之定義。
第三命令1508係在HDR-DDR模式中傳輸以選擇匯流排寬度及其他參數用於待在HDR-DDR模式中執行的第二異動1510。在說明之實例中,第三命令1508使得資料待經由I3C匯流排及三個額外導線來傳輸。第二異動1510可包括繼之以CRC字的16位元資料字之數目(M)的傳輸。第四命令1512係在HDR-DDR模式中傳輸以選擇匯流排寬度及其他參數用於待在HDR-DDR模式中執行的第三異動1514。在說明之實例中,第四命令1512使得資料待經由I3C匯流排及無額外導線來傳輸。第二異動1510可包括繼之以CRC字的16位元資料字之數目(K)的傳輸。用於多線串列匯流排之訊框結構
根據本文所揭示之某些態樣,經由多線串列匯流排在訊框中傳輸的資料之配置可基於協定或應用需求來組態。舉例而言,資料之位元組可根據來源而指派給特定資料線,使得個別線或線之群組可作為經定義通道來操作。在另一實例中,及如圖13中所說明,資料位元組可在條紋化模式中傳輸,藉此第一資料位元組係在多線匯流排之全部可用線上擴展的半位元組中傳輸。
當資料在多個線上條紋化時可選擇經由多線串列匯流排傳輸的多位元組訊框中之位元的不同分配。圖16說明可在裝置讀取期間接收的資料報結構1600、1620、1640。圖16之資料報結構1600、1620、1640對應於圖13中所說明的實例1300、1320、1340中所說明之資料報結構。圖16之多線資料報結構1600、1620中的位元之分配不同於圖13之實例1300、1320中所說明之對應資料報結構中的位元之分配。
圖16說明當兩個或大於兩個裝置可耦接至額外連接器、線或導線時經由在SDR模式中操作之I3C串列匯流排的資料交換。在SDR模式中,可在單一時脈週期1652中在每一資料線1604、1606、1608、1610、1624、1626、1644上傳輸一個位元。時脈週期1652可對應於在時脈線1602、1622、1642上傳輸的時脈信號之時段。
在每一資料報結構1600、1620、1640中,維持共同異動及/或訊框持續時間1660,而不管所使用額外資料線之數目。舉例而言,與使用一個資料線及一個時脈信號之異動傳達的位元相比,涉及兩個資料線及一個時脈線之使用的異動可傳達兩倍於其的位元。可傳輸額外位元,包括有效負載資料位元、奇偶校驗位元、控制位元、命令位元、其他協定定義之位元及/或其他資訊。在一些實施中,耦接至匯流排並經組態用於習知兩線操作模式的裝置保持未察覺額外資料線之使用。在一些情況下,奇偶校驗位元可運用單一時脈脈衝同時在每一資料線上傳輸。在一些實施中,共同異動及/或訊框持續時間1660可使用間斷1616、1632、1650提供至獨立訊框。間斷1616、1632、1650可由在至少一個資料線中T位元1612、1628、1646的傳輸定義。共同異動及/或訊框持續時間1660可定義匯流排操作之步調。
在第一資料報結構1640中,無額外資料線被使用且通信使用兩個線(時脈線1642及一個資料線1644)繼續。串列化資料位元組1648可在由在資料線1644上傳輸的T位元1646定義之間斷1650處終止。
在第二資料報結構1620中,一個額外資料線被使用且通信使用三個線(時脈線1622及兩個資料線1624、1626)繼續。兩個資料位元組1630a、1630b可在由在資料線1626、1624中之一者上傳輸的T位元1628定義之間斷1632處終止。在實例中,資料位元組1630a、1630b係在條紋化模式中傳輸,藉此第一資料位元組1630a係在傳輸第二資料位元組1630b之前在兩個資料線上在兩位元半位元組中完全傳輸。在其他實施中,資料位元組可在兩個資料線上並行傳輸。
在另一資料報結構1600中,使用三個額外資料線且通信使用五個線(時脈線1602及四個資料線1604、1606、1608、1610)繼續。四個資料位元組1614a、1614b、1614c及1614d可在由在資料線1604、1606、1608、1610中之一者上傳輸的T位元1612定義之間斷1616處終止。在實例中,資料位元組1614a、1614b、1614c、1614d係在條紋化模式中傳輸,藉此第一資料位元組1614a係在傳輸第二資料位元組1614b之前在四個資料線上在四位元半位元組中完全傳輸。在其他實施中,資料位元組可在四個資料線上並行傳輸。在圖16中的資料報結構1600、1620、1640中之每一者中,資料係根據I3C SDR協定在於時脈線1602、1622、1642上傳輸之時脈信號中的每一時脈脈衝之一個邊緣上時控。
圖17說明可在裝置寫入期間傳輸的資料報結構1700、1720、1740之實例,其中奇偶校驗係與資料之每一位元組一起傳輸。圖17說明當兩個或大於兩個裝置可耦接至額外連接器、線或導線時經由在SDR模式中操作之I3C串列匯流排的資料交換。在SDR模式中,一個位元可在單一時脈週期1752中在每一資料線1704、1706、1708、1710、1724、1726、1744上傳輸。時脈週期1752可對應於在時脈線1702、1722、1742上傳輸的時脈信號之時段。
在每一資料報結構1700、1720、1740中,維持共同異動及/或訊框持續時間1760,而不管所使用額外資料線之數目。舉例而言,與使用一個資料線及一個時脈信號之異動傳達的位元相比,涉及兩個資料線及一個時脈線之使用的異動可傳達兩倍於其的位元。在圖17中所說明的實例中,奇偶校驗位元可同時在每一資料線上並根據共同時脈脈衝來傳輸。奇偶校驗傳輸1716、1732、1750在傳輸資料位元組1714a至1714d、1730a至1730b、1748之後發生。奇偶校驗位元至資料線的分配可基於應用需要及/或電路設計而組態。
在第一資料報結構1740中,無額外資料線被使用且通信使用兩個線(時脈線1742及一個資料線1744)繼續。串列化資料位元組1748可在奇偶校驗位元在資料線1744上的奇偶校驗傳輸1716之後終止。
在第二資料報結構1720中,一個額外資料線被使用且通信使用三個線(時脈線1722及兩個資料線1724、1726)繼續。兩個資料位元組1730a、1730b可在包括在資料線1726、1724上傳輸之至多兩個奇偶校驗位元的奇偶校驗傳輸1732之後終止。在實例中,資料位元組1730a、1730b係在條紋化模式中傳輸,藉此第一資料位元組1730a係在傳輸第二資料位元組1730b之前在兩個資料線上在兩位元半位元組中完全傳輸。在其他實施中,資料位元組可在兩個資料線上並行傳輸。
在第三資料報結構1700中,使用三個額外資料線且通信使用五個線(時脈線1702及四個資料線1704、1706、1708、1710)繼續。四個資料位元組1714a、1714b、1714c及1714d可在包括在資料線1704、1706、1708、1710上傳輸之至多四個奇偶校驗位元的奇偶校驗傳輸1750之後終止。在實例中,資料位元組1714a、1714b、1714c、1714d係在條紋化模式中傳輸,藉此第一資料位元組1714a係在傳輸第二資料位元組1714b之前在四個資料線上在四位元半位元組中完全傳輸。在其他實施中,資料位元組可在四個資料線上並行傳輸。在圖17中的資料報結構1700、1720、1740中之每一者中,資料係根據I3C SDR協定在於時脈線1702、1722、1742上傳輸之時脈信號中的每一時脈脈衝之一個邊緣上時控。
在訊框內奇偶校驗傳輸之位置可根據所要或需要藉由應用或硬體電路設計而組態。圖18說明可在裝置寫入期間傳輸的資料報結構1800、1820、1840之實例,其中奇偶校驗係與資料之每一位元組一起傳輸。圖18說明當兩個或大於兩個裝置可耦接至額外連接器、線或導線時經由在SDR模式中操作之I3C串列匯流排的資料交換。在SDR模式中,一個位元可在單一時脈週期1850中在每一資料線1804、1806、1808、1810、1824、1826、1844上傳輸。時脈週期1850可對應於在時脈線1802、1822、1842上傳輸的時脈信號之時段。
在每一資料報結構1800、1820、1840中,維持共同異動及/或訊框持續時間1860,而不管所使用額外資料線之數目。舉例而言,與使用一個資料線及一個時脈信號之異動傳達的位元相比,涉及兩個資料線及一個時脈線之使用的異動可傳達兩倍於其的位元。
在圖18中所說明的實例中,奇偶校驗位元可同時在每一資料線上並根據共同時脈脈衝來傳輸。奇偶校驗傳輸1812、1828、1846發生在資料位元組1814a至1814d、1830a至1830b、1848的傳輸之前。奇偶校驗位元至資料線的分配可基於應用需要及/或電路設計而組態。在圖18之多線組態中,接收器當資料位元組1814a至1814d、1830a至1830b被接收時擁有與訊框相關聯的全部奇偶校驗位元且接收器可在資料位元組1814a至1814d、1830a至1830b被接收時對其進行驗證。當在資料位元組1814a至1814d、1830a至1830b之後接收奇偶校驗位元時,可需要額外儲存器以保存資料位元組1814a至1814d、1830a至1830b直至驗證為止。
在第一資料報結構1840中,無額外資料線被使用且通信使用兩個線(時脈線1842及一個資料線1844)繼續。串列化資料位元組1848可在奇偶校驗傳輸1812之後傳輸,其中奇偶校驗位元係在資料線1844上發送。
在第二資料報結構1820中,一個額外資料線被使用且通信使用三個線(時脈線1822及兩個資料線1824、1826)繼續。兩個資料位元組1830a、1830b可在奇偶校驗傳輸1828之後傳輸,其中至多兩個奇偶校驗位元係在資料線1826、1824上傳輸。在實例中,資料位元組1830a、1830b係在條紋化模式中傳輸,藉此第一資料位元組1830a係在傳輸第二資料位元組1830b之前在兩個資料線上在兩位元半位元組中完全傳輸。在其他實施中,資料位元組可在兩個資料線上並行傳輸。
在第三資料報結構1800中,使用三個額外資料線且通信使用五個線(時脈線1802及四個資料線1804、1806、1808、1810)繼續。四個資料位元組1814a、1814b、1814c及1814d可在奇偶校驗傳輸1846之後傳輸,其中至多四個奇偶校驗位元係在資料線1804、1806、1808、1810上傳輸。在實例中,資料位元組1814a、1814b、1814c、1814d係在條紋化模式中傳輸,藉此第一資料位元組1814a係在傳輸第二資料位元組1814b之前在四個資料線上在四位元半位元組中完全傳輸。在其他實施中,資料位元組可在四個資料線上並行傳輸。在圖18中的資料報結構1800、1820、1840中之每一者中,資料係根據I3C SDR協定在於時脈線1802、1822、1842上傳輸之時脈信號中的每一時脈脈衝之一個邊緣上時控。
在圖17及圖18中所說明之實例中,最大可能位元組係在多線組態中傳輸。在一些情況下,可傳輸較少位元組。舉例而言,圖18之四線資料報結構1800可攜載至多四個資料位元組。當奇數個位元組分配至具有資料報結構1800之一或多個資料報時,則該等資料報中之至少一者係運用小於四個位元組來傳輸。在某些實施中,分配給未填充之資料報的全數目個時槽被傳輸以維持匯流排步調。處理電路及方法之實例
圖19為說明用於採用可經組態以執行本文中所揭示之一或多個功能的處理電路1902之設備1900的硬體實施之實例的圖。根據本發明之各種態樣,元件,或元件之任何部分,或如本文所揭示之元件的任何組合可使用處理電路1902來實施。處理電路1902可包括藉由硬體與軟體模組之某一組合控制的一或多個處理器1904。處理器1904之實例包括微處理器、微控制器、數位信號處理器(DSP)、SoC、ASIC、場可程式化閘陣列(FPGA)、可程式化邏輯裝置(PLD)、狀態機、定序器、閘控邏輯、離散硬體電路及經組態以執行貫穿本發明所描述之各種功能性的其他合適之硬體。一或多個處理器1904可包括執行特定功能並可藉由軟體模組1916中之一者而組態、擴充或控制之專用處理器。一或多個處理器1904可經由在初始化期間加載的軟體模組1916之組合而組態,並另外藉由在操作期間加載或卸載一或多個軟體模組1916而組態。在各種實例中,處理電路1902可使用狀態機、定序器、信號處理器及/或通用處理器,或此類裝置及電路之組合實施。
在說明之實例中,處理電路1902可實施有匯流排架構(總體上由匯流排1910表示)。匯流排1910可取決於處理電路1902之特定應用及整體設計約束而包括任何數目之互連匯流排及橋接器。匯流排1910將包括一或多個處理器1904及儲存器1906之各種電路鏈結在一起。儲存器1906可包括記憶體裝置及大容量儲存裝置,且可在本文中稱為電腦可讀媒體及/或處理器可讀媒體。匯流排1910亦可鏈結各種其他電路,諸如時序源、定時器、周邊裝置、電壓調節器及電力管理電路。匯流排介面1908可提供一在匯流排1910與一或多個收發器1912之間的介面。收發器1912可經提供用於藉由處理電路支援之每一網路連接技術。在一些情況下,多個網路連接技術可共用在收發器1912中發現的電路或處理模組之一些或全部。每一收發器1912提供一用於經由傳輸媒體與各種其他設備通信的構件。取決於設備1900之性質,使用者介面1918 (例如小鍵盤、顯示器、揚聲器、麥克風、操縱桿)亦可經提供,且可以通信方式直接地或經由匯流排介面1908耦接至匯流排1910。
處理器1904可負責管理匯流排1910並負責可包括儲存在可包括儲存器1906之電腦可讀媒體中的軟體之執行的通用處理。就此而言,包括處理器1904之處理電路1902可用於實施本文所揭示之方法、功能及技術中的任一者。儲存器1906可用於儲存在執行軟體時藉由處理器1904操控的資料,且軟體可經組態以實施本文所揭示之方法中的任一者。
處理電路1902中之一或多個處理器1904可執行軟體。軟件應廣泛地解釋為意謂指令、指令集、代碼、代碼段、程序代碼、程式、子程式、軟體模組、應用程式、套裝軟體、常式、次常式、目標、可執行代碼、執行線緒、程序、功能、演算法等,無論是被稱作軟體、韌體、中間軟體、微碼、硬體描述語言還是其他者。軟體可以電腦可讀形式駐留在儲存器1906或外部電腦可讀媒體中。外部電腦可讀媒體及/或儲存器1906可包括非暫時性電腦可讀媒體。藉助於實例,非暫時性電腦可讀媒體包括磁性儲存裝置(例如硬碟、軟碟、磁條)、光碟(例如緊密光碟(CD)或數位多功能光碟(DVD))、智慧型卡、快閃記憶體裝置(例如「隨身碟」、卡、棒或保密磁碟)、RAM、ROM、可程式化唯讀記憶體(PROM)、包括EEPROM之可抹除PROM(EPROM)、暫存器、可卸除式磁碟,及用於儲存可藉由電腦存取及讀取之軟體及/或指令的任何其他合適之媒體。藉助於實例,電腦可讀媒體及/或儲存器1906亦可包括載波、傳輸線,及用於傳輸可由電腦存取及讀取之軟體及/或指令的任何其他合適之媒體。電腦可讀媒體及/或儲存器1906可駐留在處理電路1902中,處理器1904中,處理電路1902外部,或在包括處理電路1902之多個實體上分佈。電腦可讀媒體及/或儲存器1906可體現在電腦程式產品中。藉助於實例,電腦程式產品可將電腦可讀媒體包括於封裝材料中。熟習此項技術者將認識到取決於特定應用及強加於整個系統上的總設計約束而最佳地實施呈現在整個本發明中之所描述功能性的方式。
儲存器1906可維持在可載入碼段、模組、應用程式、程式等(其可在本文中稱為軟體模組1916)中維持及/或組織的軟體。軟體模組1916中之每一者可包括指令及資料,其當安裝或加載於處理電路1902上並藉由一或多個處理器1904執行時促成一控制一或多個處理器1904之操作的執行時影像1914。當經執行時,某些指令可使得處理電路1902根據本文中所描述的某些方法、演算法及程序執行功能。
一些軟體模組1916可在處理電路1902之初始化期間加載,且此等軟體模組1916可組態處理電路1902以啟用本文所揭示之各種功能的執行。舉例而言,一些軟體模組1916可組態內部裝置及/或處理器1904之邏輯電路1922,並可管理對諸如收發器1912、匯流排介面1908、使用者介面1918、定時器、數學共處理器等之外部裝置的存取。軟體模組1916可包括一控制程式及/或一作業系統,其與中斷處理常式及裝置驅動器相互作用,並控制對由處理電路1902提供之各種資源的存取。資源可包括記憶體、處理時間、對收發器1912之存取、使用者介面1918等。
處理電路1902之一或多個處理器1904可為多功能性,藉此一些軟體模組1916經加載並經組態以執行不同功能或相同功能之不同個例。一或多個處理器1904可另外經調適以管理回應於來自(例如)使用者介面1918、收發器1912及裝置驅動器之輸入而起始的後台任務。為支援多個功能之執行,一或多個處理器1904可經組態以提供多任務環境,藉此複數個功能中的每一者經實施為根據需要或所要藉由一或多個處理器1904伺服的一組任務。在一個實例中,可使用通過不同任務之間的處理器1904之控制的時間共用程式1920實施多任務環境,藉此每一任務在完成任何未完成操作後及/或回應於諸如中斷之輸入而將一或多個處理器1904之控制返回至時間共用程式1920。當任務具有一或多個處理器1904之控制時,處理電路有效地特定用於藉由與控制任務相關聯的功能解決的目的。時間共用程式1920可包括作業系統、在循環基礎上傳送控制之主要迴路、根據功能之優先排序分配一或多個處理器1904之控制的功能,及/或藉由提供一或多個處理器1904之控制至處置功能而對外部事件作出回應的中斷驅動主要迴路。
圖20為可在耦接至串列匯流排之裝置處執行的程序之流程圖2000。
在區塊2002處,裝置可組態耦接至匯流排之複數個裝置,以使得在第一操作模式中,該複數個裝置根據藉由於匯流排之第二線上傳輸之時脈信號提供的時序交換在於匯流排之第一線上傳輸之信號中的資料。在一個實例中,主控器裝置1102 (參看圖11)可使用運用一或多個額外連接器或導線1112、1114、1116擴充的基本I3C匯流排1110與一或多個受控器裝置1104、1106、1108通信。
在區塊2004處,裝置可判定連接該複數個裝置中之兩個或大於兩個裝置的一或多個額外線之可用性。
在區塊2006處,裝置可組態兩個或大於兩個裝置以在第二操作模式中使用第一線及該等額外線中之至少一者用於資料傳輸。
在各種實例中,裝置可在第一操作模式下傳輸命令以將第二操作模式定義為雙資料速率操作模式。命令可定義用於在第二操作模式中之資料傳輸的額外線之數目。資料可以用以在第二操作模式中控制第一線、第二線及一或多個額外線之傳信狀態的符號來編碼,且第二命令定義該等符號中之位元的數目。在第二操作模式中,對應於符號傳輸之時序的資訊嵌入於連續傳輸符號之間的轉變中。
在某些實例中,裝置可在匯流排上傳輸複數個命令。每一命令可選擇一操作模式以待在經由串列匯流排通信時由一或多個裝置使用。該命令可定義待用於在對應所選擇操作模式中之資料傳輸的額外線之一數目。不同裝置可經組態以使用不同操作模式通信。在一些情況下,第一裝置可接收使得裝置使用第一數目個導線在第一操作模式中操作的第一命令。第一裝置可使用第一操作模式及該第一數目個導線用於經由匯流排進行的多個異動。在一些情況下,第一裝置可繼續使用第一操作模式及該第一數目個導線直至第二命令使得第一裝置在第二操作模式中操作及/或使用第二數目個導線為止。
每一命令可在第一操作模式中傳輸。裝置可傳輸可操作以組態該兩個或大於兩個裝置中之每一裝置以支援若干資料線的一或多個命令。裝置可確定耦接至該兩個或大於兩個裝置中之每一者的可用線之一數目。裝置可組態每一受控器裝置以在第二操作模式中使用該等可用線中之至少一些。裝置可動態地調適在該第二操作模式中使用的一協定以當與每一受控器裝置通信時利用一對應數目個可用線。可在第二操作模式中使用的協定經調適以使用變化數目個線來編碼符號以供傳輸。
在一些情況下,資料字在用以在第二操作模式中傳輸資料信號之線上經條紋化。
在某些實例中,第一訊框可使用僅僅第一線及第二線在第一操作模式中來傳輸,且第二訊框可使用第一線、第二線及至少一個額外線在第二操作模式中來傳輸。第一訊框及第二訊框可具有共同訊框持續時間。裝置可在第一訊框中傳輸第一奇偶校驗位元,且在第二訊框中傳輸第二奇偶校驗位元。第一奇偶校驗位元及第二奇偶校驗位元可在其各別訊框之共同時槽中傳輸。時槽可表示相對於各別訊框之開始或終止的時脈信號之週期。在一個實例中,第一奇偶校驗位元及第二奇偶校驗位元係在用以傳輸各別訊框之複數個時脈週期中之最後週期期間傳輸。在另一實例中,第一奇偶校驗位元及第二奇偶校驗位元係在用以傳輸各別訊框之複數個時脈週期中之第一週期期間傳輸。
圖21為說明採用處理電路2102的設備2100之硬體實施之簡化實例的圖。處理電路通常具有可包括一或多個微處理器、微控制器、數位信號處理器、定序器及/或狀態機的控制器或處理器2116。處理電路2102可實施有匯流排架構(總體上由匯流排2120表示)。匯流排2120可取決於處理電路2102之特定應用及整體設計約束而包括任何數目個互連匯流排及橋接器。匯流排2120將包括一或多個處理器及/或硬體模組之各種電路鏈結在一起,各種電路由控制器或處理器2116、模組或電路2104、2106及2108及處理器可讀儲存媒體2118表示。設備可使用實體層電路2114耦接至多線通信鏈路。實體層電路2114可操作多線通信鏈路2112以支援根據I3C協定之通信。匯流排2120亦可鏈結此項技術中已熟知且因此將並不更進一步描述之各種其他電路,諸如時序源、周邊裝置、電壓調節器及電力管理電路。
處理器2116負責一般處理,包括儲存於電腦可讀儲存媒體2118上的軟體、程式碼及/或指令之執行。電腦可讀儲存媒體可包括非暫時性儲存媒體。軟體在由處理器2116執行時使得處理電路2102執行上文針對任何特定設備描述的各種功能。電腦可讀儲存媒體可用於儲存當執行軟件時藉由處理器2116操控的資料。處理電路2102進一步包括模組2104、2106及2108中之至少一者。模組2104、2106及2108可為在處理器2116中執行的駐留/儲存在電腦可讀儲存媒體2118中之軟體模組,耦接至處理器2116之一或多個硬體模組,或其某一組合。模組2104、2106及2108可包括微控制器指令、狀態機組態參數或其某一組合。
在一個組態中,設備2100包括介面控制器2104,及線驅動器電路2114,該線驅動器電路包括耦接至多線串列匯流排之第一導線的第一線驅動器及耦接至多線串列匯流排2112之第二導線的第二線驅動器。設備2100可包括經組態以當串列匯流排2112經組態用於DDR操作模式時經由串列匯流排傳輸第一資料的模組及/或電路2104、2108、2114。設備2100可包括經組態以根據藉由於第二線上傳輸之時脈信號提供的時序交換於第一線上傳輸的信號中之資料的模組及/或電路2104、2106、2114。設備2100可包括經調適以組態連接複數個裝置中之兩個或大於兩個裝置之一或多個額外線的模組及/或電路2104、2106、2114,該兩個或大於兩個裝置經組態以在第二操作模式中使用第一線及該等額外線中之至少一者用於資料傳輸。
設備2100可在第一操作模式中傳輸一命令,該命令將第二操作模式定義為雙資料速率操作模式。命令可定義用於在第二操作模式中使用的資料傳輸之額外線之數目。資料可以用以在第二操作模式中控制第一線、第二線及一或多個額外線之傳信狀態的符號來編碼,且第二命令定義該等符號中之位元的數目。在第二操作模式中,對應於符號傳輸之時序的資訊嵌入於連續傳輸符號之間的轉變中。
在各種實例中,複數個命令在匯流排上傳輸,每一命令選擇用於匯流排之操作模式及用於在每一所選擇操作模式中之資料傳輸的額外線之數目。每一命令可在第一操作模式中傳輸。兩個或大於兩個裝置中之每一者可經組態以支援若干資料線。兩個或大於兩個裝置可藉由主控器裝置預先組態以在第一操作模式及第二操作模式兩者中操作。在第二操作模式中,主控器裝置可經調適以確定耦接至兩個或大於兩個裝置中之每一者的可用線之數目,組態每一受控器裝置以使用第二操作模式中之可用線中的至少一些,且動態地調適用於第二操作模式中之協定以當與每一受控器裝置通信時利用對應數目之可用線。該協定可用於第二操作模式中,經調適以使用變化數目個線來編碼符號以供傳輸。
資料字可在用以在第二操作模式中傳輸資料信號的線上條紋化。
在某些實例中,第一訊框可使用僅僅第一線及第二線在第一操作模式中來傳輸,且第二訊框可使用第一線、第二線及至少一個額外線在第二操作模式中來傳輸。第一訊框及第二訊框可具有共同訊框持續時間。裝置可在第一訊框中傳輸第一奇偶校驗位元,且在第二訊框中傳輸第二奇偶校驗位元。第一奇偶校驗位元及第二奇偶校驗位元可在其各別訊框之共同時槽中傳輸。時槽可表示相對於各別訊框之開始或終止的時脈信號之週期。在一個實例中,第一奇偶校驗位元及第二奇偶校驗位元係在用以傳輸各別訊框之複數個時脈週期中之最後週期期間傳輸。在另一實例中,第一奇偶校驗位元及第二奇偶校驗位元係在用以傳輸各別訊框之複數個時脈週期中之第一週期期間傳輸。
電腦可讀儲存媒體2118可為非暫時性儲存媒體且可儲存程式碼及/或一或多個指令,該等指令在由一或多個處理器2116執行時使得處理電路2102組態耦接至匯流排之複數個裝置,以使得在第一操作模式中,該複數個裝置執行以下操作:根據藉由於匯流排之第二線上傳輸之時脈信號提供的時序交換在於匯流排之第一線上傳輸的信號中之資料;判定連接該複數個裝置中之兩個或大於兩個裝置的一或多個額外線之可用性;及組態兩個或大於兩個裝置以在第二操作模式中使用第一線及該等額外線中之至少一者用於資料傳輸。
在一個實例中,一或多個指令進一步使得處理電路2102在第一操作模式中傳輸一命令以將第二操作模式定義為雙資料速率操作模式。命令可定義用於在第二操作模式中使用的資料傳輸之額外線之數目。
應理解,所揭示程序中之步驟的特定次序或層次為例示性方法之說明。基於設計偏好,應理解,可重新配置程序中之步驟的特定次序或層次。另外,可組合或省略一些步驟。隨附方法請求項以樣本次序呈現各種步驟之元件,且並不意謂受限於所呈現之特定次序或層次。
提供先前描述以使任何熟習此項技術者能夠實踐本文中所描述之各種態樣。對此等態樣之各種修改對於熟習此項技術者而言將為顯而易見的,且本文中定義之一般原理可應用於其他態樣。因此,申請專利範圍不意欲限於本文中所展示的態樣,而是將被賦予與語言申請專利範圍一致的完整範圍,其中以單數形式參考一元件不意欲意謂「一個且僅有一個」,除非明確地如此陳述,而是表示「一或多個」。除非另外特定地陳述,否則術語「一些」指代一或多個。一般熟習此項技術者已知或稍後將知曉的貫穿本發明所描述之各種態樣的元件之所有結構及功能等效物以引用的方式明確地併入本文中,且意欲由申請專利範圍涵蓋。此外,本文中所揭示之任何內容均不意欲專用於公眾,無論申請專利範圍中是否明確敍述此揭示內容。沒有申請專利範圍元件將被解釋為手段加功能,除非元件係使用片語「用於……之構件」來明確地敍述。
100‧‧‧設備
102‧‧‧處理電路
104‧‧‧ASIC
106‧‧‧周邊裝置
108‧‧‧收發器
110‧‧‧數據機
112‧‧‧處理器
114‧‧‧機載記憶體
116‧‧‧匯流排介面電路
118a‧‧‧匯流排
118b‧‧‧匯流排
120‧‧‧匯流排
122‧‧‧處理器可讀儲存器
124‧‧‧天線
126‧‧‧顯示器
128‧‧‧開關/按鈕
130‧‧‧開關/按鈕
132‧‧‧外部小鍵盤
200‧‧‧通信鏈路
202‧‧‧串列匯流排
204‧‧‧主控器裝置
206‧‧‧裝置
208‧‧‧裝置
210‧‧‧裝置
212‧‧‧裝置
214‧‧‧裝置
216‧‧‧裝置
300‧‧‧設備
302‧‧‧受控器裝置
304‧‧‧感測器控制功能
306‧‧‧組態暫存器
308‧‧‧時脈產生電路
310‧‧‧收發器
310a‧‧‧接收器
310b‧‧‧共同電路
310c‧‧‧傳輸器
312‧‧‧邏輯控制
314a‧‧‧線驅動器/接收器
314b‧‧‧線驅動器/接收器
316‧‧‧時脈線/第一導線
318‧‧‧資料線
320‧‧‧匯流排主控器
322a‧‧‧裝置
322n‧‧‧裝置
324‧‧‧儲存器
330‧‧‧串列匯流排
400‧‧‧時序圖
402‧‧‧資料導線
404‧‧‧時脈導線
406‧‧‧開始情況
408‧‧‧停止情況
410‧‧‧重複開始
412‧‧‧傳信狀態
414‧‧‧脈衝
420‧‧‧命令碼傳輸
422‧‧‧啟動器
424‧‧‧預定義命令
426‧‧‧命令碼
428‧‧‧資料
430‧‧‧終止器
500‧‧‧時序圖
502‧‧‧時脈導線
504‧‧‧資料導線
506‧‧‧前置位元
508‧‧‧前置位元
510‧‧‧8位元位元組
512‧‧‧8位元位元組
514‧‧‧奇偶校驗位元
516‧‧‧上升邊緣
518‧‧‧邊緣
520‧‧‧脈衝
600‧‧‧傳信
602‧‧‧高資料速率(HDR)退出
604‧‧‧下降邊緣
606‧‧‧上升邊緣
700‧‧‧傳輸器
702‧‧‧轉碼器
704‧‧‧三元至符號編碼器
706‧‧‧線驅動器
708‧‧‧開放汲極輸出電晶體
710‧‧‧資料
712‧‧‧三元數目
714‧‧‧2位元符號
720‧‧‧接收器
722‧‧‧轉碼器
724‧‧‧符號至三元解碼器
726‧‧‧線介面電路
728‧‧‧時脈及資料恢復(CDR)電路
730‧‧‧輸出資料元素
732‧‧‧三元數目
734‧‧‧符號
736‧‧‧原始符號
738‧‧‧接收時脈
800‧‧‧時序圖
802‧‧‧原始符號值
804‧‧‧時槽
806‧‧‧符號
900‧‧‧編碼方案
902‧‧‧符號定序圓
904a‧‧‧位置
904b‧‧‧位置
904c‧‧‧位置
904d‧‧‧位置
906‧‧‧旋轉方向
920‧‧‧圖表
940‧‧‧轉變數目
1000‧‧‧圓
1022‧‧‧移位值
1024‧‧‧轉變數目
1100‧‧‧串列匯流排
1102‧‧‧Mwire主控器裝置
1104‧‧‧Mwire受控器裝置
1106‧‧‧Mwire受控器裝置
1108‧‧‧Mwire受控器裝置
1110‧‧‧雙導線匯流排
1112‧‧‧額外連接器或導線
1114‧‧‧額外連接器或導線
1116‧‧‧額外連接器或導線
1118‧‧‧傳統裝置
1120‧‧‧傳統裝置
1122‧‧‧傳統裝置
1200‧‧‧實例
1202‧‧‧三位元符號
1204‧‧‧連接器
1206‧‧‧連接器
1208‧‧‧連接器
1210‧‧‧時槽
1220‧‧‧圖表
1300‧‧‧實例
1302‧‧‧時脈線
1304‧‧‧資料線
1306‧‧‧資料線
1308‧‧‧資料線
1310‧‧‧資料線
1312‧‧‧間斷
1314a‧‧‧資料位元組
1314b‧‧‧資料位元組
1314c‧‧‧資料位元組
1314d‧‧‧資料位元組
1316‧‧‧間斷
1320‧‧‧實例
1322‧‧‧時脈線
1324‧‧‧資料線
1326‧‧‧資料線
1328‧‧‧間斷
1330a‧‧‧資料位元組
1330b‧‧‧資料位元組
1340‧‧‧實例
1342‧‧‧時脈線
1344‧‧‧資料線
1346‧‧‧間斷
1348‧‧‧串列化資料位元組
1350‧‧‧共同異動及/或訊框持續時間
1352‧‧‧時脈週期
1400‧‧‧實例
1402‧‧‧時脈線
1404‧‧‧資料線
1406‧‧‧資料線
1408‧‧‧資料線
1410‧‧‧資料線
1412‧‧‧間斷
1414a‧‧‧資料字
1414b‧‧‧資料字
1414c‧‧‧資料字
1414d‧‧‧資料字
1416‧‧‧奇偶校驗位元
1420‧‧‧實例
1422‧‧‧時脈線
1424‧‧‧資料線
1426‧‧‧資料線
1428‧‧‧間斷
1430a‧‧‧資料字
1430b‧‧‧資料字
1432‧‧‧奇偶校驗位元
1440‧‧‧實例
1442‧‧‧時脈線
1444‧‧‧資料線
1446‧‧‧間斷
1448‧‧‧資料字
1450‧‧‧奇偶校驗位元
1452‧‧‧共同異動及/或訊框持續時間
1454‧‧‧時脈週期
1500‧‧‧時間線
1502‧‧‧第一命令
1504‧‧‧第二命令
1506‧‧‧第一異動
1508‧‧‧第三命令
1510‧‧‧第二異動
1512‧‧‧第四命令
1514‧‧‧第三異動
1520‧‧‧初始傳輸
1600‧‧‧資料報結構
1602‧‧‧時脈線
1604‧‧‧資料線
1606‧‧‧資料線
1608‧‧‧資料線
1610‧‧‧資料線
1612‧‧‧T位元
1614a‧‧‧資料位元組
1614b‧‧‧資料位元組
1614c‧‧‧資料位元組
1614d‧‧‧資料位元組
1616‧‧‧間斷
1620‧‧‧資料報結構
1622‧‧‧時脈線
1624‧‧‧資料線
1626‧‧‧資料線
1628‧‧‧T位元
1630a‧‧‧資料位元組
1630b‧‧‧資料位元組
1632‧‧‧間斷
1640‧‧‧資料報結構
1642‧‧‧時脈線
1644‧‧‧資料線
1646‧‧‧T位元
1648‧‧‧串列化資料位元組
1650‧‧‧間斷
1652‧‧‧時脈週期
1700‧‧‧資料報結構
1702‧‧‧時脈線
1704‧‧‧資料線
1706‧‧‧資料線
1708‧‧‧資料線
1710‧‧‧資料線
1714a‧‧‧資料位元組
1714b‧‧‧資料位元組
1714c‧‧‧資料位元組
1714d‧‧‧資料位元組
1716‧‧‧奇偶校驗傳輸
1720‧‧‧資料報結構
1722‧‧‧時脈線
1724‧‧‧資料線
1726‧‧‧資料線
1730a‧‧‧資料位元組
1730b‧‧‧資料位元組
1732‧‧‧奇偶校驗傳輸
1740‧‧‧資料報結構
1742‧‧‧時脈線
1744‧‧‧資料線
1748‧‧‧資料位元組
1750‧‧‧奇偶校驗傳輸
1752‧‧‧時脈週期
1760‧‧‧共同異動及/或訊框持續時間
1800‧‧‧資料報結構
1802‧‧‧時脈線
1804‧‧‧資料線
1806‧‧‧資料線
1808‧‧‧資料線
1810‧‧‧資料線
1812‧‧‧奇偶校驗傳輸
1814a‧‧‧資料位元組
1814b‧‧‧資料位元組
1814c‧‧‧資料位元組
1814d‧‧‧資料位元組
1820‧‧‧資料報結構
1822‧‧‧時脈線
1824‧‧‧資料線
1826‧‧‧資料線
1828‧‧‧奇偶校驗傳輸
1830a‧‧‧資料位元組
1830b‧‧‧資料位元組
1840‧‧‧資料報結構
1842‧‧‧時脈線
1844‧‧‧資料線
1846‧‧‧奇偶校驗傳輸
1848‧‧‧資料位元組
1850‧‧‧時脈週期
1860‧‧‧共同異動及/或訊框持續時間
1900‧‧‧設備
1902‧‧‧處理電路
1904‧‧‧處理器
1906‧‧‧儲存器
1908‧‧‧匯流排介面
1910‧‧‧匯流排
1912‧‧‧收發器
1914‧‧‧執行時影像
1916‧‧‧軟體模組
1918‧‧‧使用者介面
1920‧‧‧時間共用程式
1922‧‧‧邏輯電路
2000‧‧‧流程圖
2002‧‧‧區塊
2004‧‧‧區塊
2006‧‧‧區塊
2100‧‧‧設備
2102‧‧‧處理電路
2104‧‧‧模組/電路/介面控制器
2106‧‧‧模組/電路
2108‧‧‧模組/電路
2112‧‧‧多線通信鏈路
2114‧‧‧實體層電路/線驅動器電路
2116‧‧‧控制器/處理器
2118‧‧‧處理器可讀儲存媒體
2120‧‧‧匯流排
圖1說明根據複數個可用標準中之一者選擇性地操作採用一在IC裝置之間的資料鏈路之設備。
圖2說明其中複數個裝置使用串列匯流排來連接的通信介面。
圖3說明包括連接至串列匯流排之多個裝置的設備之某些態樣。
圖4包括說明當在由I3C規範定義之SDR操作模式中操作串列匯流排時在串列匯流排上傳信的時序圖。
圖5為說明在I3C HDR模式中傳輸之實例的時序圖,其中資料係在雙資料速率DDR下傳輸。
圖6說明在串列匯流排之資料導線及時脈導線上傳輸以起始某些模式改變的傳信之實例。
圖7說明根據本文所揭示之某些態樣的傳輸器及接收器之某些態樣。
圖8說明根據本文所揭示之某些態樣的當傳輸符號時高資料速率協定(例如I3C協定)之傳信狀態。
圖9說明根據本文所揭示之某些態樣的用於轉碼資料之編碼方案的第一實例。
圖10說明根據本文所揭示之某些態樣的用於轉碼資料之編碼方案的第二實例。
圖11說明其中多於兩個連接器或導線可係可供用於裝置之間的時間共用通信之串列匯流排。
圖12說明以在三個或三個以上導體或導線上之符號編碼資料的實例。
圖13說明當兩個或大於兩個裝置可耦接至額外連接器、導線或線時經由在SDR模式中操作的I3C串列匯流排的資料之傳輸。
圖14係關於其中在時脈信號中的每一時脈脈衝之兩個邊緣上時控資料的一HDR-DDR操作模式。
圖15為說明具多線功能之匯流排的操作之時間線之實例。
圖16說明根據本文所揭示之某些態樣的可在裝置讀取期間接收的資料報結構。
圖17說明根據本文所揭示之某些態樣的可在其中奇偶校驗與資料之每一位元組一起被傳輸的裝置寫入期間傳輸的資料報結構之第一實例。
圖18說明根據本文所揭示之某些態樣的可在其中奇偶校驗與資料之每一位元組一起被傳輸的裝置寫入期間傳輸的資料報結構之第二實例。
圖19為說明採用可根據本文所揭示之某些態樣調適的處理電路之設備之實例的方塊圖。
圖20為說明根據本文所揭示之某些態樣的可在耦接至串列匯流排之發送裝置處執行的程序之流程圖。
圖21說明根據本文所揭示之某些態樣的用於經調適以對支援串列匯流排之多線操作作出回應的傳輸設備之硬體實施。

Claims (30)

  1. 一種設備,其包含: 一匯流排,其包括一第一線及一第二線; 複數個裝置,其耦接至該匯流排,且在一第一操作模式中,經組態以根據藉由在該第二線上傳輸之一時脈信號提供的時序交換在於該第一線上傳輸的一信號中之資料;及 一或多個額外線,其連接該複數個裝置中之兩個或大於兩個裝置,該兩個或大於兩個裝置經組態以在一第二操作模式中使用該第一線及至少一個額外線以用於資料傳輸。
  2. 如請求項1之設備,其中在該第一操作模式中傳輸的一命令以將該第二操作模式定義為雙資料速率操作模式。
  3. 如請求項2之設備,其中該命令定義待用於在該第二操作模式中之資料傳輸的額外線的一數目。
  4. 如請求項1之設備,其中資料係以用以在該第二操作模式中控制該第一線、該第二線及該一或多個額外線之傳信狀態的符號來編碼,且在該第一操作模式中傳輸的一命令定義該等符號中之位元的一數目。
  5. 如請求項4之設備,其中在該第二操作模式中,對應於符號傳輸之時序的資訊嵌入於連續傳輸符號之間的轉變中。
  6. 如請求項1之設備,其中複數個命令係在該匯流排上傳輸,每一命令選擇用於該匯流排之一操作模式,其中該每一命令定義待用於在每一所選擇操作模式中之資料傳輸的額外線之一數目,且其中該每一命令係在該第一操作模式中傳輸。
  7. 如請求項6之設備,其中該兩個或大於兩個裝置中之每一者經組態以支援若干資料線。
  8. 如請求項6之設備,其中該兩個或大於兩個裝置係藉由一主控器裝置預先組態以在該第一操作模式及該第二操作模式兩者中操作。
  9. 如請求項6之設備,其中在該第二操作模式中一主控器裝置經調適以: 確定耦接至該兩個或大於兩個裝置中之每一者的可用線之一數目; 組態一或多個受控器裝置以在該第二操作模式中使用該等可用線中之至少一些;及 動態地調適在該第二操作模式中使用的一協定以當與該一或多個受控器裝置通信時利用一對應數目個該等可用線。
  10. 如請求項6之設備,其中在該第二操作模式中使用的一協定經調適以使用一變化數目個線來編碼符號以供傳輸。
  11. 如請求項1之設備,其中資料字在用以在該第二操作模式中傳輸資料信號之線上條紋化。
  12. 如請求項1之設備,其中一第一訊框係使用僅僅該第一線及該第二線在該第一操作模式中傳輸,且一第二訊框係使用該第一線、該第二線及該至少一個額外線在該第二操作模式中傳輸,該第一訊框及該第二訊框具有一共同訊框持續時間。
  13. 如請求項12之設備,其中在該第一訊框中傳輸之一或多個奇偶校驗位元及在該第二訊框中傳輸之複數個奇偶校驗位元係在用以傳輸該等各別訊框的複數個時脈週期之一最後週期期間傳輸。
  14. 如請求項12之設備,其中在該第一訊框中傳輸之一或多個奇偶校驗位元及在該第二訊框中傳輸之複數個奇偶校驗位元係在用以傳輸該等各別訊框的複數個時脈週期之一第一週期期間傳輸。
  15. 一種用於資料通信之方法,其包含: 組態耦接至一匯流排之複數個裝置,以使得在一第一操作模式中,該複數個裝置根據藉由於該匯流排之一第二線上傳輸之一時脈信號提供的時序交換在於該匯流排之一第一線上傳輸之一信號中的資料; 判定連接該複數個裝置中之兩個或大於兩個裝置的一或多個額外線之可用性;及 組態該兩個或大於兩個裝置以在一第二操作模式中使用該第一線及該等額外線中之至少一者用於資料傳輸。
  16. 如請求項15之方法,其進一步包含: 在該第一操作模式中傳輸一命令以將該第二操作模式定義為一雙資料速率操作模式。
  17. 如請求項16之方法,其中該命令定義用於在該第二操作模式中之資料傳輸的額外線的一數目。
  18. 如請求項15之方法,其中資料係以用以在該第二操作模式中控制該第一線、該第二線及該一或多個額外線之傳信狀態的符號來編碼,且在該第一操作模式中傳輸的一命令定義該等符號中之位元的一數目。
  19. 如請求項18之方法,其中在該第二操作模式中,對應於符號傳輸之時序的資訊嵌入於連續傳輸符號之間的轉變中。
  20. 如請求項15之方法,其進一步包含: 在該匯流排上傳輸複數個命令,每一命令選擇用於該匯流排之一操作模式及用於在每一所選擇操作模式中之資料傳輸的額外線之一數目,其中該每一命令係在該第一操作模式中傳輸。
  21. 如請求項20之方法,其進一步包含: 傳輸可操作以組態該兩個或大於兩個裝置中之每一裝置以支援若干資料線的一或多個命令。
  22. 如請求項20之方法,其進一步包含: 確定耦接至該兩個或大於兩個裝置中之每一者的可用線之一數目; 組態一或多個受控器裝置以在該第二操作模式中使用該等可用線中之至少一些;及 動態地調適在該第二操作模式中使用的一協定以當與該一或多個受控器裝置通信時利用一對應數目個該等可用線。
  23. 如請求項20之方法,其中在該第二操作模式中使用的一協定經調適以使用一變化數目個線來編碼符號以供傳輸。
  24. 如請求項15之方法,其中資料字在用以在該第二操作模式中傳輸資料信號之線上條紋化。
  25. 如請求項15之方法,其進一步包含: 傳輸使用僅僅該第一線及該第二線在該第一模式中傳輸的一第一訊框;及 使用該第一線、該第二線及該等額外線中之該至少一者在該第二操作模式中傳輸一第二訊框, 其中該第一訊框及該第二訊框具有一共同訊框持續時間。
  26. 如請求項25之方法,其進一步包含: 在該第一訊框中傳輸第一奇偶校驗位元;及 在該第二訊框中傳輸第二奇偶校驗位元, 其中該等第一奇偶校驗位元及該等第二奇偶校驗位元係在用以傳輸該等各別訊框之複數個時脈週期中之一最後週期期間傳輸。
  27. 如請求項25之方法,其進一步包含: 在該第一訊框中傳輸第一奇偶校驗位元;及 在該第二訊框中傳輸第二奇偶校驗位元, 其中該等第一奇偶校驗位元及該等第二奇偶校驗位元係在用以傳輸該等各別訊框之複數個時脈週期中之一第一週期期間傳輸。
  28. 一種具有一或多個指令之處理器可讀儲存媒體,該一或多個指令在由一處理電路之至少一個處理器執行時使得該處理電路進行以下操作: 組態耦接至一匯流排之複數個裝置,以使得在一第一操作模式中,該複數個裝置根據藉由於該匯流排之一第二線上傳輸之一時脈信號提供的時序交換在於該匯流排之一第一線上傳輸之一信號中的資料; 判定連接該複數個裝置中之兩個或大於兩個裝置的一或多個額外線之可用性;及 組態該兩個或大於兩個裝置以在一第二操作模式中使用該第一線及該等額外線中之至少一者用於資料傳輸。
  29. 如請求項28之儲存媒體,其中該一或多個指令進一步使得該處理電路進行以下操作: 在該第一操作模式中傳輸一命令以將該第二操作模式定義為一雙資料速率操作模式, 其中該命令定義用於在該第二操作模式中之資料傳輸的額外線之一數目。
  30. 一種資料通信設備,其包含: 用於組態耦接至一匯流排之複數個裝置,以使得在一第一操作模式中,該複數個裝置根據藉由於該匯流排之一第二線上傳輸之一時脈信號提供的時序交換在於該匯流排之一第一線上傳輸之一信號中的資料的構件; 用於判定連接該複數個裝置中之兩個或大於兩個裝置的一或多個額外線之可用性的構件;及 用於組態該兩個或大於兩個裝置以在一第二操作模式中使用該第一線及該等額外線中之至少一者用於資料傳輸的構件。
TW107131587A 2017-09-27 2018-09-07 在i3c多線匯流排上之奇偶校驗位元位置 TW201921260A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201762564159P 2017-09-27 2017-09-27
US62/564,159 2017-09-27
US201762594960P 2017-12-05 2017-12-05
US62/594,960 2017-12-05
US16/123,737 2018-09-06
US16/123,737 US20190095273A1 (en) 2017-09-27 2018-09-06 Parity bits location on i3c multilane bus

Publications (1)

Publication Number Publication Date
TW201921260A true TW201921260A (zh) 2019-06-01

Family

ID=65806626

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107131587A TW201921260A (zh) 2017-09-27 2018-09-07 在i3c多線匯流排上之奇偶校驗位元位置

Country Status (3)

Country Link
US (1) US20190095273A1 (zh)
TW (1) TW201921260A (zh)
WO (1) WO2019067178A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102450296B1 (ko) * 2017-12-26 2022-10-04 삼성전자주식회사 동기식 및 비동기식 혼합 방식의 디지털 인터페이스를 포함하는 장치, 이를 포함하는 디지털 처리 시스템, 및 이들에 의해 수행되는 디지털 처리 방법
US10684981B2 (en) * 2018-05-16 2020-06-16 Qualcomm Incorporated Fast termination of multilane single data rate transactions
DE102019201533A1 (de) * 2019-02-07 2020-08-13 Robert Bosch Gmbh Systemkomponente mit konfigurierbarem Kommunikationsverhalten und Verfahren zum Betreiben einer solchen Systemkomponente

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1459532A2 (en) * 2001-12-24 2004-09-22 Silicon Image, Inc. Method and system for transmission of video and packetized audio data in multiple formats over a serial link
US7831882B2 (en) * 2005-06-03 2010-11-09 Rambus Inc. Memory system with error detection and retry modes of operation
US8208467B2 (en) * 2009-06-16 2012-06-26 Oracle America, Inc. Method and apparatus for modulating the width of a high-speed link
US9178692B1 (en) * 2011-02-24 2015-11-03 Broadcom Corporation Serial link training method and apparatus with deterministic latency
US8656260B1 (en) * 2011-07-29 2014-02-18 Xilinx, Inc. Methods and circuits for processing a data block by frames
JP6139689B2 (ja) * 2012-10-22 2017-05-31 インテル・コーポレーション 装置
JP6467743B2 (ja) * 2013-08-19 2019-02-13 シャンハイ シンハオ マイクロエレクトロニクス カンパニー リミテッド 汎用ユニットにもとづいた高性能プロセッサ・システムとその方法
US10007628B2 (en) * 2014-06-18 2018-06-26 Qualcomm Incorporated Dynamically adjustable multi-line bus shared by multi-protocol devices
EP3268868B1 (en) * 2015-03-11 2018-12-05 Qualcomm Incorporated Farewell reset and restart method for coexistence of legacy and next generation devices over a shared multi-mode bus
US20170116150A1 (en) * 2015-10-23 2017-04-27 Qualcomm Incorporated N-phase fast bus turnaround
US10931329B2 (en) * 2016-12-29 2021-02-23 Intel Corporation High speed interconnect with channel extension
US10162406B1 (en) * 2017-08-31 2018-12-25 Micron Technology, Inc. Systems and methods for frequency mode detection and implementation

Also Published As

Publication number Publication date
US20190095273A1 (en) 2019-03-28
WO2019067178A1 (en) 2019-04-04

Similar Documents

Publication Publication Date Title
US11010327B2 (en) I3C point to point
US10007628B2 (en) Dynamically adjustable multi-line bus shared by multi-protocol devices
KR101790900B1 (ko) 카메라 제어 인터페이스 확장 버스
US10642778B2 (en) Slave master-write/read datagram payload extension
US10579581B2 (en) Multilane heterogeneous serial bus
US20190356412A1 (en) Fast termination of multilane double data rate transactions
KR20160147842A (ko) 센서 글로벌 버스
US20180173665A1 (en) Hard reset over i3c bus
KR20160077189A (ko) 다수의 슬레이브 디바이스 식별자들을 갖는 카메라 제어 슬레이브 디바이스들
TW201921260A (zh) 在i3c多線匯流排上之奇偶校驗位元位置
US20190171609A1 (en) Non-destructive outside device alerts for multi-lane i3c
US20180173667A1 (en) Hard reset over i3c bus
TW202014904A (zh) I3c上的低等待時間虛擬通用輸入/輸出
JP2018513635A (ja) Nベース数から物理線状態シンボルへの転換方法
US20180062887A1 (en) Using full ternary transcoding in i3c high data rate mode
US10684981B2 (en) Fast termination of multilane single data rate transactions
US10402365B2 (en) Data lane validation procedure for multilane protocols
US20180357076A1 (en) Method to establish operating configuration in a vgmi interface
US20180181532A1 (en) Data transfer ending in phase differential modes
US10733121B2 (en) Latency optimized I3C virtual GPIO with configurable operating mode and device skip
TW201904236A (zh) 串列匯流排中止之際的糾錯計算
US20200097434A1 (en) Enhanced high data rate technique for i3c
US11360916B2 (en) Group slave identifier time-multiplexed acknowledgment for system power management interface