CN1299214C - 一种pci接口ad总线再复用的方法 - Google Patents

一种pci接口ad总线再复用的方法 Download PDF

Info

Publication number
CN1299214C
CN1299214C CNB200410014294XA CN200410014294A CN1299214C CN 1299214 C CN1299214 C CN 1299214C CN B200410014294X A CNB200410014294X A CN B200410014294XA CN 200410014294 A CN200410014294 A CN 200410014294A CN 1299214 C CN1299214 C CN 1299214C
Authority
CN
China
Prior art keywords
bus
pci
peripheral hardware
interface chip
pci interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200410014294XA
Other languages
English (en)
Other versions
CN1560752A (zh
Inventor
高明伦
胡永华
周干民
尹勇生
曹华锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Original Assignee
Nanjing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University filed Critical Nanjing University
Priority to CNB200410014294XA priority Critical patent/CN1299214C/zh
Publication of CN1560752A publication Critical patent/CN1560752A/zh
Application granted granted Critical
Publication of CN1299214C publication Critical patent/CN1299214C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

一种PCI接口AD总线再复用的方法，在外设和主机主板的PCI总线之间设有PCI接口芯片，其特征是PCI总线的数据线和地址线直接与外设联接，而接口芯片的片选端和读、写控制端直接与外设的相应控制端口联接，在现有PCI总线操作时序基础上，利用其总线读操作周期存在的总线换向和可插入等待周期，使得外设可以利用PCI AD总线来完成读写操作。本发明可节省下最多32根信号线，减少了芯片面积，利用本发明设计的PCI接口芯片，较市场现有产品而言，节约了芯片成本并减少了面积，从而大大提高了产品的性价比。

Description

一种PCI接口AD总线再复用的方法
一、技术领域
本发明涉及电子信息技术和集成电路设计技术，是一种PCI接口AD总线再复用的方法及PCI总线接口芯片的设置方法，涉及地址/数据管脚再复用的方法。
二、背景技术
PCI(Peripheral Component Interconnect)总线是目前主板上最常见的总线，在1992年由PCI SIG(Peripheral Component Interconnect Special Interest Group)发布。在结构上，PCI总线采用数据-地址总线合一(AD总线)的复用结构、32/64位可选总线带宽、具有多处理器功能却又独立于处理器，以及与其他类型总线联合工作的结构扩展功能；在电气指标上，PCI总线采用33/66MHz可选主频、5.0/3.3V可选电压；在通讯协议上，PCI总线采用突发数据传输(Burst)为缺省模式。具有这么多高端性能的总线无疑在众多总线中占有压倒的优势，成为PC机局部总线的首选。
目前国内的PCI总线接口一般采用两种形式实现：一是国外的PCI专用芯片，如PLX公司9050、INTEL公司的21554等，但是这些专用芯片价格昂贵、功能繁杂、不能灵活配置、不利于系统的升级优化，难于应用；二是采用FPGA厂商推出的基于可编程逻辑器件结构与工艺的PCI IP模块，具有良好的灵活性，但是成本也同样很高。
三、发明内容
本发明的目的是：提出PCI接口AD总线再复用的方法及PCI总线接口芯片的设置方法，低成本的将各种外设的以PCI卡的形式整合于PC内，以满足各种不同应用。
本发明的目的是这样实现的：一种PCI接口AD总线再复用的方法，在外设和主机系统主板的PCI总线之间设有PCI接口芯片，PCI总线的数据线和地址线直接与外设联接，而接口芯片的片选端和读、写控制端直接与外设的相应控制端口联接，在现有PCI总线操作时序基础上，利用其总线读操作周期存在的总线换向和可插入等待周期，使得外设可以利用PCI AD总线来完成读写操作，其特征是当主机系统通过PCI总线对外设进行写操作时，首先设置PCI接口芯片的控制寄存器为写操作，地址寄存器、数据寄存器A在控制寄存器为写操作的情况下，主机系统对数据寄存器B的读操作将启动PCI接口芯片对外设的写进程；当PCI接口芯片完成对外设的写进程后，PCI接口芯片将返回写数据或既定的数据回主机系统；当主机系统对外设进行读操作时，首先设置控制寄存器为读操作，在控制寄存器为读操作的情况下，主机系统对数据寄存器B的读操作将启动PCI接口芯片对外设的读进程；当PCI接口芯片完成对外设的读进程后，PCI接口芯片将返回从外设中的读数据至主机系统。
所述PCI接口芯片的设置，包括与主板PCI总线的连接管脚、控制、地址和数据寄存器和逻辑电路构成，无需设置连接外设地址线和数据线的管脚。
各PCI卡的制造者均可以使用本发明方法来重新设计他们的PCI接口电路，从而节省下最多32根信号线，减少了芯片面积，降低芯片成本，节约了芯片成本并减少了面积，从而大大提高了产品的性价比。
PCI接口AD总线再复用的方法在现有PCI总线操作时序基础上，利用其总线读操作周期存在的总线换向和可插入等待周期的特点，使得外设可以利用PCIAD总线来完成读写操作，从而使芯片节约了32根管脚资源。采用本发明设计芯片，与传统PCI接口芯片相比，节约了管脚，将从两个层面节约了产品成本：管脚数量少，节省芯片的封装成本；管脚少了，芯片的面积就相应减小，则在相同工艺条件下，节约了流片成本。从本发明设计成功的产品AD32PCI01看，成本较原产品至少节约了20％。
本发明的特点如下：本发明的创造性在于充分利用了PCI总线的现有特性，并发掘出了其更深层次的应用，建立的总线复用模型已经成功地应用到实际芯片设计中，并得到了产业验证。
各种PC之周边设备如SCSI卡、网卡、工业控制I/O卡、DSP卡、图形图像卡、ADSL通信类卡、MPEG卡、游戏卡、VGA卡、1394标准卡、USB1.1/2.0标准协议多口卡、RS-232/485/422通信卡、其它各种多媒体卡等均主要以PCI卡的形式整合于PC内，以满足各种不同应用。各PCI卡的制造者均可以使用我们的模型来重新设计他们的PCI接口电路，从而节省下最多32根信号线，减少了芯片面积，利用本发明设计的PCI接口芯片，较市场现有产品而言，节约了芯片成本并减少了面积，从而大大提高了产品的性价比。
四、附图说明
图1本发明采用PCI AD总线再复用方法的芯片AD32PCI01的原理和应用示意图
图2为本发明控制流设计流程示意图
图3为本发明本性管脚再复用前后的芯片面积比较
五、具体实施方式
(1)工作机制
下面将以采用本发明成功实现总线再复用的芯片AD32PCI01为例，详细描述本发明的工作原理。图1是芯片AD32PCI01的应用示意图。
如图1所示，由于AD32PCI01采用了本发明，因此其外设(典型的如FlashROM)可以复用PCI AD总线来完成数据的传输：其中外设(典型的如FlashROM)的地址线接AD的低24位(AD[23:0])接；外设FlashROM的数据线接AD的高8位(AD[31:24])。CE、WE、OE是AD32PCI01与外设(典型的如FlashROM)的控制握手信号。
(2)技术方案
本发明包含两部分设计，一是数据流的设计，二是控制流的设计。
在数据流设计上，本发明设置了四个寄存器，即控制寄存器、地址寄存器、数据寄存器A和数据寄存器B。-
控制寄存器：1位，0表示读操作，1表示写操作。
地址寄存器：24位，用于主机系统通过该PCI接口芯片最大可以寻址1M地址空间。
数据寄存器A：8位，当主机系统通过该PCI接口芯片向FlashROM进行写操作时，数据寄存器A存储来自主机系统的写数据；当主机系统通过该PCI接口芯片从FlashROM进行读操作时，数据寄存器A缓存来自外设的读数据。
数据寄存器B：8位，主机系统对该寄存器的读操作将启动PCI接口芯片对FlashROM的读写操作进程。
控制流设计是PCI AD总线再复用模型的关键，其基础是PCI读操作时序的总线换向与等待周期特性。图2给出了控制流设计的流程示意图。
当主机系统对外设(典型的如FlashROM)进行写操作时，首先需要设置控制寄存器为写操作，地址寄存器、数据寄存器A在控制寄存器为写操作的情况下，主机系统对数据寄存器B的读操作将启动PCI接口芯片对FlashROM的写进程。当PCI接口芯片完成对FlashROM的写进程后，PCI接口芯片将返回写数据或既定的数据回主机系统。对FlashROM写操作，PCI总线返回写数据或既定数据是PCI AD总线再复用模型的又一技巧，这样的设计便于仿真过程中的自动化。
当主机系统对外设(典型的如FlashROM)进行读操作时，首先需要设置控制寄存器为读操作，以及地址寄存器。在控制寄存器为读操作的情况下，主机系统对数据寄存器B的读操作将启动PCI接口芯片对FlashROM的读进程。当PCI接口芯片完成对FlashROM的读进程后，PCI接口芯片将返回从FlashROM中的读数据至主机系统。
如果不采用总线再复用模型来设计芯片AD32PCI01，那么整个芯片共需要96根信号线：PCI接口至少需要47根信号线；1M存储器外设的信号线为35根，其他控制信号及外设信号线共6根；再加上8根(4组)电源和地。而采用PCIAD总线再复用模型的设计，AD32PCI01芯片将减少32根信号线，即整个芯片只需要64根信号线。
FlashROM只是外设的一种，而前述SCSI卡、网卡、工业控制I/O卡、DSP卡、图形图像卡、ADSL通信类卡、MPEG卡、游戏卡、VGA卡、1394标准卡、USB1.1/2.0标准协议多口卡、RS-232/485/422通信卡、其它各种多媒体卡等均可以利用本发明方法，采用图1的接口控制芯片，图1的接口控制芯片也可以用于并联控制多种外设。亦可以PCI卡的形式插于PC内。
图3中可见：-
经计算，可以减少面积：
M = 26 × 26 - 18 × 18 26 × 26 × 100 % ≈ 52 %

Claims (2)

1、一种PCI接口AD总线再复用的方法，在外设和主机系统主板的PCI总线之间设有PCI接口芯片，PCI总线的数据线和地址线直接与外设联接，而接口芯片的片选端和读、写控制端直接与外设的相应控制端口联接，在现有PCI总线操作时序基础上，利用其总线读操作周期存在的总线换向和可插入等待周期，使得外设可以利用PCI AD总线来完成读写操作，其特征是当主机系统通过PCI总线对外设进行写操作时，首先设置PCI接口芯片的控制寄存器为写操作，地址寄存器、数据寄存器A在控制寄存器为写操作的情况下，主机系统对数据寄存器B的读操作将启动PCI接口芯片对外设的写进程；当PCI接口芯片完成对外设的写进程后，PCI接口芯片将返回写数据或既定的数据回主机系统；当主机系统对外设进行读操作时，首先设置控制寄存器为读操作，在控制寄存器为读操作的情况下，主机系统对数据寄存器B的读操作将启动PCI接口芯片对外设的读进程；当PCI接口芯片完成对外设的读进程后，PCI接口芯片将返回从外设中的读数据至主机系统。
2、由权利要求1所述的PCI接口AD总线再复用的方法，其特征是外设复用PCIAD总线来完成数据的传输：其中外设的地址线接AD的低24位；外设的数据线接AD的高8位，CE、WE、OE是PCI接口芯片与外设的控制握手信号。
CNB200410014294XA 2004-03-12 2004-03-12 一种pci接口ad总线再复用的方法 Expired - Fee Related CN1299214C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB200410014294XA CN1299214C (zh) 2004-03-12 2004-03-12 一种pci接口ad总线再复用的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB200410014294XA CN1299214C (zh) 2004-03-12 2004-03-12 一种pci接口ad总线再复用的方法

Publications (2)

Publication Number Publication Date
CN1560752A CN1560752A (zh) 2005-01-05
CN1299214C true CN1299214C (zh) 2007-02-07

Family

ID=34440306

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200410014294XA Expired - Fee Related CN1299214C (zh) 2004-03-12 2004-03-12 一种pci接口ad总线再复用的方法

Country Status (1)

Country Link
CN (1) CN1299214C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105512072B (zh) * 2015-12-09 2019-02-12 天津国芯科技有限公司 一种基于apb总线和opb总线的转换装置
CN105550146B (zh) * 2015-12-09 2018-07-24 天津国芯科技有限公司 一种opb总线和ips总线之间的桥装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0624846A2 (en) * 1993-05-14 1994-11-17 Sony Corporation Bus control apparatus
CN1232566A (zh) * 1996-10-07 1999-10-20 霍尼韦尔公司 总线接口控制电路
CN1368685A (zh) * 2001-02-10 2002-09-11 深圳市中兴集成电路设计有限责任公司 带指令缓冲的总线接口装置及其访问外部存储器的方法
CN1503146A (zh) * 2002-11-25 2004-06-09 杭州士兰微电子股份有限公司 一种基于pci总线的管脚复用的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0624846A2 (en) * 1993-05-14 1994-11-17 Sony Corporation Bus control apparatus
CN1232566A (zh) * 1996-10-07 1999-10-20 霍尼韦尔公司 总线接口控制电路
CN1368685A (zh) * 2001-02-10 2002-09-11 深圳市中兴集成电路设计有限责任公司 带指令缓冲的总线接口装置及其访问外部存储器的方法
CN1503146A (zh) * 2002-11-25 2004-06-09 杭州士兰微电子股份有限公司 一种基于pci总线的管脚复用的方法

Also Published As

Publication number Publication date
CN1560752A (zh) 2005-01-05

Similar Documents

Publication Publication Date Title
US5923860A (en) Apparatus, method and system for remote peripheral component interconnect bus using accelerated graphics port logic circuits
CN101604301B (zh) 使用绑定选择在pci配置空间中转换的适配器
CN109189203A (zh) 服务器节电系统及其节电方法
CN101436171B (zh) 模块化通信控制系统
CN107704413A (zh) 一种基于vpx架构的加固型并行信息处理平台
CN2594855Y (zh) 具有绘图加速端口的计算机底板
CN1661586A (zh) 一种基于arm的pc104嵌入式计算机
CN1299214C (zh) 一种pci接口ad总线再复用的方法
CN101918982B (zh) 图形流水线的有效状态管理
CN1504887A (zh) 通用串行总线端口测试装置及其方法
CN200983160Y (zh) 基于pci总线的无线网卡多用途接口电路
CN200983159Y (zh) 基于pci总线的usb多用途接口电路
CN2783418Y (zh) 用于智能卡仿真调试系统的硬件断点电路
CN210924562U (zh) 一种背板通讯装置
CN101216898A (zh) 基于flash总线的高效率低成本sd卡控制电路及其读写方法
CN1299212C (zh) 可以动态存取外接式存储装置的计算机系统
CN101201759A (zh) 直立转接卡类型辨识方法及系统
CN2777637Y (zh) 一种基于arm微处理器的pc104嵌入式计算机
CN100365639C (zh) 先进先出仿真单元及逻辑验证仿真系统
CN1290016C (zh) 用于内部电路仿真器系统的装置及其内存存取方法
CN1136491C (zh) 单机多人使用的多工接口卡
CN1713165A (zh) Vme总线与dsp处理器的数据通信电路
CN1841270A (zh) 一种用于智能卡仿真调试系统的接口
CN217360785U (zh) 一种数据计算系统及内置该系统的服务器
CN2849837Y (zh) 嵌入式计算机总线装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee