CN102122156A - 一种新型i/o总线 - Google Patents

Abstract

本发明涉及一种新型I/O总线，其特征在于：包括经总线母板连接的主机I/O总线接口电路和复数个I/O模板总线接口电路；所述的主机I/O总线接口电路包括分别与总线插槽连接的主机总线驱动器、译码器、逻辑电源以及辅助电源；所述的I/O模板总线接口电路包括模板总线控制器、分别与该模板总线控制器连接的模板总线驱动器和识别检测电路、限流电路、以及DC/DC电路。所述的模板总线接口电路的总线端口、识别检测电路和电源电路分别与总线插头连接，并提供用于开关量的并行接口和连接其它接口器件的SPI接口。本发明结构简洁可靠，可以控制多个I/O模板，具有带电热拔插和即插即用功能。

Description

一种新型I/O总线

技术领域

本发明涉及一种新型I/O总线，用于自动化控制设备的总线技术。

背景技术

自动化控制设备检测现场信号的输入和输出控制信号的方法常见的有三种，分别是使用自带的输入输出通道、使用USB等接口的可移动式输入输出通道和通过通信技术使用外部的输入输出设备。考虑到实际需求、可靠性和成本价格等因素，大部分控制设备使用的是自带的输入输出通道的方法。当控制设备自带的输入输出通道数量较多时，为了便于制造和使用通常是将若干个输入输出通道组合为一个模板或模块，通过I/O（输入输出）总线接入自动化控制设备。目前I/O总线都是各个制造商自行定义的，通用性不好，而且也不具备带电热拔插和即插即用能力，本发明针对这些缺点做了相应的改进。

发明内容

本发明的目的是提供一种新型I/O总线，能控制多个I/O板，结构简洁、可靠。

本发明采用以下方案实现：一种新型I/O总线，其特征在于：包括经I/O总线母板连接的主机I/O总线接口电路、复数个I/O模板总线接口电路；所述的I/O模板总线接口电路包括模板总线控制器、分别与该模板总线控制器连接的模板总线驱动器和识别检测电路、限流电路、以及DC/DC电路；所述的模板总线驱动器的总线端口、识别检测电路和电源电路分别与总线插头连接；所述I/O总线的数据通信接口与SPI总线兼容，包括串行时钟SCK、数据线MOSI和MISO；采用了二～四根地址线，用于选通I/O模板；控制选通线IOEN和复位线RES各一根，分别用于辅助定时和I/O模板的复位初始化。

在本发明一实施例子中，所述的主机I/O总线接口电路包括分别与总线插槽连接的主机总线驱动器、译码器、逻辑电源以及辅助电源；所有的总线信号都要通过主机总线驱动器缓冲和隔离，所述译码器将地址输入转换为I/O模板选通信号。

在本发明一实施例子中，所述I/O模板的总线插头应确保逻辑电源的接入应优先于其它信号，总线驱动器供电线路中接有限流电路，总线侧的输入端接有微弱上拉电阻，防止在带电热拔插时CMOS集成电路产生寄生可控硅效应。

在本发明一实施例子中，所述的模板总线控制器采用CPLD或FPGA芯片，该芯片内部设置有逻辑电路、ID发生电路、输出转换器、输出寄存器、输入转换器、输出选择开关和SPI转接口；所述的模板总线控制器提供用于开关量的并行接口和连接其它器件的SPI接口。

在本发明一实施例子中，所述的I/O模板都有一个OC输出引脚TST，所有I/O模板的TST信号并联后送入主机，作为主机处理器作为中断信号；I/O模板插入总线插座上电后TST处于低电平，使主机处理器的产生中断，并调用I/O模板ID读出程序完成对I/O模板的动态识别和诊断。

本发明采用与SPI兼容的串行数据通信，结构简洁可靠，最多可以控制16块配置模拟量和开关量输入输出通道的I/O模板，并具有带电热拔插和即插即用能力。使用过程中可以随时在不停机不停电的情况下带电拔插I/O模板，进行板卡的在线更换和修理，除拔出的I/O模板上的I/O通道外，不影响控制设备和其它通道的正常运行。控制设备能够自动识别I/O模板的插入、存在和型号，链接或删除驱动程序，确保运行的可靠性。为用户提供了极大的便利。

附图说明

图1是本发明I/O总线总体结构示意图。

图2是本发明主机I/O总线接口和总线母版的逻辑连接示意图。

图3是本发明模板总线接口逻辑连接示意图。

图4 是本发明模板总线控制器内部控制逻辑示意图。

具体实施方式

请参照图1，本发明的I/O总线技术包括：I/O总线技术规范和I/O总线母板、控制设备主机I/O总线接口电路、I/O模板总线接口电路、带电热拔插和即插即用技术。控制设备主机（以下简称为主机）上设置I/O总线的母板、插槽和总线插座，I/O模板插入主机后由插槽固定，并通过I/O模板总线接口电路、总线插座、主机I/O总线接口电路与主机实现电气连接。控制设备主机通过I/O总线监控I/O模板的接入状态，调用控制算法完成对I/O模板的动态识别和诊断，自动链接或删除相应的驱动程序，控制I/O模板实现检测现场信号的输入和控制信号输出。

具体的，本发明包括经总线连接的主机I/O总线接口电路和复数个I/O模板总线接口电路；所述的I/O模板总线接口电路包括模板总线控制器、分别与该模板总线控制器连接的模板总线驱动器和识别检测电路；所述的电源电路、识别检测电路、模板总线驱动器的输入端分别与总线插头连接。所述的主机I/O总线接口电路包括分别与总线插槽连接的主机总线驱动器、译码器、逻辑电源以及辅助电源。本实施例子中，所述的模板总线控制器采用CPLD或FPGA芯片，该芯片内部设置有逻辑电路、ID发生电路、输出转换器、输出寄存器、输入转换器、输出选择开关以及三个SPI接口。所述的总线驱动器供电线路中接有限流电路，所述总线的输入端连接有上拉电阻，用于防止CMOS集成电路产生寄生可控硅效应。

下面结合附图对本发明总线的构成及原理做进一步说明。

请参照图2，图2是本发明主机I/O总线接口和总线母版的逻辑连接示意图。本发明I/O总线由数据通信、地址及总线控制和电源供电三个部分构成。数据通信接口包括串行时钟SCK、数据线MOSI和MISO。串行时钟SCK的标准为频率1MHz的方波，用于数据通信的定时，在必要时频率可以根据需要加以更改；数据线MOSI为主出从入，用于数据从主机到I/O模板的传送；数据线MISO为从出主入，用于数据从I/O模板到主机的传送。SCK、MOSI和MISO均为TTL电平，MOSI和MISO的数据传送以字节为单位，传送是双向同时进行的。数据通信接口与SPI总线兼容，适应于目前大部分模数转换电路和数模转换电路均采用了SPI接口的现状，便于I/O模板的设计和制造。由于本I/O总线的数据通信由主机直接控制，因此不使用SPI的从机选择信号SS，I/O模板上使用SPI接口的电路都设置为从机模式。

I/O总线的地址信号采用了2-4根地址线，均为TTL电平。对于规模较小的控制设备使用2根地址线Addr0和Addr1，可以控制4块I/O模板；中等规模的控制设备使用3根地址线Addr0、Addr1和Addr2，可以控制8块I/O模板；较大规模的控制设备使用4根地址线Addr0、Addr1、Addr2和Addr3，最多可以控制16块I/O模板。由于总线接口电路驱动能力和总线结构的原因，不宜控制超过16块I/O模板。总线控制包括控制选通线IOEN和复位线RES，均为TTL电平。控制选通线IOEN低电平有效，用于数据和控制信号的辅助定时；复位线RES也是低电平有效，用于I/O模板的复位初始化。

I/O总线的电源供电部分向I/O模板提供电源，逻辑电源为+5V，是接口逻辑电路的供电电源；辅助电源为12V用于向前级微型DC/DC隔离电源供电；这二组电源是必需的，但不要求它们之间是隔离的。为达到更好的性能，可以增加一组±12V电源，用于向I/O模板上的模拟电路供电。由于I/O模板上的模拟信号和控制设备的其它部分是隔离的，因此，±12V电源和其它电源之间必须是隔离的。图2中控制设备主机的I/O总线接口电路是主机结构的一个部分，由总线驱动器、译码器、限流电路、逻辑电源、辅助电源和总线插槽1（1J1）～总线插槽n（1Jn）组成。I/O总线需要处理器控制，可以由控制设备的主处理器控制，也可以设置专用的I/O处理器。控制I/O总线的处理器（以下简称为处理器）向I/O总线接口提供一组3位与SPI接口兼容的三线制通信接口， 4～6位GPIO作为地址线、IOEN和RES使用，1位外部中断输入线用于检测模板插入的TST信号，所有的总线信号都要通过总线驱动器缓冲和隔离。译码器将总线的地址输入转换为I/O模板选通信号，并将选通信号按序接入各个I/O模板插槽的选通引脚，因此I/O模板的地址是由插槽的位置决定的。

如图3所示，图3是本发明模板总线接口逻辑连接示意图，I/O模板总线接口电路由总线驱动器、模板总线控制器、识别检测电路、限流电路、DC/DC电路和总线插头组成。总线驱动器采用74HCT244或类似的总线驱动器，所有的总线信号都要通过总线缓冲器缓冲和隔离。I/O模板的SCK、MOSI、IOEN和MISO受CS控制，由总线驱动器驱动，当CS有效时SCK、MOSI、IOEN通过缓冲器进入I/O模板，MISO则通过缓冲器送入I/O总线；当CS无效时SCK为低电平，MOSI、IOEN为高电平，MISO为高阻状态。选通控制CS和RES为直通的，由总线驱动器驱动。为了实现带电拔插，总线驱动器的VCC供电线路中接入限流电路，总线侧的输入端接有微弱上拉电阻。

请参照图4，图4是本发明模板总线控制器内部控制逻辑示意图，模板总线控制器采用了CPLD或FPGA芯片，一端通过总线驱动器与I/O总线接口连接，另一端设置一组并行输入接口、一组并行输出接口和三个SPI接口，这三个SPI接口分别用于连接使用SPI接口的A/D电路、D/A电路、温度传感器和EEPROM。模板总线控制器内置有控制逻辑电路、ID发生电路、、输出转换器、输出寄存器、输入转换器、SPI接口1、SPI接口2、SPI接口3和输出选择开关。所有的控制逻辑经通过JATG接口写入。模板总线控制器控制逻辑电路根据总线控制信号CS、SCK、MOSI和IOEN，产生内部控制逻辑信号。ID发生电路是预置ID输入的移位寄存器，在CLK和控制逻辑的控制下通过输出选择开关输出ID码。输入转换器也是移位寄存器，在CLK和控制逻辑的控制下锁存并行输入信号，再通过输出选择开关输出。输出转换器也是移位寄存器，在CLK和控制逻辑的控制下，将MOSI输入的串行形式的并行输出信号转换为并行形式的，锁存在输出寄存器输出。控制逻辑电路也可以根据总线控制信号，选择内置的三个SPI接口，控制相应的SPI器件，完成相应的操作。

每块I/O模板都有一个输出引脚TST，均为OC输出，所有I/O模板的TST信号并联后送入主机，作为主机处理器的一个中断信号。I/O模板插入主机总线插座上电后TST首先自动处于低电平，使主机处理器的产生中断后上升为高电平。主机处理器在中断程序中调用控制算法完成对I/O模板的动态识别和诊断，链接相应的驱动程序。由于每次对I/O模板的操作首先要读出模板的ID，当I/O模板被拔出时，模板的ID无法读出，就可以删除相应的驱动程序。这样就实现了I/O模板的即插即用。

总的来说，本发明的带电热拔插技术分硬件和软件二部分，I/O模板中总线插头的逻辑电源插脚应比其它插脚长1毫米，确保逻辑电源的接入应优先于其它信号。所有的总线信号必须通过总线驱动器接入，总线驱动器供电线路中接入限流电路，总线侧的输入端接有微弱上拉电阻，防止CMOS集成电路产生寄生可控硅效应。即插即用软件在硬件的支持下实现带电热拔插功能。

为了让一般技术人员更好的理解本发明，下面对I/O总线操作方法进行简单介绍，控制设备启动后，处理器通过RES信号复位所有的I/O模板，随后使用I/O总线定时或按需对I/O模板进行操作，实现所需的输入输出任务：

①.处理器通过地址线送出模板地址，译码器将地址转换为I/O模板选通信号CS，通过I/O模板插槽送入需要操作的I/O模板，使该模板的总线驱动器有效，选通指定的模板。

②.处理器通过数据通信线发送模板ID读出命令，位于模板总线控制器内的控制逻辑电路根据该命令产生相应的控制逻辑信号，在CLK控制下首先将ID值置入作为ID发生电路的移位寄存器后移位输出，通过输出选择开关发送到I/O总线由处理器接收。如ID值正确，处理器链接相应的驱动程序，并发送SPI接口选通命令，连接和读出模板上的EEPROM内的配置和校正信息。如ID值不正确或不符合预置值，则中止本模板的本次操作。

③.如需要输入开关量信号，处理器发送开关量输入命令，模板总线控制器首先将经过调理的并行输入信号置入模板总线控制器内作为输入转换器的移位寄存器，然后移位输出，通过输出选择开关发送到I/O总线由处理器接收。

④.如需要输出开关量信号，处理器发送开关量输出命令和输出的数据，模板总线控制器在输出转换器内将串行形式的并行输出转换为并行形式的，再锁存在输出寄存器输出。

⑤.如需要输入模拟量信号，处理器发送SPI接口选通和A/D控制命令，连接和控制A/D转换器，通过输出选择开关读出模拟量数值，再通过步骤②中读出的配置和校正信息完成校正和调理。如需要冷端补偿，处理器还需要连接和控制位于模板上的SPI接口温度传感器，读入冷端补偿温度。

⑥.如需要输出模拟量信号，处理器发送SPI接口选通命令，连接D/A转换器；再发送D/A控制命令和D/A的输出数据。连接和控制A/D转换器，通过输出选择开关读出模拟量数值，再通过步骤②中读出的配置和校正信息完成校正和调理。

⑦.在完成模板本次模拟量输入或开关量输入后，需要再次检测和确认该模板ID。如ID值正确，说明在本次输入过程中模板工作正常，本模板的本次输入有效；如ID值异常，说明模板工作不正常或已被拔出，本次输入作废。

⑧.模板带电插入总线插座后，模板上的TST引脚首先处于低电平，使处理器的产生中断后上升为高电平。处理器在中断程序中调用模板ID读出程序完成对I/O模板的动态识别和诊断，链接相应的驱动程序，实现带电热拔插和即插即用。

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (7)

1.一种新型I/O总线，其特征在于：包括经I/O总线母板连接的主机I/O总线接口电路、复数个I/O模板总线接口电路；所述的I/O模板总线接口电路包括模板总线控制器、分别与该模板总线控制器连接的模板总线驱动器和识别检测电路、限流电路、以及DC/DC电路；所述的模板总线驱动器的总线端口、识别检测电路和电源电路分别与总线插头连接；所述I/O总线的数据通信接口与SPI总线兼容，包括串行时钟SCK、数据线MOSI和MISO；采用了二～四根地址线，用于选通I/O模板；控制选通线IOEN和复位线RES各一根，分别用于辅助定时和I/O模板的复位初始化。

2.根据权利要求1所述的新型I/O总线，其特征在于：所述的主机I/O总线接口电路包括分别与总线插槽连接的主机总线驱动器、译码器、逻辑电源以及辅助电源；所有的总线信号都要通过主机总线驱动器缓冲和隔离，所述译码器将地址输入转换为I/O模板选通信号。

3.根据权利要求1所述的新型I/O总线，其特征在于：所述I/O模板的总线插头应确保逻辑电源的接入应优先于其它信号，总线驱动器供电线路中接有限流电路，总线侧的输入端接有微弱上拉电阻，防止在带电热拔插时CMOS集成电路产生寄生可控硅效应。

4.根据权利要求1所述的新型I/O总线，其特征在于：所述的模板总线控制器采用CPLD或FPGA芯片，该芯片内部设置有逻辑电路、ID发生电路、输出转换器、输出寄存器、输入转换器、输出选择开关和SPI转接口；所述的模板总线控制器提供用于开关量的并行接口和连接其它器件的SPI接口。

5.根据权利要求1所述的新型I/O总线，其特征在于：所述的I/O模板都有一个OC输出引脚TST，所有I/O模板的TST信号并联后送入主机，作为主机处理器作为中断信号；I/O模板插入总线插座上电后TST处于低电平，使主机处理器的产生中断，并调用I/O模板ID读出程序完成对I/O模板的动态识别和诊断。

6.根据权利要求1所述的新型I/O总线，其特征在于：所述的每块I/O模板都设有ID发生电路，在每次对选定模板开始操作前和完成本次模板操作后确认数据时都必须检测和确认该模板ID，分别链接相应的驱动程序和确认数据的有效性。

7.根据权利要求1所述的新型I/O总线，其特征在于：所述的模板总线驱动器采用74HCT244芯片。

Images