CN201328123Y - 一种协议转换卡 - Google Patents

Abstract

一种协议转换卡，包括：MVB收发器；FPGA，包括MVB网络协议控制模块、USB接口模块和Nios II处理器；USB单片机，包括FIFO、SIE和51控制器；以及USB接口，其中：MVB收发器与MVB总线交换数据；MVB网络协议控制模块与MVB收发器相连，完成对MVB总线数据的编解码；USB接口模块与MVB网络协议控制模块和USB单片机相连，完成与USB单片机的数据传输；Nios II处理器控制MVB网络协议控制模块和USB接口模块的工作；FIFO与FPGA的USB接口模块和SIE相连，完成与FPGA的数据传输；SIE与USB接口相连，完成对USB接口的数据的编解码；51控制器控制FIFO和SIE的工作；USB接口与上位机交换数据。本实用新型的协议转换卡结构简单可靠、性能稳定、成本低廉且产品升级灵活。

Description

一种协议转换卡

技术领域

本实用新型涉及多功能车辆总线MVB(Multifunction Vehicle Bus)和通用串行总线USB(Universal Serial Bus)，尤其涉及一种可以在MVB和USB两种协议之间进行数据转换的协议转换卡。

背景技术

随着嵌入式控制技术和现场总线技术的发展，现代列车的过程控制已从集中型的直接数字控制系统发展成为基于网络的分布式控制系统。基于分布式控制的多功能车辆总线MVB是1999年国际电工委员会(IEC，InternationalElectrotechnical Commission)颁布的IEC61375-1标准(列车通信网络国际标准Train Communication Network，简称TCN)的推荐方案，它与WTB(WiredTrain Bus，绞线式列车总线)构成的列车通讯总线具有实时性强、可靠性高的特点。列车车辆的现代化的发展趋势与可靠性、安全性、通讯实时性的要求使MVB逐渐成为下一代车辆的通讯总线标准。目前TCN标准在国外特别是欧洲已相当普及，国内也加紧了对这一标准中关键总线技术的研制。

以往列车通讯网络技术与计算机的连接采用PCI(Peripheral ComponentInterconnection，外设组件互连标准)、RS232等接口，例如Duagon公司的D213是MVB转PCI的接口转换卡，D412是MVB转RS232的接口转换卡，它们都有比较广泛的应用。但是随着计算机接口技术的发展，RS232接口传输距离太短；PCI接口虽然高速，但其占用有限的系统资源、设计复杂、需要有高质量的驱动程序保证系统的稳定，且无法用于便携式计算机的扩展。

实用新型内容

本实用新型的主要目的在于提供一种MVB/USB协议转换卡，以解决MVB转PCI的接口转换卡以及MVB转RS232的接口转换卡的缺陷和问题。

本实用新型的上述目的是通过如下技术方案实现的：

一种协议转换卡，所述协议转换卡包括：多功能车辆总线收发器、现场可编程门阵列、通用串行总线单片机以及通用串行总线接口，其中：所述多功能车辆总线收发器与多功能车辆总线相耦合，用于与多功能车辆总线交换数据；所述现场可编程门阵列主要包括多功能车辆总线网络协议控制模块、通用串行总线接口模块和Nios II处理器，其中：多功能车辆总线网络协议控制模块与所述多功能车辆总线收发器相连，用于完成对所述多功能车辆总线数据的编解码；通用串行总线接口模块与所述多功能车辆总线网络协议控制模块和所述通用串行总线单片机相连，用于完成与所述通用串行总线单片机的数据传输；Nios II处理器与所述多功能车辆总线网络协议控制模块和所述通用串行总线接口模块相连，用于控制所述多功能车辆总线网络协议控制模块和所述通用串行总线接口模块的工作；所述通用串行总线单片机主要包括与所述Nios II处理器相连，、串行接口引擎和51控制器，其中：与所述Nios II处理器相连，与所述现场可编程门阵列的通用串行总线接口模块和所述串行接口引擎相连，用于完成与所述现场可编程门阵列的数据传输；串行接口引擎与所述通用串行总线接口相连，用于完成对所述通用串行总线接口的数据的编解码；51控制器与所述Nios II处理器相连，和所述串行接口引擎相连，用于控制所述FIFO和所述串行接口引擎的工作；所述通用串行总线接口与上位机相耦合，用于与上位机交换数据。

通过本实用新型的协议转换卡，充分利用了USB接口外设安装简单、通讯速率高、支持多设备连接、提供内置电源等诸多优点，具有结构简单可靠、性能稳定，成本低廉且产品升级灵活等优点。

附图说明

此处所说明的附图用来提供对本实用新型的进一步理解，构成本申请的一部分，并不构成对本实用新型的限定。在附图中：

图1为本实用新型实施例的组成框图；

图2为图1所示实施例的进一步组成框图。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本实用新型实施例做进一步详细说明。在此，本实用新型的示意性实施例及其说明用于解释本实用新型，但并不作为对本实用新型的限定。

本实用新型实施例提供一种协议转换卡，以下结合附图对本实施例进行详细说明。

图1为本实施例的协议转换卡的主要组成的框图，请参照图1，本实用新型的协议转换卡主要包括MVB收发器11、现场可编程门阵列FPGA 12、USB单片机13和USB接口14，其中：

MVB收发器11是该协议转换卡与MVB总线的数据交换接口，用于将MVB总线上的符合MVB协议标准的数据传送给FPGA 12进行解码，或者将FPGA 12编码后的符合MVB协议标准的数据上传到MVB总线。

在本实施例中，该MVB收发器可以通过现有的485接口实现。

现场可编程门阵列FPGA 12(Field Programmable Gate Array)是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

本实施例的FPGA利用了SOPC(System on a Programmable Chip，可编程片上系统)技术完成对该FPGA内部的各功能模块的集成，SOPC是用可编程逻辑技术把整个系统放到一块硅片上。SOPC是一种特殊的嵌入式系统，首先它是片上系统(SOC)，即由单个芯片完成整个系统的主要逻辑功能；其次，它是可编程系统，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件在系统可编程的功能。

在本实施例中，该FPGA 12主要包括MVB网络协议控制模块121、USB接口模块122和Nios II处理器123，其中：

MVB网络协议控制模块121与MVB收发器11相连，用于完成对MVB总线数据的编解码，具体为，对通过所述MVB收发器11传送的MVB总线上的符合MVB协议标准的数据进行解码，解码为过程数据后，发送给所述USB接口模块122；或者，对USB接口模块122传送的数据编码为符合MVB协议标准的数据后，通过所述MVB收发器11发送到MVB总线上。

在本实施例中，该MVB网络协议控制模块121可以通过MVB总线访问IP核来实现。

USB接口模块122与USB单片机13相连，用于完成与USB单片机13的数据传输，其是FPGA 12和USB单片机13之间数据传输的媒介，用于将FPGA 12的MVB网络协议控制模块121解码后的数据传送给USB单片机13；或将USB单片机13传送的数据发送给FPGA 12的MVB网络协议控制模块121进行编码。

Nios II处理器123与MVB网络协议控制模块121和USB接口模块122相连接，它是整个FPGA的控制核心，通过Avalon总线对该FPGA的各功能模块进行控制，例如，控制MVB网络协议控制模块121和USB接口模块122的上述工作。

在本实施例中，Nios II处理器，也即Nios II系列软核处理器是Altera的第二代FPGA嵌入式处理器，其性能超过200DMIPS，在Altera FPGA中实现仅需35美分。由于Nios II处理器由三个不同的内核组成，因此可以灵活地控制成本和性能，从而拥有广泛的应用空间。其将多种功能在一个芯片中实现，降低了总成本、复杂度和功耗。不用修改电路板设计便可以提高性能，比如说RAM空间不够，可直接定制新的更大空间的RAM，而不需要像其他的设计方法中更换RAM，对于一个固定的芯片，内部RAM大小无法改变，外部RAM的改变需要重新选型，重新连接芯片管脚。对于本实用新型的FPGA内部，只需要定制新的RAM模块，系统自动将其挂接到CPU上。

在本实施例中，FPGA 12还包括闪存模块124、并行输入输出模块PIO125、校验模块126以及自订制DRAM 127和片上RAM 128，请参照图2，下面分别进行说明：

闪存模块124与所述Nios II处理器相连，用于在所述Nios II处理器的控制下，存储所述现场可编程门阵列FPGA需要的各种程序。

并行输入输出模块PIO 125与所述NiosII处理器相连，用于在所述NiosII处理器的控制下，判断USB单片机的FIFO是否符合读写条件。

在本实施例的FPGA中，可以包括两个PIO模块，PIO1用于连接CY7C68013的FIFO标志引脚FLAGA、FLAGB、FLAGC，用来表示FIFO的“满”、“空”；PIO0用来连接CY7C68013的PKTEND引脚，该引脚用来使能外部主控制器的“短”包发送，即长度小于寄存器EPxAUTOINLENG：L指定的一数据包的长度。

校验模块126与所述MVB网络协议控制模块121相连，用于对所述MVB网络协议控制模块121进行检测测试和调试。

在本实施例的FPGA中，校验模块126可以通过JTAG UART接口实现，该JTAG UART接口可设计为位于MVB网络协议控制模块121内。需要说明的是，JTAG UART接口是通过内嵌在Altera FPGA内部的联合测试行动组JTAG电路，在PC主机和SOPC Builder系统之间进行串行字符流通信，就像DSP的JTAG接口一样，在FPGA通过定制生成处理器系统之后，通过JTAG完成对多功能车辆总线网络协议控制模块的检查测试和调试功能。

自订制DRAM(Dynamic Random Access Memory，动态随机存取存储器)127和片上RAM(Random Access Memory，随机存取存储器)128与所述NiosII处理器相连，作为内部存储器，用于存储该FPGA的内部数据，如MVB网络协议控制模块解码后的数据或USB接口模块接收的数据等。

根据本实施例，该FPGA的所有功能模块都被挂接到该FPGA内部的Avalon Bus总线上，通过Avalon Bus总线进行数据传输。其中，闪存模块124和USB接口模块122通过三态总线桥挂接到该Avalon Bus上，以便该FPGA 12通过该三态总线桥完成对闪存模块124和USB接口模块的读写。

USB单片机13通过FIFO 13l与FPGA 12的USB接口模块122相连，用于完成对USB总线上数据的编解码和与FPGA的数据传输，如型号为CY7C68013A的单片机，该USB单片机13主要包括：接收发送缓冲区FIFO131、串行接口引擎SIE 132以及51控制器133，其中：

接收发送缓冲区FIFO 131与FPGA 12中的USB接口模块122相连，用于将打包好的数据传送到FPGA 12，或者接收FPGA 12通过所述USB接口模块122传送过来的数据。

串行接口引擎SIE 132与接收发送缓冲区FIFO 13l和USB接口14相连，用于对通过接收发送缓冲区FIFO 131传送的数据编码为符合USB协议的数据，通过所述USB接口14传送到上位机；或者对上位机通过USB接口14传送的符合USB协议的数据解码，通过接收发送缓冲区FIFO 131传送到FPGA 12。

在本实施例中，串行接口引擎SIE 132用于连接USB数据线(D+和D-)以及从USB设备如本实用新型的协议转换卡，发送和接收字节数据，本实用新型的USB单片机13的SIE 132用于对信息包PID进行解码，利用传输的CRC位进行错误检测，并且传输下载数据到USB设备。

51控制器133是该USB单片机13的控制核心，用于控制该USB单片机的各功能模块的工作，如控制接收发送缓冲区FIFO 131和串行接口引擎SIE 132的工作。

在本实施例中，USB单片机13还包括I²C模块134和内部随机存取存储器RAM 135，请参照图2，其中：

I²C模块134与51控制器133相连，用于在通过51控制器133检测到与其相连的外部存储设备后，提取该外部存储设备的固件程序存储到其内部的RAM 135中，以完成该USB单片机13的硬件配置。

USB接口14是该协议转换卡与上位机的数据交换接口，用于将上位机上传送的符合USB协议标准的数据发送给USB单片机13的串行接口引擎SIE 132进行解码，或者将USB单片机13的串行接口引擎SIE 132编码后的符合USB协议标准的数据上传到上位机。

根据本实施例，该MVB/USB协议转换卡还包括：复位电路15以及电可擦写可编程只读存储模块EEPROM 16，请参照图2，其中：

复位电路15与USB单片机的51控制器133相连，用于进行复位操作。

电可擦写可编程只读存储模块EEPROM 16与51控制器的I²C(Inter-Integrated Circuit，两线式串行总线)模块相连，用于存储USB单片机13需要的固件程序。

如图2所示，PC机作为上位机通过USB接口14与USB单片机13相连，通过USB单片机13内部的串行接口引擎SIE 132连接USB数据线并且完成从该协议转换卡发送和接收数据的功能。由于USB单片机13无内部程序存储器，因此，本实用新型的协议转换卡采用外扩程序存储器EEPROM器件16，如24C64存储程序数据。上电复位后，USB单片机13检测到有一个EEPROM 16连接到内部的两线式串行总线I²C上，则将存储在EEPROM16中的程序数据装载到内部的RAM 135中，同时设置RENUM(重枚举)位为1，这样就导致通过固件程序处理设备请求，完成USB单片机的硬件配置。

下面以MVB向USB传送数据为例说明本实用新型的协议转换卡的各功能模块的工作过程：

MVB总线传过来的数据首先通过485接口传到FPGA，该数据是符合MVB协议标准的数据，通过FPGA内的MVB总线访问IP核对该数据进行解码，解码后的数据存储到内部的自订制DRAM，通过PIO1判断USB单片机的接收FIFO是否处于非“满”状态，如果非“满”，则通过FPGA内自定制的USB接口模块向USB单片机中的接收FIFO发送数据，USB单片机通过内部的串行接口引擎SIE将数据编码打包成符合USB协议规定的数据格式，在USB单片机内部的增强型51控制器的控制下将数据通过上位机的USB接口传送到上位机。

期间，FPGA内部的Nios II处理器负责对各功能模块的工作进行控制，Avalon总线负责各功能模块之间交换数据，Avalon总线三态桥负责对外部存储器进行读写，FLASH作为程序存储空间。USB单片机采用从属FIFO模式，即外部控制器可以像对普通FIFO操作一样对USB单片机的多层缓冲FIFO进行读写，而不考虑该包的大小，传输速率可明显提高。外接的EEPROM用来完成上电加载程序，完成对USB单片机的初始化配置。

本实用新型提供的协议转换卡，充分利用了USB接口具有外设安装简单(可实现热插拔)、通讯速率高(USB2.0全速传送速率为480Mb/s)、支持多设备连接、提供内置电源等诸多优点，具有结构简单可靠、性能稳定，成本低廉以及产品升级灵活等特点。

以上所述的具体实施例，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施例而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (5)

1、一种协议转换卡，其特征在于，所述协议转换卡包括：多功能车辆总线收发器、现场可编程门阵列、通用串行总线单片机以及通用串行总线接口，其中：

所述多功能车辆总线收发器与多功能车辆总线相耦合，用于与多功能车辆总线交换数据；

所述现场可编程门阵列主要包括多功能车辆总线网络协议控制模块、通用串行总线接口模块和Nios II处理器，其中：

多功能车辆总线网络协议控制模块与所述多功能车辆总线收发器相连，用于完成对所述多功能车辆总线数据的编解码；

通用串行总线接口模块与所述多功能车辆总线网络协议控制模块和所述通用串行总线单片机相连，用于完成与所述通用串行总线单片机的数据传输；

Nios II处理器与所述多功能车辆总线网络协议控制模块和所述通用串行总线接口模块相连，用于控制所述多功能车辆总线网络协议控制模块和所述通用串行总线接口模块的工作；

所述通用串行总线单片机主要包括接收发送缓冲区、串行接口引擎和51控制器，其中：

接收发送缓冲区与所述现场可编程门阵列的通用串行总线接口模块和所述串行接口引擎相连，用于完成与所述现场可编程门阵列的数据传输；

串行接口引擎与所述通用串行总线接口相连，用于完成对所述通用串行总线接口的数据的编解码；

51控制器与所述接收发送缓冲区和所述串行接口引擎相连，用于控制所述接收发送缓冲区和所述串行接口引擎的工作；

所述通用串行总线接口与上位机相耦合，用于与上位机交换数据。

2、根据权利要求1所述的协议转换卡，其特征在于，所述协议转换卡还包括电可擦写可编程只读存储模块，与所述通用串行总线单片机的两线式串行总线模块相连接，用于存储所述通用串行总线单片机需要的固件程序。

3、根据权利要求2所述的协议转换卡，其特征在于，所述协议转换卡还包括复位电路，与所述通用串行总线单片机的51控制器相连。

4、根据权利要求1所述的协议转换卡，其特征在于，所述现场可编程门阵列还包括：

闪存模块，与所述Nios II处理器相连，用于在所述Nios II处理器的控制下，存储所述现场可编程门阵列需要的程序；以及或者

并行输入输出模块，与所述Nios II处理器相连，用于在所述Nios II处理器的控制下，判断所述接收发送缓冲区是否符合读写条件；以及或者

校验模块，与所述多功能车辆总线网络协议控制模块相连，用于对所述多功能车辆总线网络协议控制模块进行检测测试和调试；以及或者

自订制动态随机存取存储器和片上随机存取存储器，与所述Nios II处理器相连，用于存储内部数据。

5、根据权利要求1所述的协议转换卡，其特征在于，所述USB单片机还包括两线式串行总线和内部随机存取存储器，其中：

两线式串行总线模块与所述51控制器相连，用于在该51控制器的控制下读取外部存储器的数据，并存储到内部随机存取存储器。

Images