CN102497290A - 一种mvb网络的数据检测设备及方法 - Google Patents

Abstract

本申请提供了一种MVB网络的数据检测设备及方法。所述的设备包括：FPGA控制器、USB控制器、USB总线接口和MVB物理接口。其中，FPGA控制器通过MVB物理接口连接MVB网络，捕获MVB网络传输的数据包并解码，若解码为完整数据，则将数据通过USB控制器传送到上位机；若解码为不完整的数据包，则通过FPGA控制器的错误分析模块进行处理，然后将错误信息通过USB控制器传送到上位机。本申请所述的设备能够通过FPGA控制器实现对MVB网络数据进行实时处理、分析，数据处理效率高，节省时间。并可以通过USB串口高速传送至上位机，无需采用CPU控制的数据传输模式，快速的上报错误信息和正确数据。

Description

一种MVB网络的数据检测设备及方法

技术领域

本申请涉及通信技术领域，特别是涉及一种MVB网络的数据检测设备及方法。

背景技术

1999年6月，TCN(Train Communication Network，列车通信网络)标准草案IEC61375-1正式成为国际标准。2007年4月IEC61375-1进行了修订，发布了第2版，同时也发布了IEC61375-2列车通信网络兼容性测试标准。该标准将通信网络分成用于连接各节可动态编组的车辆的列车级通信网络WTB(Twisted Train Bus，绞线式列车总线)和用于连接车辆内固定设备的车辆通信网络MVB(Multifunctional Vehicle Bus，多功能列车总线)。

目前国内的CRH(China Railways High-speed，中国高速铁路)系列动车组中，CRH1、CRH3和CRH5均采用基于TCN标准构成列车通信与控制系统。还有很多已建、在建和即将建设开通的地铁列车都采用基于MVB标准的网络控制系统。但目前国内的地铁车辆和高速列车大都是直接采购国外整套控制网络设备，在整车调试时无法实现透明化，运行中由于控制网络出现的故障，难以找到真正的问题根源，其维护维修十分困难。所以对MVB网络的数据进行有效检测是设计实施、运营维护以及检修维修控制系统的必备手段。

为了解决上述问题，现有的MVB网络检测设备，通常采用专用的MVB控制器控制核心的MVB网络，MVB控制器会通过PC104总线与CPU(Central Processing Unit，中央处理单元)连接，CPU再通过通信接口(例如，以太网和RS232串口等)与计算机连接，在计算机中安装专用的数据分析软件来分析数据。此时数据需要通过PC104总线从MVB控制器传输给CPU，通过CPU对数据进行解析、转换后，再通过通信接口传输给计算机，计算机通过数据分析软件对数据进行分析处理。

由上述可知，数据需要通过一系列的解析、转换处理，才会传到计算机中会耗费比较长的时间，导致数据传输速率非常低。传输到计算机后才能进行分析，数据处理的实时性非常低。

发明内容

本申请提供了一种MVB网络的数据检测设备及方法，以解决原有MVB网络的数据检测设备传输速率低，数据处理实时性差的问题。

为了解决上述问题，本申请公开了一种MVB网络的数据检测设备，包括：

FPGA控制器、USB控制器、USB总线接口和MVB物理接口，其中，

所述的FPGA控制器用于完成MVB协议控制及网络错误分析，包括MVB协议控制模块、错误分析模块和USB接口控制模块；

所述的MVB协议控制模块通过内部总线连接错误分析模块和USB接口控制模块，包括MVB接口IP核子模块和内部存储器子模块；

所述的错误分析模块通过内部总线，分别连接MVB协议控制模块和USB接口控制模块；

USB接口控制模块封装了读写USB控制器的相关时序，通过内部总线分别连接MVB协议控制模块和错误分析模块。

所述USB控制器包括FIFO模块和SIE模块，FIFO模块通过内部总线连接SIE模块；

FPGA控制器的MVB协议控制模块通过MVB物理接口连接MVB网络；

FPGA控制器的USB接口控制模块连接USB控制器的FIFO模块；

USB控制器的SIE模块通过USB总线接口连接上位机。

优选的，所述MVB物理接口具有两路冗余结构，包括：

介质切换电路，所述介质切换电路用于根据MVB网络的介质，选择相应的介质切换电路。

优选的，所述的系统还包括：实时时钟电路，其中，实时时钟电路连接FPGA控制器，用于提供实时时钟。

优选的，所述的系统还包括：复位电路，其中，复位电路分别连接FPGA控制器和USB控制器，用于提供复位信号。

优选的，所述的系统还包括：电源电路，其中，电源电路分别连接FPGA控制器、USB控制器和上位机，用于提供供电电压。

相应的本申请还公开了一种MVB网络的数据检测方法，包括：

FPGA控制器中的MVB接口IP核子模块捕获MVB网络数据的数据包并进行解码；

若解码后数据包为完整的数据包，则将所述MVB网络数据解析为标准数据；

若解码后数据包为不完整的数据包，则通过错误分析模块处理得到相应的错误信息；

将所述标准数据，或，错误信息发送至USB控制器；

当USB控制器检测到上位机的请求并有待发送数据时，通过USB总线将USB控制器中的标准数据或错误信息传输给上位机。

优选的，FPGA控制器中的MVB接口IP核子模块捕获MVB网络数据的数据包并进行解码之前，还包括：

根据MVB网络实际采用的介质，选择MVB物理接口中相应的介质切换电路。

优选的，将所述标准数据，或，错误信息发送至USB控制器之前，还包括：

从实时时钟电路获取的当前时刻的实时时钟。

优选的，将所述标准数据或错误信息发送至USB控制器，包括：

将所述标准数据与当前时刻的实时时钟打包发送至USB控制器，或，将所述错误信息与当前时刻的实时时钟打包发送至USB控制器。

与现有技术相比，本申请包括以下优点：

本申请提供了一种MVB网络的数据检测设备及方法，所述的装置包括USB控制器、FPGA控制器、USB总线接口和MVB物理接口。其中，FPGA控制器的MVB协议控制模块通过MVB物理接口连接MVB网络，并捕获MVB网络传输的数据包，若进一步分析为完整数据，则将数据通过USB控制器传送到上位机；若为不完整的数据包，则通过FPGA控制器的错误分析模块进行处理，然后将错误信息通过USB控制器传送到上位机。本申请所述的设备能够通过FPGA控制器实现对MVB网络数据进行实时处理、分析，数据处理效率高，节省时间。并可以通过USB串口高速传送至上位机，无需采用CPU控制的数据传输模式，快速的上报错误信息和正确数据。

附图说明

图1是本申请实施例所述一种MVB网络的数据检测设备结构图；

图2是本申请实施例所述一种MVB网络的数据检测方法流程图；

图3是本申请优选实施例所述一种MVB网络的数据检测方法流程图。

具体实施方式

为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。

目前国内的地铁车辆和高速列车在整车调试时无法实现透明化，运行中由于控制网络出现的故障，难以找到真正的问题根源，其维护维修十分困难。所以对MVB网络的数据进行有效检测是设计实施、运营维护以及检修维修控制系统的必备手段。

现有的MVB网络检测设备，通常采用专用的MVB控制器控制核心的MVB网络，MVB控制器会通过PC104总线与CPU(Central Processing Unit，中央处理单元)连接，CPU再通过以太网与计算机连接，在计算机中安装专用的数据分析软件来分析数据。

由上述可知，数据需要通过一系列的解析、转换处理，才会传到计算机中会耗费比较长的时间，导致数据传输速率非常低。并且还存在网络状态不稳定等因素，进一步导致数据传输延迟，传输到计算机后才能进行分析，数据处理的实时性非常低。

本申请提供了一种MVB网络的数据检测设备及方法，能够对MVB网络数据进行实时处理、分析，数据处理效率高，节省时间，并可以通过USB串口高速传送至上位机，快速的上报错误信息和正确数据。

参照图1，给出了本申请实施例所述一种MVB网络的数据检测设备结构图。

本申请提供一种MVB网络的数据检测设备，包括FPGA控制器11、USB控制器12、USB总线接口13、MVB物理接口14，实时时钟电路15、复位电路16和电源电路17，其中，

所述的FPGA控制器11用于完成MVB协议控制及网络错误分析，主要包括晶振电路、复位电路及JTAG(Joint Test Action Group，联合测试行为组织)下载电路。包括MVB协议控制模块111、错误分析模块112和USB接口控制模块113，负责将MVB总线的所有信息按照TCN标准协议进行解码，并能够监测MVB网络通信状态实现网络数据传输错误检测分析，同时实现与USB控制器的数据通信。

其中，USB为Universal Serial BUS通用串行总线，是一个外部总线标准，用于规范电脑与外部设备的连接和通讯。FPGA为Field-ProgrammableGate Array，现场可编程门阵列。JTAG为Joint Test Action Group，联合测试行为组织。

FPGA控制器11的MVB协议控制模块111通过MVB物理接口14连接MVB网络。

所述的MVB协议控制模块111与MVB网络实现通讯功能，通信数据包括过程数据、消息数据、监视数据等，符合IEC61375-1标准的相关规定。并且通过内部总线连接错误分析模块112和USB接口控制模块113，包括MVB接口IP核子模块1111和内部存储器子模块1112。

其中，MVB接口IP核1111中包括MVB数据的编/解码模块，在本申请所述的设备与网络连接后，编/解码模块能够实时捕获MVB网络上的数据包并进行解码，根据IEC61375-1标准的相关规定，可以判断接收的数据包是否为完整的正常数据包。其中，IP为Intellectual Property，知识产权。

所述的错误分析模块112用于完成帧数据的错误检测及分析，通过内部总线分别连接MVB协议控制模块111和USB接口控制模块113。在IEC61357-1标准中规定了信号的编码，CRC校验(Cyclic Redundancy Check，循环冗余校验码)，主从帧数据的完整性(IEC61357-1标准中规定了主帧数据长度和从帧数据长度)和主从帧数据的响应时间。因此错误分析模块112根据上述规定，检测MVB网络传输的帧数据长度是否符合规定等，实现对帧数据的错误检测及分析。

USB接口控制模块113封装了读写USB控制器的相关时序，通过内部总线分别连接MVB协议控制模块111和错误分析模块112，接收MVB协议控制模块111和错误分析模块112传送的数据，并且发送数据到USB控制器12，同时接收USB控制器12传送的消息。

FPGA控制器11的USB接口控制模块113连接USB控制器12的FIFO模块121。

USB控制器12的SIE模块122通过USB总线接口13连接上位机，实现与上位机的数据交换。

所述USB控制器12包括FIFO模块121和SIE模块122，FIFO(First InputFirst Output，先入先出)模块121通过内部总线连接SIE模块122。其中，SIE(Serial Interface Engine，串行接口引擎)是USB外设最重要的硬件组成部分之一。

USB控制器12工作在无需CPU参与控制的Slave FIFO模式，FPGA控制器11负责USB应用层数据的处理，FIFO模块121是FPGA控制器11和SIE模块122之间通信的桥梁。SIE模块122把从计算机接收到的数据包放在FIFO模块121的缓冲区中供FPGA控制器11读取；FPGA控制器11把需要发送的数据存放在FIFO模块121的缓冲区中供SIE模块122读取并发送到上位机。

具体实现中，FPGA控制器11可以通过自定义I/O(input/output即输入输出端口)引脚分别与USB控制器12的引脚相连，所述引脚为IFCLK、FIFOADR[1:0]、FLAGA、FLAGB、FLAGC、SLOE、SLRD、SLWR、FD[15:0]、PKTEND，其中各个引脚的功能属于现有技术，不是本申请的重点，因此不具体论述。

所述MVB物理接口14具有两路冗余结构，实现MVB网络与MVB协议控制模块111的通信。可以包括：MVB物理层电平转换电路、变压器隔离电路、光纤驱动电路和介质切换电路，

其中，在IEC61375-1标准中规定了ESD/EMD/OGF三种介质，本申请所述的设备在启动时，MVB物理接口14中的介质切换电路可以根据MVB网络的介质选择相应的介质切换电路。

其中，ESD为Electrical Short Distance，电气短距离；EMD为ElectricalMiddle Distance，电气中距离；OGF为Optical Glass Fibre，光纤。

实时时钟15电路连接FPGA控制器11，用于提供实时时钟。

复位电路16分别连接FPGA控制器11和USB控制器12，用于提供复位信号；

电源电路17分别连接FPGA控制器11、USB控制器12和上位机，用于提供供电电压。其中，电源电路通过USB电缆与上位机相连后，可以通过USB电缆给整个MVB网络的数据检测设备供电，实现设备的自供电功能。

其中，图1中单向箭头代表单向通信，双向箭头代表双向通信。

综上所述，本申请提供了一种MVB网络的数据检测设备，所述的装置包括USB控制器、FPGA控制器、USB总线接口和MVB物理接口。其中，FPGA控制器的MVB协议控制模块通过MVB物理接口连接MVB网络，并捕获MVB网络传输的数据包，若进一步分析为完整数据，则将数据通过USB控制器传送到上位机；若为不完整的数据包，则通过FPGA控制器的错误分析模块进行处理，然后将错误信息通过USB控制器传送到上位机。本申请所述的设备能够对MVB网络数据进行实时处理、分析，数据处理效率高，节省时间，并可以通过USB串口高速传送至上位机，快速的上报错误信息和正确数据。

参照图2，给出了本申请实施例所述一种MVB网络的数据检测方法流程图。

相应的，本申请还提供了一种MVB网络的数据检测方法，可以实现多任务的并行处理，包括：

步骤101，FPGA控制器中的MVB接口IP核子模块捕获MVB网络数据的数据包并进行解码；

MVB接口IP核1111中包括MVB数据的编/解码模块，在本申请所述的设备与网络连接后，编/解码模块能够实时捕获MVB网络上的数据包并进行解码。根据IEC61375-1标准的相关规定，可以判断接收的数据包是否为完整的正常数据包。

若解码后数据包为完整的数据包，则执行步骤13；若解码后数据包为不完整的数据包，则执行步骤14。

其中，所述完整的数据包为完整并且符合IEC61375-1标准规定的数据包。所述不完整的数据包为不完整，或不符合IEC61375-1标准规定的数据包。

步骤102，将所述MVB网络数据解析为标准数据；

上述步骤中，若解码后数据包为完整的数据包时，可以进一步解析为标准数据。当然在具体实施中，对于解码后是完整的数据包的情况，可以直接解码成标准数据，此处是具体实施中的一种方式，不应理解为是对本申请的限制。

步骤103，通过错误分析模块处理得到相应的错误信息；

错误分析模块根据IEC61357-1标准中的规定，可以检测MVB网络传输的帧数据长度及响应时间等是否符合规定，实现对帧数据的错误检测及分析，得到相应的错误信息。

步骤104，将所述标准数据，或，错误信息发送至USB控制器；

当USB控制器检测到上位机的请求并有待发送数据时，执行步骤15，否则继续等待。

步骤105，通过USB总线将USB控制器中的标准数据或错误信息传输给上位机。

优选的，步骤101之前还包括：

根据MVB网络实际采用的介质，选择MVB物理接口中相应的介质切换电路；

在IEC61375-1标准中规定了ESD/EMD/OGF三种介质，本申请所述的设备在启动时，MVB物理接口14中的介质切换电路可以根据MVB网络的介质选择相应的介质切换电路。

优选的，将所述标准数据，或，错误信息发送至USB控制器之前，还包括：

从实时时钟电路获取的当前时刻的实时时钟。

优选的，将所述标准数据或错误信息发送至USB控制器，包括：

将所述标准数据与当前时刻的实时时钟打包发送至USB控制器，或，将所述错误信息与当前时刻的实时时钟打包发送至USB控制器。

上述论述中获取了当前时刻的实时时钟，因此可以将实时时钟与所述标准数据构成一个数据包，或将实时时钟与所述错误信息构成一个数据包，发送至USB控制器。

参照图3，给出了本申请优选实施例所述一种MVB网络的数据检测方法流程图。

步骤21，介质选择；

根据MVB网络的介质选择相应的介质切换电路。

步骤22，连接上位机和MVB网络；

将本申请所述的设备的USB端的USB总线接口通过USB电缆连接至上位机。MVB端通过MVB物理接口及MVB电缆连接至MVB总线，与MVB网络实现连接。

下面的步骤具体可以包括：

步骤23，FPGA控制器处理过程；步骤24，USB控制器处理过程，其中，FPGA控制器和USB控制器是并行处理的。

FPGA控制器的处理流程：

步骤231，FPGA控制器初始化；

步骤232，MVB接口IP核捕获MVB网络数据包并解码；

步骤233，判断数据包是否为完整数据包；

若是，则执行步骤234，若否，则执行步骤235。

步骤234，解析为标准数据，并输出；

步骤235，执行错误分析处理，并输出错误信息；

步骤236，获取实时时钟电路的当前时刻；

步骤237，送入USB控制器的FIFO模块；

将上述步骤234中解析的标准数据和步骤236获取的当前时刻构成一个数据包，送入USB控制器的FIFO模块。或，将上述步骤235中分析的错误信息和步骤236获取的当前时刻构成一个数据包，送入USB控制器的FIFO模块。

数据送入FIFO模块后，继续执行步骤232。

USB控制器的处理流程：

步骤241，USB控制器初始化；

步骤242，检测是否有上位机发送的读取请求；

若是，则执行步骤243，若否，则继续执行步骤242。

步骤243，FIFO模块是否有待发送的数据包；

若是，则执行步骤245，若否，则执行步骤244。

步骤244，判断是否超时等待；

若是，则执行步骤242，若否，则执行步骤243。

步骤245，将数据包通过USB电缆发送至上位机。

数据发送完毕后，继续执行步骤242。

对于方法实施例而言，由于其与设备实施例基本相似，所以描述的比较简单，相关之处参见设备实施例的部分说明即可。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

以上对本申请所提供的一种MVB网络的数据检测设备及方法，进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (9)

1.一种MVB网络的数据检测设备，其特征在于，包括：FPGA控制器、USB控制器、USB总线接口和MVB物理接口，其中，

所述的FPGA控制器用于完成MVB协议控制及网络错误分析，包括MVB协议控制模块、错误分析模块和USB接口控制模块；

所述的MVB协议控制模块通过内部总线连接错误分析模块和USB接口控制模块，包括MVB接口IP核子模块和内部存储器子模块；

所述的错误分析模块通过内部总线，分别连接MVB协议控制模块和USB接口控制模块；

USB接口控制模块封装了读写USB控制器的相关时序，通过内部总线分别连接MVB协议控制模块和错误分析模块。

所述USB控制器包括FIFO模块和SIE模块，FIFO模块通过内部总线连接SIE模块；

FPGA控制器的MVB协议控制模块通过MVB物理接口连接MVB网络；

FPGA控制器的USB接口控制模块连接USB控制器的FIFO模块；

USB控制器的SIE模块通过USB总线接口连接上位机。

2.根据权利要求1所述的设备，其特征在于，所述MVB物理接口具有两路冗余结构，包括：

介质切换电路，所述介质切换电路用于根据MVB网络的介质，选择相应的介质切换电路。

3.根据权利要求1所述的设备，其特征在于，还包括：实时时钟电路，其中，实时时钟电路连接FPGA控制器，用于提供实时时钟。

4.根据权利要求1所述的设备，其特征在于，还包括：复位电路，其中，复位电路分别连接FPGA控制器和USB控制器，用于提供复位信号。

5.根据权利要求1所述的设备，其特征在于，还包括：电源电路，其中，电源电路分别连接FPGA控制器、USB控制器和上位机，用于提供供电电压。

6.一种MVB网络的数据检测方法，其特征在于，包括：

FPGA控制器中的MVB接口IP核子模块捕获MVB网络数据的数据包并进行解码；

若解码后数据包为完整的数据包，则将所述MVB网络数据解析为标准数据；

若解码后数据包为不完整的数据包，则通过错误分析模块处理得到相应的错误信息；

将所述标准数据，或，错误信息发送至USB控制器；

当USB控制器检测到上位机的请求并有待发送数据时，通过USB总线将USB控制器中的标准数据或错误信息传输给上位机。

7.根据权利要求6所述的方法，其特征在于，FPGA控制器中的MVB接口IP核子模块捕获MVB网络数据的数据包并进行解码之前，还包括：

根据MVB网络实际采用的介质，选择MVB物理接口中相应的介质切换电路。

8.根据权利要求6所述的方法，其特征在于，将所述标准数据，或，错误信息发送至USB控制器之前，还包括：

从实时时钟电路获取的当前时刻的实时时钟。

9.根据权利要求8所述的方法，其特征在于，将所述标准数据或错误信息发送至USB控制器，包括：

将所述标准数据与当前时刻的实时时钟打包发送至USB控制器，或，将所述错误信息与当前时刻的实时时钟打包发送至USB控制器。

Images