CN102467472B - SoC芯片的BOOT启动装置和SoC芯片 - Google Patents

SoC芯片的BOOT启动装置和SoC芯片 Download PDF

Info

Publication number
CN102467472B
CN102467472B CN201010535369.4A CN201010535369A CN102467472B CN 102467472 B CN102467472 B CN 102467472B CN 201010535369 A CN201010535369 A CN 201010535369A CN 102467472 B CN102467472 B CN 102467472B
Authority
CN
China
Prior art keywords
interface module
module
bus interface
memory
dma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010535369.4A
Other languages
English (en)
Other versions
CN102467472A (zh
Inventor
蒋建平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201010535369.4A priority Critical patent/CN102467472B/zh
Priority to PCT/CN2011/073251 priority patent/WO2012062087A1/zh
Priority to BR112013011317-0A priority patent/BR112013011317A2/pt
Priority to EP11839380.0A priority patent/EP2639703B1/en
Priority to RU2013123648/08A priority patent/RU2554569C2/ru
Publication of CN102467472A publication Critical patent/CN102467472A/zh
Application granted granted Critical
Publication of CN102467472B publication Critical patent/CN102467472B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)
  • Bus Control (AREA)

Abstract

本发明涉及无线通信领域，提供了一种SOC芯片的BOOT启动装置，包括：存储器接口模块，设有存储器总线接口，用于与外部存储器连接；DMA总线接口模块，设有DMA总线接口，用于将外部存储器中的数据搬运到目标地址对应的存储空间；BOOT处理模块，分别与存储器接口模块和DMA总线接口模块相连，用于通过存储器接口模块向外部存储器发送数据读写命令，并将外部存储器传输的数据转换为与DMA总线接口模块适配的数据；参数配置模块，用于配置DMA总线接口模块、存储器接口模块和BOOT处理模块的参数。本发明还提供了一种SoC芯片。本发明所提供的SoC芯片的BOOT启动装置或SoC芯片，可提高BOOT启动效率，改善SoC芯片在系统中的性能。

Description

SoC芯片的BOOT启动装置和SoC芯片
技术领域
本发明涉及无线通信技术领域，尤其涉及一种SoC芯片的BOOT启动装置和SoC芯片。
背景技术
SoC(System-on-Chip，片上系统)芯片一般都包含了一个处理器，其工作原理和ASIC(Application Specific Integrated Circuit，专用集成电路)芯片有所差别。SoC芯片工作时需要软件的支持，通过编译器将软件编译为比特文件后下载到SoC芯片外部的存储设备中，该存储设备一般为闪存芯片。SoC芯片通过接口和闪存芯片连接，上电后闪存芯片中的比特文件会自动传输到处理器的内存中，该内存是处理器的内部存储空间，也可以是闪存，这个过程在处理器复位释放之前通过启动模块自动实现。启动模块对外部存储设备中的数据搬运到SoC芯片内存的效率以及对SoC芯片和系统的性能均有很大的影响。在芯片级业务过程，提高启动效率，会加快软件的调试过程，极大地提高工作效率；在系统级业务过程中，提高启动效率，嵌入式系统软件加载过程将会提速，尤其是带有操作系统的嵌入式系统，其启动过程提速，系统地性能将会提高。可见，如何加快SoC芯片的启动，在芯片级和系统级业务中都有非常重要的意义。
现有的SoC芯片启动实现装置主要包括以下两种模式。第一，总线接口参数固化，这种装置传输长度不可配置，传输地址不可配置，在不同处理器环境下使用不灵活；第二，BOOT装置无DMA(Direct Memory Access，直接存储器访问)接口，这种BOOT装置传输效率低，且传输地址不可配置，在不同处理器环境下使用不灵活。上述几种方法从硬件上实现了SoC芯片的BOOT启动过程，但是这些方法没有很好的解决如何提高BOOT启动效率问题，在大型的嵌入式系统中，BOOT启动的效率直接影响了系统的性能。
发明内容
本发明的主要目的在于提供一种SoC芯片的BOOT启动装置和SoC芯片，旨在提高SoC芯片的启动效率，改善SoC芯片在系统中的性能。
本发明提供一种SOC芯片的BOOT启动装置，包括：
存储器接口模块，设有存储器总线接口，用于与外部存储器连接；
DMA总线接口模块，设有DMA总线接口，用于将外部存储器中的数据搬运到目标地址对应的存储空间；
BOOT处理模块，分别与存储器接口模块和DMA总线接口模块相连，用于通过存储器接口模块向外部存储器发送数据读写命令，并将外部存储器传输的数据转换为与DMA总线接口模块适配的数据；
参数配置模块，用于配置DMA总线接口模块、存储器接口模块和BOOT处理模块的参数。
优选地，所述参数配置模块包括：
总线接口配置模块，用于配置存储器接口模块和DMA总线接口模块的参数，该参数包括数据总线位宽、地址总线位宽参数、突发传输类型、突发传输长度；
DMA配置模块，用于配置DMA总线接口模块的参数，该参数包括传输目标地址和数据传输长度；
操作命令参数配置模块，用于配置操作命令，以向外部存储器发送数据读写命令。
优选地，所述突发传输类型配置为8位模式、16位模式、32位模式或64位模式。
优选地，所述突发传输长度配置为1至16位。
优选地，所述DMA总线接口模块包括：AMBA2.0、AMBA3.0或OCP接口MASTER总线。
本发明提供一种SoC芯片，设有BOOT启动装置，该BOOT启动装置包括：
存储器接口模块，设有存储器总线接口，用于与外部存储器连接；
DMA总线接口模块，设有DMA总线接口，用于将外部存储器中的数据搬运到目标地址对应的存储空间；
BOOT处理模块，分别与存储器接口模块和DMA总线接口模块相连，用于通过存储器接口模块向外部存储器发送数据读写命令，并将外部存储器传输的数据转换为与DMA总线接口模块适配的数据；
参数配置模块，用于配置DMA总线接口模块、存储器接口模块和BOOT处理模块的参数。
本发明所提供的SoC芯片的BOOT启动装置或SoC芯片，通过设置DMA总线接口和参数配置模块，可以提高BOOT启动效率，以及SoC芯片在系统中的性能。
附图说明
图1为本发明一实施方式中SOC芯片的BOOT启动装置的结构示意图；
图2为本发明一实施例中参数配置模块的结构示意图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
图1示出了本发明的一个实施方式中SoC芯片的BOOT启动装置的结构，该启动装置包括：
存储器接口模块10，设有存储器总线接口，用于与外部存储器50连接；外部存储器50可以为FLASH存储器。存储器接口模块10实现了SOC芯片和外部FLASH芯片的连接功能，主要包括数据总线、地址总线、数据指示信号等。
DMA总线接口模块20，设有DMA总线接口，用于将外部存储器中的数据搬运到目标地址对应的存储空间；DMA是内存和外设之间传递数据的方式，不同于中断传输方式，不占用CPU时间。这种方式下数据的读写无需处理器执行指令，也不经过处理器内部寄存器，而是利用系统的数据总线，由外设直接对存储器写入或读出，从而达到极高的传输效率。DMA在传输数据时，总线周期由设备自己产生或者由DMA控制器产生。自己产生总线周期的DMA设备称为Master设备，而依靠DMA控制器来产生数据传输周期的DMA设备称为Slave设备。本发明优先采用Master设备。DMA总线接口模块20可实现将数据从外部FLASH搬运到目标地址对应的处理器存储空间，DMA总线接口模块20的数据总线、地址总线操作模式可以配置。
BOOT处理模块30，分别与存储器接口模块和DMA总线接口模块相连，用于通过存储器接口模块向外部存储器50发送数据读写命令，并将外部存储器50传输的数据转换为与DMA总线接口模块20适配的数据；
参数配置模块40，用于配置存储器接口模块10、DMA总线接口模块20和BOOT处理模块30的参数。在一实施例中，参数配置模块40可通过代码实现配置DMA总线接口模块20、存储器接口模块10和BOOT处理模块30的参数。
本发明BOOT启动装置实施方式中，通过设置存储器接口模块10、DMA总线接口模块20、BOOT处理模块30以及参数配置模块40，可提高传输效率，且可对各部分的参数进行灵活配置，提高了BOOT启动效率，改善了SoC芯片在系统中的系统性能。
参照图2，在一实施例中，上述参数配置模块40可包括：
总线接口配置模块41，用于配置存储器接口模块10和DMA总线接口模块20的参数，该参数包括数据总线位宽、地址总线位宽参数、突发传输类型、突发传输长度；在一实施例中，总线接口配置模块41可配置FLASH接口参数，该参数包括数据总线位宽、地址总线位宽，分别可配置为8、16、32、64等模式，表示数据或地址总线分别为8位、16位、32位、64位。进一步地，总线接口配置模块41还可实现DMA接口总线参数配置，该参数包括数据总线位宽、地址总线位宽，分别可配置为8、16、32、64等模式，表示数据或地址总线分别为8位、16位、32位、64位。更进一步地，总线接口配置模块41可配置还包括突发(burst)传输类型、突发(burst)传输长度等配置，突发(burst)传输类型可配置为8位模式、16位模式、16位模式、32位模式，突发(burst)传输长度可配置为1至16。
DMA配置模块42，用于配置DMA总线接口模块20的参数，该参数包括传输目标地址和数据传输长度；
操作命令参数配置模块43，用于配置操作命令，以向外部存储器50发送数据读写命令。在一实施例中，操作命令参数配置模块43可配置至少10个操作命令用以实现对外部FLASH的操作，该10个操作命令可自由定义。
上述实施例中，可适用于任何总线，这些总线包括AMBA2.0、AMBA3.0、OCP总线MSTER接口等。
本发明还提供一种SoC芯片，设有前述BOOT启动装置，该BOOT启动装置包括：
存储器接口模块10，设有存储器总线接口，用于与外部存储器50连接；外部存储器50可以为FLASH存储器。存储器接口模块10实现了SoC芯片和外部FLASH芯片的连接功能，主要包括数据总线、地址总线、数据指示信号等。
DMA总线接口模块20，设有DMA总线接口，用于将外部存储器中的数据搬运到目标地址对应的存储空间；DMA是内存和外设之间传递数据的方式，不同于中断传输方式，不占用CPU时间。这种方式下数据的读写无需处理器执行指令，也不经过处理器内部寄存器，而是利用系统的数据总线，由外设直接对存储器写入或读出，从而达到极高的传输效率。DMA在传输数据时，总线周期由设备自己产生或者由DMA控制器产生。自己产生总线周期的DMA设备称为Master设备，而依靠DMA控制器来产生数据传输周期的DMA设备称为Slave设备。本发明优先采用Master设备。DMA总线接口模块20可实现将数据从外部FLASH搬运到目标地址对应的处理器存储空间，DMA总线接口模块20的数据总线、地址总线操作模式可以配置。
BOOT处理模块30，分别与存储器接口模块和DMA总线接口模块相连，用于通过存储器接口模块向外部存储器50发送数据读写命令，并将外部存储器50传输的数据转换为与DMA总线接口模块适配的数据；
参数配置模块40，用于配置存储器接口模块10、DMA总线接口模块20和BOOT处理模块30的参数。在一实施例中，参数配置模块40可通过代码实现配置DMA总线接口模块10、存储器接口模块20和BOOT处理模块30的参数。
此外，本发明SoC芯片还包括前述图2所示的启动装置。
本发明实施方式中，通过在SoC芯片中设置上述BOOT启动装置，可提高传输效率，且可对各部分的参数进行灵活配置，提高了BOOT启动效率，改善了SoC芯片在系统中的系统性能。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (5)

1.一种SoC芯片的BOOT启动装置，其特征在于，包括：
存储器接口模块，设有存储器总线接口，用于与外部存储器连接；
DMA总线接口模块，设有DMA总线接口，用于将外部存储器中的数据搬运到目标地址对应的存储空间；
BOOT处理模块，分别与存储器接口模块和DMA总线接口模块相连，用于通过存储器接口模块向外部存储器发送数据读写命令，并将外部存储器传输的数据转换为与DMA总线接口模块适配的数据；
参数配置模块，用于配置DMA总线接口模块、存储器接口模块和BOOT处理模块的参数；
其中，所述参数配置模块包括：
总线接口配置模块，用于配置存储器接口模块和DMA总线接口模块的参数，该参数包括数据总线位宽、地址总线位宽参数、突发传输类型、突发传输长度；
DMA配置模块，用于配置DMA总线接口模块的参数，该参数包括传输目标地址和数据传输长度；
操作命令参数配置模块，用于配置操作命令，以向外部存储器发送数据读写命令。
2.如权利要求1所述的启动装置，其特征在于，所述突发传输类型配置为8位模式、16位模式、32位模式或64位模式。
3.如权利要求1所述的启动装置，其特征在于，所述突发传输长度配置为1至16位。
4.如权利要求1至3中任一项所述的启动装置，其特征在于，所述DMA总线接口模块包括：AMBA2.0、AMBA3.0或OCP接口MASTER总线。
5.一种SoC芯片，其特征在于，包括权利要求1至4中任一项所述的SoC芯片的BOOT启动装置。
CN201010535369.4A 2010-11-08 2010-11-08 SoC芯片的BOOT启动装置和SoC芯片 Expired - Fee Related CN102467472B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201010535369.4A CN102467472B (zh) 2010-11-08 2010-11-08 SoC芯片的BOOT启动装置和SoC芯片
PCT/CN2011/073251 WO2012062087A1 (zh) 2010-11-08 2011-04-25 Soc芯片的boot启动装置和soc芯片
BR112013011317-0A BR112013011317A2 (pt) 2010-11-08 2011-04-25 dispositivo de boot para um chip de sistema em chip (soc) e chip sistema em chip (soc), provido de um dispositivo de boot
EP11839380.0A EP2639703B1 (en) 2010-11-08 2011-04-25 Device for booting soc chip and soc chip
RU2013123648/08A RU2554569C2 (ru) 2010-11-08 2011-04-25 Устройство для загрузки интегральной схемы soc и интегральная схема типа soc

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010535369.4A CN102467472B (zh) 2010-11-08 2010-11-08 SoC芯片的BOOT启动装置和SoC芯片

Publications (2)

Publication Number Publication Date
CN102467472A CN102467472A (zh) 2012-05-23
CN102467472B true CN102467472B (zh) 2015-01-28

Family

ID=46050359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010535369.4A Expired - Fee Related CN102467472B (zh) 2010-11-08 2010-11-08 SoC芯片的BOOT启动装置和SoC芯片

Country Status (5)

Country Link
EP (1) EP2639703B1 (zh)
CN (1) CN102467472B (zh)
BR (1) BR112013011317A2 (zh)
RU (1) RU2554569C2 (zh)
WO (1) WO2012062087A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104965798B (zh) * 2015-06-10 2018-03-09 上海华为技术有限公司 一种数据处理方法、相关设备以及系统
CN108733603B (zh) * 2017-04-17 2021-10-08 伊姆西Ip控股有限责任公司 一种用于存储设备的转接卡
TWI755695B (zh) * 2020-03-12 2022-02-21 智微科技股份有限公司 系統單晶片的開機方法
CN111814208B (zh) * 2020-07-02 2023-07-28 国家广播电视总局广播电视科学研究院 一种soc国密安全芯片安全启动时防御故障注入的方法
CN112711550B (zh) * 2021-01-07 2023-12-29 无锡沐创集成电路设计有限公司 Dma自动配置模块和片上系统soc
CN114036096B (zh) * 2021-11-04 2024-05-03 珠海一微半导体股份有限公司 一种基于总线接口的读控制器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1661580A (zh) * 2004-02-25 2005-08-31 中国科学院计算技术研究所 直接存储器访问传输装置及其方法
CN1761222A (zh) * 2005-11-22 2006-04-19 华中科技大学 一种支持虚拟接口的存储网络适配器
CN101051275A (zh) * 2006-01-23 2007-10-10 奇梦达股份公司 新存储器体系结构中用直接存储器访问来系统引导的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE233415T1 (de) * 1997-03-21 2003-03-15 Canal Plus Technologies Speicherorganisation eines rechners und verfahren dafür
JP3826859B2 (ja) * 2002-08-19 2006-09-27 ソニー株式会社 情報処理方法とその方法を実現するプログラム及び記録媒体
US7206928B2 (en) * 2003-06-03 2007-04-17 Digi International Inc. System boot method
KR100708128B1 (ko) * 2005-04-30 2007-04-17 삼성전자주식회사 낸드 플래시 메모리 제어 장치 및 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1661580A (zh) * 2004-02-25 2005-08-31 中国科学院计算技术研究所 直接存储器访问传输装置及其方法
CN1761222A (zh) * 2005-11-22 2006-04-19 华中科技大学 一种支持虚拟接口的存储网络适配器
CN101051275A (zh) * 2006-01-23 2007-10-10 奇梦达股份公司 新存储器体系结构中用直接存储器访问来系统引导的方法

Also Published As

Publication number Publication date
BR112013011317A2 (pt) 2021-05-25
WO2012062087A1 (zh) 2012-05-18
CN102467472A (zh) 2012-05-23
EP2639703B1 (en) 2017-06-21
RU2013123648A (ru) 2014-12-20
EP2639703A1 (en) 2013-09-18
RU2554569C2 (ru) 2015-06-27
EP2639703A4 (en) 2014-04-16

Similar Documents

Publication Publication Date Title
CN102467472B (zh) SoC芯片的BOOT启动装置和SoC芯片
CN101504692B (zh) 一种验证和测试片上系统的系统及方法
CN103034515B (zh) 一种卫星导航接收机fpga快速加载方法
CN101000597A (zh) 一种基于AMBA总线的嵌入式Java处理器IP核
CN112817902B (zh) 互联裸芯接口管理系统及其初始化方法
CN114564427A (zh) 一种ahb总线到i2c总线的总线桥、系统及方法
CN104714907A (zh) 一种pci总线转换为isa和apb总线设计方法
CN101187911B (zh) 一种调试下载设备
CN102637453A (zh) 一种包括串行输入输出接口的相变存储器
CN111615691A (zh) 直接存储器访问适配器
US20070156934A1 (en) High-speed PCI Interface System and A Reset Method Thereof
KR100801759B1 (ko) 슬레이브의 디버깅 방법 및 시스템
CN111949597A (zh) 一种芯片上电初始化内部寄存器结构
CN110765065A (zh) 片上系统
CN201812284U (zh) 一种存储器接口
CN101950276B (zh) 一种存储器访问装置及其程序执行方法
CN109684245B (zh) 一种apb总线访问spi flash的方法及装置
CN111679995B (zh) 一种基于1553b总线的空间计算机嵌入式管理执行单元
CN112445743B (zh) 一种去除毛刺的方法、装置及状态机
CN104049997B (zh) 基于复用技术的卫星接收机在线加载方法
CN106354514B (zh) 一种快速引导申威处理器bios的方法
CN109656626B (zh) 一种基于ahb总线sd卡数据自搬运方法及装置
CN202975676U (zh) 自主可控的高性能嵌入式控制平台装置
CN114641763B (zh) 协议转换器模块系统和使用该协议转换器模块系统的方法
CN201749352U (zh) 基于can总线的变频控制器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150128

Termination date: 20191108

CF01 Termination of patent right due to non-payment of annual fee