CN111949597A - 一种芯片上电初始化内部寄存器结构 - Google Patents

一种芯片上电初始化内部寄存器结构 Download PDF

Info

Publication number
CN111949597A
CN111949597A CN202010643995.9A CN202010643995A CN111949597A CN 111949597 A CN111949597 A CN 111949597A CN 202010643995 A CN202010643995 A CN 202010643995A CN 111949597 A CN111949597 A CN 111949597A
Authority
CN
China
Prior art keywords
internal register
apb
chip
sys
initialization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010643995.9A
Other languages
English (en)
Inventor
曹舟
张添翼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Huachuang Micro System Co ltd
CETC 14 Research Institute
Original Assignee
Jiangsu Huachuang Micro System Co ltd
CETC 14 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Huachuang Micro System Co ltd, CETC 14 Research Institute filed Critical Jiangsu Huachuang Micro System Co ltd
Priority to CN202010643995.9A priority Critical patent/CN111949597A/zh
Publication of CN111949597A publication Critical patent/CN111949597A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177—Initialisation or configuration control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Stored Programmes (AREA)

Abstract

本发明新型公开了一种芯片上电初始化内部寄存器结构，结构包括Sys_init模块、CPU、APB总线、内部寄存器和存储器控制器，Sys_init模块和CPU均通过APB标准接口与APB总线连接，内部寄存器均通过APB标准接口与APB总线连接，存储器控制器通过APB标准接口与APB总线连接，且存储器控制器通过数据线与外部存储器相连接，Sys_init模块为内部预存初始化命令的集成电路，相比传统的软件写寄存器方式，CPU无需一条条指令读取再执行。而由sys_init模块直接从外部存储器中读取数据，相当于DMA方式，处理更加快速；相比JTAG调试器方式，无需额外的JTAG调试器，成本低；集成在芯片内部，是芯片的一项功能，使用方便；可在任何具备外部存储器条件的SoC芯片应用环境中实现，可应用范围广。

Description

一种芯片上电初始化内部寄存器结构
技术领域
本发明涉及芯片初始化技术领域，具体为一种芯片上电初始化内部寄存器结构。
背景技术
在大部分应用场景中，SoC芯片需要快速初始化内部寄存器为指定数值。而通常，数字SoC芯片内部寄存器复位后默认值是固定的，只有CPU运行后，软件才能修改寄存器数值，或者通过专门的JTAG调试设备修改。使用CPU资源的软件方式来初始化内部寄存器的方法虽然普遍，但却会占用大量CPU资源，影响软件启动和运行速度。在软件或者CPU失效时，内部寄存器初始化操作还需要额外的JTAG调试器进行辅助调试。
发明内容
本发明的目的在于提供一种芯片上电初始化内部寄存器结构，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：一种芯片上电初始化内部寄存器结构，以解决上述背景技术中提出的问题。
一种芯片上电初始化内部寄存器结构，包括Sys_init模块、CPU、APB总线、内部寄存器和存储器控制器，所述Sys_init模块和CPU均通过APB标准接口与APB总线连接，所述内部寄存器均通过APB标准接口与APB总线连接，所述存储器控制器通过APB标准接口与APB总线连接，且存储器控制器通过数据线与外部存储器相连接。
优选的，所述Sys_init模块为内部写入有初始化命令的集成电路。
优选的，所述存储器控制器选用型号为阵列控制器。
优选的，所述内部总线为APB总线。
优选的，所述初始化命令通过利用Python软件,进行算法及固化写入。
与现有技术相比，本发明的有益效果是：一种芯片上电初始化内部寄存器结构，使用芯片内集成上电初始化功能来代替软件初始化。将上电初始化功能做成集成电路固化在芯片内部，修改芯片内部寄存器默认值不再需要CPU 的参与，实现快速初始化；相比传统的软件方式，CPU无需一条条指令读取再执行。而由sys_init模块直接从外部存储器中读取数据，相当于DMA方式，处理更加快速；相比JTAG调试器方式，无需额外的JTAG调试器，成本低；集成在芯片内部，是芯片的一项功能，使用方便；可在任何具备外部存储器条件的芯片应用环境中实现，可应用范围广。
附图说明
图1为本发明的存储器模块关系示意图。
具体实施方式
下面结合具体实施例对本发明进一步描述，但本发明保护范围并不限于此。
本发明提供第一实施例的技术方案：一种芯片上电初始化内部寄存器结构，包括Sys_init模块、CPU、APB总线、内部寄存器和存储器控制器，Sys_init 模块和CPU均通过APB标准接口与APB总线连接，内部寄存器均通过APB标准接口与APB总线连接，存储器控制器通过APB标准接口与APB总线连接，且存储器控制器通过数据线与外部存储器相连接。
具体而言，Sys_init模块为内部写入有初始化命令的集成电路。
具体而言，存储器控制器选用型号为阵列控制器。
具体而言，内部总线为APB总线。
具体而言，初始化命令通过利用Python软件,进行算法及固化写入。。
工作原理：sys_init模块与CPU同样位于APB总线的master一侧，上电后主动通过APB总线向存储器控制器发起APB读操作，存储器控制器读取芯片外部存储器，将包含地址信息、新寄存器值得数据回传给sys_init模块。sys_init模块拿到回传数据后，根据地址信息发起APB写入操作，将新寄存器值写入地址信息对应的第1、2直到n号内部寄存器中。重复APB读取、写入操作，直到所有寄存器全部写完。相比传统的软件方式，CPU无需一条条指令读取再执行。而由sys_init模块直接从外部存储器中读取数据，相当于DMA 方式，处理更加快速；相比JTAG调试器方式，无需额外的JTAG调试器，成本低；集成在芯片内部，是芯片的一项功能，使用方便；可在任何具备外部存储器条件的芯片应用环境中实现，可应用范围广。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (5)

1.一种芯片上电初始化内部寄存器结构，包括Sys_init模块、CPU、APB总线、内部寄存器和存储器控制器，其特征在于，所述Sys_init模块和CPU均通过APB标准接口与APB总线连接，所述内部寄存器均通过APB标准接口与APB总线连接，所述存储器控制器通过APB标准接口与APB总线连接，且存储器控制器通过数据线与外部存储器相连接。
2.根据权利要求1所述的一种芯片上电初始化内部寄存器结构，其特征在于：所述Sys_init模块为内部预存初始化命令的集成电路。
3.根据权利要求1所述的一种芯片上电初始化内部寄存器结构，其特征在于：所述存储器控制器选用型号为阵列控制器。
4.根据权利要求1所述的一种芯片上电初始化内部寄存器结构，其特征在于：所述内部寄存器总线为APB总线。
5.根据权利要求2所述的一种芯片上电初始化内部寄存器结构，其特征在于：所述初始化命令通过利用Python软件,进行算法及固化写入。
CN202010643995.9A 2020-07-02 2020-07-02 一种芯片上电初始化内部寄存器结构 Pending CN111949597A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010643995.9A CN111949597A (zh) 2020-07-02 2020-07-02 一种芯片上电初始化内部寄存器结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010643995.9A CN111949597A (zh) 2020-07-02 2020-07-02 一种芯片上电初始化内部寄存器结构

Publications (1)

Publication Number Publication Date
CN111949597A true CN111949597A (zh) 2020-11-17

Family

ID=73341775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010643995.9A Pending CN111949597A (zh) 2020-07-02 2020-07-02 一种芯片上电初始化内部寄存器结构

Country Status (1)

Country Link
CN (1) CN111949597A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113868070A (zh) * 2021-09-23 2021-12-31 山东云海国创云计算装备产业创新中心有限公司 一种sd卡控制器调试方法、系统、存储介质及设备
CN116049090A (zh) * 2022-12-30 2023-05-02 成都电科星拓科技有限公司 芯片初始化数据存储方法和芯片初始化方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101344875A (zh) * 2008-08-15 2009-01-14 北京中星微电子有限公司 一种片上集成系统SoC的APB总线桥
US20090055637A1 (en) * 2007-08-24 2009-02-26 Ingemar Holm Secure power-on reset engine
CN105446937A (zh) * 2015-12-28 2016-03-30 上海柏飞电子科技有限公司 基于可编程芯片的电路板及其控制方法
CN105808396A (zh) * 2016-03-04 2016-07-27 浙江大华技术股份有限公司 一种芯片调试装置、调试方法及soc芯片系统
CN109712653A (zh) * 2018-02-27 2019-05-03 上海安路信息科技有限公司 芯片初始化方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090055637A1 (en) * 2007-08-24 2009-02-26 Ingemar Holm Secure power-on reset engine
CN101344875A (zh) * 2008-08-15 2009-01-14 北京中星微电子有限公司 一种片上集成系统SoC的APB总线桥
CN105446937A (zh) * 2015-12-28 2016-03-30 上海柏飞电子科技有限公司 基于可编程芯片的电路板及其控制方法
CN105808396A (zh) * 2016-03-04 2016-07-27 浙江大华技术股份有限公司 一种芯片调试装置、调试方法及soc芯片系统
CN109712653A (zh) * 2018-02-27 2019-05-03 上海安路信息科技有限公司 芯片初始化方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113868070A (zh) * 2021-09-23 2021-12-31 山东云海国创云计算装备产业创新中心有限公司 一种sd卡控制器调试方法、系统、存储介质及设备
CN113868070B (zh) * 2021-09-23 2023-08-25 山东云海国创云计算装备产业创新中心有限公司 一种sd卡控制器调试方法、系统、存储介质及设备
CN116049090A (zh) * 2022-12-30 2023-05-02 成都电科星拓科技有限公司 芯片初始化数据存储方法和芯片初始化方法

Similar Documents

Publication Publication Date Title
CN108121672B (zh) 一种基于NandFlash存储器多通道的存储阵列控制方法与装置
JP3105223B2 (ja) マイクロコンピュータ，マイクロプロセッサおよびコア・プロセッサ集積回路用デバッグ周辺装置
US20060195650A1 (en) Method to detect NAND-flash parameters by hardware automatically
KR101862112B1 (ko) 비휘발성 메모리(nvm) 기술 기반 메모리의 부팅 시간 제로화의 가속화
CN102591783B (zh) 可编程存储器控制器
CN111949597A (zh) 一种芯片上电初始化内部寄存器结构
US9164804B2 (en) Virtual memory module
US9575758B2 (en) Method for setting breakpoints, and an integrated circuit and debug tool therefor
CN115146568B (zh) 一种基于uvm的芯片验证系统及验证方法
RU2554569C2 (ru) Устройство для загрузки интегральной схемы soc и интегральная схема типа soc
TWI507883B (zh) 記憶卡存取裝置、其控制方法與記憶卡存取系統
US9037842B2 (en) Booting in systems having devices coupled in a chained configuration
US10037284B2 (en) Bridging and integrating devices across processing systems
CN110795373B (zh) 一种i2c总线到并行总线的转换方法、终端及存储介质
CN110765065A (zh) 片上系统
US8117427B2 (en) Motherboard, storage device and controller thereof, and booting method
CN108958837A (zh) 一种动态配置me固件的方法、系统及介质
CN114579189B (zh) 单核以及多核访问寄存器数据的方法、处理器和系统
US20180336147A1 (en) Application processor including command controller and integrated circuit including the same
US20230072176A1 (en) Electronic device that accesses memory and data writing method
US11372800B2 (en) System on chip comprising a plurality of central processing units whose mailboxes are set in tightly-coupled memories
JP3005583B1 (ja) インサ―キットエミュレ―タおよびエミュレ―ション方法
EA038978B1 (ru) Устройство прямого отображения адресов данных, располагающихся во внешнем последовательном пзу, в адресное пространство микропроцессорного ядра, компьютерная система и способ передачи данных
JP4421148B2 (ja) デバッグシステム
JP2000267876A (ja) エミュレータ及びマイクロコンピュータ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20201117

RJ01 Rejection of invention patent application after publication