CN103051322B - 一种芯片管脚复用电路 - Google Patents

Abstract

<b>本发明涉及一种芯片管脚复用电路，其包括：一芯片的某一管脚；一比较基准电压产生电路，用于利用电阻分压方法来产生第一基准电压及第二基准电压；一上拉电阻；一第一电压比较器，用于将第一基准电压与管脚的输入电压进行比对后，输出第一电平信号至所述芯片的内部电路；一第二电压比较器，用于将第二基准电压与管脚的输入电压进行比对后，输出第二电平信号至所述芯片的内部电路；以及一片外配置电路，用于在接收到逻辑电平后，改变所述管脚的输入电压。本发明只使用一个芯片管脚就能实现芯片原来两个管脚的功能；采用电阻分压的方法产生比较基准电压，使芯片管脚复用电路能够在较大输入电压范围内正常工作，并只消耗很小的电流。</b>

Description

一种芯片管脚复用电路

技术领域

本发明涉及集成电路领域，具体涉及一种芯片管脚复用电路。

背景技术

随着集成电路(即芯片)的功能越来越多且越来越复杂，芯片的管脚数量也需要相应的增加，而芯片管脚的数量直接影响到芯片的封装成本。因此，将一个芯片管脚进行功能复用，成为了电路设计的首要任务。例如，授权公告号为CN1324706C的发明专利，其公开了一种多功能管脚电路，但是其电路设计复杂，起不到降低成本的作用。

发明内容

本发明的目的在于提出一种芯片管脚复用电路，其能解决现有的芯片管脚复用电路不能降低电路设计成本的问题。

为了达到上述目的，本发明所采用的技术方案如下：

一种芯片管脚复用电路，其包括：

一芯片的某一管脚；

一比较基准电压产生电路，其包括一直流电源Vdd以及一与直流电源Vdd并联连接的串联支路，所述串联支路由多个阻值相等的电阻R串联构成；

一上拉电阻，其一端与直流电源Vdd连接，另一端与管脚连接；

一第一电压比较器，其第一输入端连接在所述串联支路的两电阻R之间以获取第一基准电压，其第二输入端与管脚连接，其用于将第一基准电压与管脚的输入电压进行比对后，输出第一电平信号至所述芯片的内部电路；

一第二电压比较器，其第一输入端连接在所述串联支路的另外两电阻R之间以获取第二基准电压，其第二输入端与管脚连接，其用于将第二基准电压与管脚的输入电压进行比对后，输出第二电平信号至所述芯片的内部电路；

一片外配置电路，用于在接收到逻辑电平后，改变所述管脚的输入电压。

优选的，第一基准电压大于第二基准电压。

进一步优选的，所述串联支路由六个阻值相等的电阻R串联构成，第一基准电压为直流电源Vdd的六分之五，第二基准电压为直流电源Vdd的二分之一。

其中一种片外配置电路的结构：所述片外配置电路包括第一电平输入电路和第二电平输入电路，所述第一电平输入电路包括一电阻R1，电阻R1的一端为第一逻辑电平接收端，另一端与管脚连接；所述第二电平输入电路包括一电阻R2，电阻R2的一端为第二逻辑电平接收端，另一端与管脚连接；其中，电阻R1的阻值小于上拉电阻的阻值的二分之一，电阻R2的阻值为电阻R1的阻值的两倍。

其中一种片外配置电路的结构：所述片外配置电路包括一电平输入电路，所述电平输入电路包括一电阻R1，电阻R1的一端为逻辑电平接收端，另一端与管脚连接；其中，电阻R1的阻值小于上拉电阻的阻值。

其中一种片外配置电路的结构：所述片外配置电路包括一电平输入电路，所述电平输入电路包括一电阻R2，电阻R2的一端为逻辑电平接收端，另一端与管脚连接；其中，电阻R2的阻值大于上拉电阻的阻值且小于上拉电阻的阻值的五倍。

优选的，第一电压比较器的第一输入端为反相端，第一电压比较器的第二输入端为同相端；第二电压比较器的第一输入端为反相端，第二电压比较器的第二输入端为同相端。

优选的，不额外增加电源部件，直流电源Vdd为第一电压比较器、第二电压比较器提供工作电压。

本发明具有如下有益效果：

电路设计简单，仅采用多个电阻与两个电压比较器，就能实现只使用一个芯片管脚就能实现芯片原来两个管脚的功能的目的，而且，采用电阻分压的方法产生比较基准电压，使芯片管脚复用电路能够在较大输入电压范围内、各种工艺角和较宽温度范围内正常工作，并只消耗很小的电流。

附图说明

图1与图2的结合为本发明实施例一的芯片管脚复用电路的结构示意图；

图2为本发明实施例一的片外配置电路的结构示意图；

图3为本发明实施例一的第一状态的片外配置电路、管脚、上拉电阻三者连接的等效电路；

图4为本发明实施例一的第二状态的片外配置电路、管脚、上拉电阻三者连接的等效电路；

图5为本发明实施例一的第三状态的片外配置电路、管脚、上拉电阻三者连接的等效电路；

图6与图2的结合为本发明实施例二的芯片管脚复用电路的结构示意图；

图7为本发明实施例二的第一状态的片外配置电路、管脚、上拉电阻三者连接的等效电路；

图8与图2的结合为本发明实施例三的芯片管脚复用电路的结构示意图；

图9为本发明实施例三的第一状态的片外配置电路、管脚、上拉电阻三者连接的等效电路。

具体实施方式

下面，结合附图以及具体实施方式，对本发明做进一步描述。

实施例一

如图1和图2所示，一种芯片管脚复用电路，其包括：

一芯片的某一管脚PWR_AB；

一比较基准电压产生电路，其包括一直流电源Vdd以及一与直流电源Vdd并联连接的串联支路，所述串联支路由六个阻值相等的电阻R串联构成，所述六个电阻R分别为电阻R10、电阻R20、电阻R30、电阻R40、电阻R50以及电阻R60，直流电源Vdd的正极端与电阻R10连接，直流电源Vdd的负极端与电阻R60连接；实际上，其利用电阻分压方法来产生第一基准电压U1及第二基准电压U2；

一上拉电阻Rp，其一端与直流电源Vdd连接，另一端与管脚PWR_AB连接；

一第一电压比较器A1，其反相端连接在所述串联支路的电阻R10与电阻R20之间以获取第一基准电压U1，即第一基准电压U1为直流电源Vdd的六分之五(即)，其同相端与管脚PWR_AB连接，其用于将第一基准电压U1与管脚PWR_AB的输入电压U0进行比对后，输出第一电平信号AB至所述芯片的内部电路；

一第二电压比较器A2，其同相端连接在所述串联支路的电阻R30与电阻R40之间以获取第二基准电压U2，即第二基准电压U2为直流电源Vdd的二分之一(即)，其同相端与管脚PWR_AB连接，其用于将第二基准电压U2与管脚PWR_AB的输入电压U0进行比对后，输出第二电平信号PWR至所述芯片的内部电路；

一片外配置电路，用于在接收到逻辑电平后，改变所述管脚PWR_AB的输入电压U0。所示逻辑电平包括逻辑高电平和逻辑低电平。

若比较基准电压产生电路、上拉电阻Rp、第一电压比较器A1以及第二电压比较器A2均集成在芯片内时，所述芯片的内部电路即为图1中的芯片内部的其它电路。也就是说，比较基准电压产生电路、上拉电阻Rp、第一电压比较器A1以及第二电压比较器A2可以设计在芯片外部，也可以集成在芯片内部。

如图2所示，所述片外配置电路包括第一电平输入电路和第二电平输入电路，所述第一电平输入电路包括一电阻R1，电阻R1的一端为第一逻辑电平接收端(即ON/OFF端)，另一端与管脚PWR_AB连接；所述第二电平输入电路包括一电阻R2，电阻R2的一端为第二逻辑电平接收端(即A/B端)，另一端与管脚PWR_AB连接。

本实施例的直流电源Vdd还为第一电压比较器A1、第二电压比较器A2提供工作电压。此外，第一电压比较器A1、第二电压比较器A2的工作电压也可以由其他外部电源提供。

本实施例中，第一电平信号AB用于控制芯片工作在A工作模式或B工作模式，第二电平信号PWR用于控制芯片的开启或关闭。例如，第一电平信号AB为逻辑高电平(即AB＝1)，芯片工作在A工作模式，第一电平信号AB为逻辑低电平(即AB＝0)，芯片工作在B工作模式；第二电平信号PWR为逻辑高电平(即PWR＝1)，芯片开启，第二电平信号PWR为逻辑低电平(即PWR＝0)，芯片关闭。

要实现上述功能，则应有如下逻辑：

当管脚PWR_AB的输入电压U0小于第二基准电压U2时(即 )，所述第一电平信号AB为逻辑低电平(即AB＝0)，所述第二电平信号PWR为逻辑低电平(即PWR＝0)，芯片关闭且工作在A工作模式；

当管脚PWR_AB的输入电压U0大于第二基准电压U2且小于第一基准电压U1时(即)，所述第一电平信号AB为逻辑低电平(即AB＝0)，所述第二电平信号PWR为逻辑高电平(即PWR＝1)，芯片开启且工作在A工作模式；

当管脚PWR_AB的输入电压U0大于第一基准电压U1时(即 )，所述第一电平信号AB为逻辑高电平(即AB＝1)，所述第二电平信号PWR为逻辑高电平(即PWR＝1)，芯片开启且工作在B工作模式。

为了要实现上述逻辑，由下述方法来确定电阻R1、电阻R2与电阻Rp之间的关系。

首先，设定电阻R2的阻值为电阻R1的阻值的两倍(即R2＝2*R1)。

当第一逻辑电平接收端为逻辑低电平(即ON/OFF端＝0)，第二逻辑电平接收端为逻辑低电平(即A/B端＝0)，简化电路如图3所示。此时，要求芯片关闭(即PWR＝0)，即需要根据电阻分压原理有：

其中，||表示求取并联阻值的运算符。

把R2＝2*R1代入其中，可解得R1﹤1.5Rp(式1)。

当ON/OFF端＝0，A/B端＝1时，如图4所示，此时，要求芯片关闭，即需要根据电阻分压原理有：

把R2＝2*R1代入其中，可解得R1﹤0.5Rp(式2)。

当ON/OFF端＝1，A/B端＝0时，如图5所示，此时，要求芯片启动且工作在A工作模式(即PWR＝1，AB＝0)，即需要根据电阻分压原理有：

把可解得R1﹤1.5Rp(式3)。

当ON/OFF端＝1，A/B端＝1时，显然，U0＝Vdd，PWR＝1且AB＝1，芯片启动且工作在B工作模式。

综合(式1)、(式2)、(式3)，可得当电阻R1的阻值小于上拉电阻Rp的阻值的二分之一(即R1﹤0.5Rp)，且电阻R2的阻值为电阻R1的阻值的两倍(即R2＝2*R1)，满足逻辑要求。

实施例二

本实施例与实施例一的区别在于片外配置电路的结构不同。具体的，如图6所示，本实施例的片外配置电路包括一电平输入电路，所述电平输入电路包括一电阻R1，电阻R1的一端为逻辑电平接收端(即ON/OFF端)，另一端与管脚PWR_AB连接。

当ON/OFF端＝0时，要输出PWR＝0，则简化电路如图7所示。此时，需要根据电阻分压原理有：

可解得R1<Rp，即电阻R1的阻值小于上拉电阻Rp的阻值。

显然，当ON/OFF＝1时，U0＝Vdd，芯片开启并工作在B工作模式。

也就是说，使用本实施例时，当电阻R1满足R1<Rp条件，ON/OFF接地时，芯片关闭；ON/OFF接逻辑高电平，芯片开启且工作在B工作模式。

实施例三

本实施例与实施例一的区别在于片外配置电路的结构不同。具体的，如图8所示，本实施例的片外配置电路包括一电平输入电路，所述电平输入电路包括一电阻R2，电阻R2的一端为逻辑电平接收端(即A/B端)，另一端与管脚PWR_AB连接。

当A/B端＝0时，要求PWR＝1且AB＝0，则简化电路如图9所示。此时，需要根据电阻分压原理有：

可解得Rp<R1<5Rp，即电阻R2的阻值大于上拉电阻Rp的阻值且小于上拉电阻Rp的阻值的五倍。

显然，当A/B端＝1时，U0＝Vdd，芯片开启并工作在B工作模式。

也就是说，使用本实施例时，当电阻R1满足Rp<R1<5Rp条件，A/B接地时，PWR＝1，AB＝0，芯片开启并工作在A工作模式；A/B接逻辑高电平，PWR＝1，AB＝1，芯片开启且工作在B工作模式。

此外，上述各实施例仅以管脚PWR_AB对应芯片的启闭、模式选择两项功能为例进行说明，本发明还可以应用于芯片的其他管脚中，以使一管脚对应芯片的另外两种功能；上述各实施例仅以六个电阻的情况进行描述，实际上还可以根据实际需要，使用合适数量的电阻进行串联分压，以提供比较基准电压；比较基准电压是接到电压比较器的同相端还是反向端，可以根据电路设计需求来选择。

由本发明的描述还可以很容易作出以下结构延伸：设置更多的电压比较器，比较基准电压产生电路可提供与电压比较器数量相等的比较基准电压，以使每一个电压比较器根据管脚的输入电压独立输出电平信号至芯片的内部电路，从而使一个芯片的管脚实现芯片原来多个管脚的功能。

对于本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及变形，而所有的这些改变以及变形都应该属于本发明权利要求的保护范围之内。

Claims (8)

1.一种芯片管脚复用电路，其特征在于，包括：

一芯片的某一管脚；

一比较基准电压产生电路，其包括一直流电源Vdd以及一与直流电源Vdd并联连接的串联支路，所述串联支路由多个阻值相等的电阻R串联构成；

一上拉电阻，其一端与直流电源Vdd连接，另一端与管脚连接；

一第一电压比较器，其第一输入端连接在所述串联支路的两电阻R之间以获取第一基准电压，其第二输入端与管脚连接，其用于将第一基准电压与管脚的输入电压进行比对后，输出第一电平信号至所述芯片的内部电路，该第一电平信号用于控制芯片的工作模式；

一第二电压比较器，其第一输入端连接在所述串联支路的另外两电阻R之间以获取第二基准电压，其第二输入端与管脚连接，其用于将第二基准电压与管脚的输入电压进行比对后，输出第二电平信号至所述芯片的内部电路，该第二电平信号用于控制芯片的开启或关闭；

一片外配置电路，用于在接收到逻辑电平后，改变所述管脚的输入电压。

2.如权利要求1所述的芯片管脚复用电路，其特征在于，第一基准电压大于第二基准电压。

3.如权利要求2所述的芯片管脚复用电路，其特征在于，所述串联支路由六个阻值相等的电阻R串联构成，第一基准电压为直流电源Vdd的六分之五，第二基准电压为直流电源Vdd的二分之一。

4.如权利要求3所述的芯片管脚复用电路，其特征在于，所述片外配置电路包括第一电平输入电路和第二电平输入电路，所述第一电平输入电路包括一电阻R1，电阻R1的一端为第一逻辑电平接收端，另一端与管脚连接；所述第二电平输入电路包括一电阻R2，电阻R2的一端为第二逻辑电平接收端，另一端与管脚连接；其中，电阻R1的阻值小于上拉电阻的阻值的二分之一，电阻R2的阻值为电阻R1的阻值的两倍。

5.如权利要求3所述的芯片管脚复用电路，其特征在于，所述片外配置电路包括一电平输入电路，所述电平输入电路包括一电阻R1，电阻R1的一端为逻辑电平接收端，另一端与管脚连接；其中，电阻R1的阻值小于上拉电阻的阻值。

6.如权利要求3所述的芯片管脚复用电路，其特征在于，所述片外配置电路包括一电平输入电路，所述电平输入电路包括一电阻R2，电阻R2的一端为逻辑电平接收端，另一端与管脚连接；其中，电阻R2的阻值大于上拉电阻的阻值且小于上拉电阻的阻值的五倍。

7.如权利要求1-6任一项所述的芯片管脚复用电路，其特征在于，第一电压比较器的第一输入端为反相端，第一电压比较器的第二输入端为同相端；第二电压比较器的第一输入端为反相端，第二电压比较器的第二输入端为同相端。

8.如权利要求1-6任一项所述的芯片管脚复用电路，其特征在于，直流电源Vdd为第一电压比较器、第二电压比较器提供工作电压。