CN100478932C - 电子设备 - Google Patents

电子设备 Download PDF

Info

Publication number
CN100478932C
CN100478932C CNB2005101116129A CN200510111612A CN100478932C CN 100478932 C CN100478932 C CN 100478932C CN B2005101116129 A CNB2005101116129 A CN B2005101116129A CN 200510111612 A CN200510111612 A CN 200510111612A CN 100478932 C CN100478932 C CN 100478932C
Authority
CN
China
Prior art keywords
processor
interface
switching device
veneer
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101116129A
Other languages
English (en)
Other versions
CN1983229A (zh
Inventor
廖健行
皮楚贤
胡建全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CNB2005101116129A priority Critical patent/CN100478932C/zh
Publication of CN1983229A publication Critical patent/CN1983229A/zh
Application granted granted Critical
Publication of CN100478932C publication Critical patent/CN100478932C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Hardware Redundancy (AREA)

Abstract

本发明涉及电子技术,公开了一种电子设备,使得电子设备的可靠性和总线信号质量得到提高。本发明中,使用点交叉的总线结构实现主、备处理器与其它单板上IO接口的连接,主、备处理器与本板中的IO接口在板内连接,通过选通装置导通或截止相应的连接以实现主、备处理器的选择。

Description

电子设备
技术领域
本发明涉及电子技术,特别涉及使用背板并有主备功能电子设备。
背景技术
通常,一个复杂的电子设备包含多个处理单元协同工作,各单元之间需要进行通信;而在整个通信网络中,不同节点设备之间也需要通信。目前,含处理器的电子设备已经广泛应用于各行各业。最常见的处理器是中央处理器(Central Processing Unit,简称“CPU”),此外也可以是网络处理器(NetworkProcessor,简称“NP”)、数字信号处理(Digital Signal Processing,简称“DSP”)芯片等。因此,在电子设备中还存在着处理器之间的通信。
在设备内的处理器间的通信,通常是依靠总线连接各个处理器的输入输出(Input/Output,简称“IO”)接口来实现。在通信设备中,处理器和接口一般设计在单板上,单板之间通过背板上的总线互连。
为了确保总线中信息传输方向的准确,对总线上的各个接口的导通和截止状态也要有灵活准确的控制。这种控制可以是只有导通和截止的两种状态,也可以有三种状态,例如目前常用的有三态门,它与一般的与非门不同,三态门有导通、截止和悬空三种状态。
为了保证在网络故障时设备具有自愈能力、确保数据的完整性和维持服务质量,设备内常采用主备倒换技术。备用模块备份主用模块的数据,一旦主用模块故障,便启用备用模块。另外,倒换必须在指定的时限内完成,使得业务尽快恢复,把对通信系统的影响降到最小。
为了提高电信设备的可靠性,重要部件一般采用主备工作模式,例如CPU。其中,主用CPU对外部接口IO进行控制,而备用CPU只是备份主用CPU的控制数据,不对外接口进行控制。
如图1所示,其中CPU A为主用模式,CPU B为备用模式,中间虚线部分是背板。在正常的情况下,主用CPU A对外接口IO进行管理。当CPUA单板故障时,系统主备倒换,CPU A变成备用模式,同时将备用CPU B升为主用模式,并且由CPU B对外接口IO进行管理。
为了提高电信设备的密度,把对外接口IO模块集成到中心控制模块上,例如CPU,这样中心控制部分和对外接口IO部分合成一个,节约背板的槽位和对外接口模块成本。如图2所示的拓扑结构,IO 1合成到CPU A中,IO2合成到CPU B中。
为了节约背板走线和进一步提高系统密度,现有技术是把如图2所示的背板走线拓扑结构优化成如图3所示的拓扑结构。在正常的情况下,由主用CPU A驱动背板的总线,备用CPU B的总线关闭,CPU A可以同时控制CPUA单板内的IO 1和CPU B单板内IO 2,把两条背板总线变成一条背板总线,节约了背板资源,根据图3的这种拓扑结构的实现如图4所示。
图3中,ms是表示主备系统中CPU A单板的主备状态,/ms是表示CPUB单板的主备状态。当ms或/ms处于低电平,则表示该单板主用,高电平则表示单板备用,低电平用0表示,高电平用1表示。三态驱动器在低电平时打开,高电平时关闭。
在实际应用中,上述方案存在以下问题:电子设备的可靠性和总线信号的质量不高。
造成这种情况的主要原因在于,由于背板使用“工”型走线,走线上连接的芯片有一个故障时,可能会把“工”型总线挂死,使得电子设备的可靠性降低。
因为“工”型拓扑走线在背板上分叉很多,一路进来的信号要分成三路,当其中有一路不通时,这一路由于有一定长度,会消耗一定功率,使得总线信号质量不高,并影响背板传输速度和带宽。
发明内容
有鉴于此,本发明的主要目的在于提供一种电子设备,使得电子设备的可靠性和总线信号质量得到提高。
为实现上述目的,本发明提供了一种电子设备,包含第一、第二输入输出接口以及互为主备关系的第一、第二处理器,其中第一处理器和第一输入输出接口在第一单板中,第二处理器和第二输入输出接口在第二单板中,第一处理器通过独立背板总线与第二输入输出接口直连,第一处理器与第一输入输出接口在第一单板内连接;
第二处理器通过独立背板总线与第一输入输出接口直连,第二处理器与第二输入输出接口在第二单板内连接;
所述设备还包含选通装置,用于根据主备选择信号使第一或第二处理器与第一和第二输入输出接口之间的连接接通。
其中,所述处理器是以下之一:
中央处理器、网络处理器、或数字信号处理器。
此外,所述选通装置至少包含:
串接在第一处理器与第二输入输出接口之间连接通路上的第一电子开关器件;
串接在第一处理器与第一输入输出接口之间连接通路上的第二电子开关器件;
串接在第二处理器与第一输入输出接口之间连接通路上的第三电子开关器件;
串接在第二处理器与第二输入输出接口之间连接通路上的第四电子开关器件;
当所述主备选择信号指示第一处理器工作时,第一、第二电子开关器件处于导通状态,第三、第四电子开关器件处于截止状态;
当所述主备选择信号指示第二处理器工作时,第一、第二电子开关器件处于截止状态,第三、第四电子开关器件处于导通状态。
此外,所述电子开关器件为三态门。
此外,作为第一、第二电子开关器件的三态门与作为第三、第四电子开关器件的三态门使用相反的控制信号。
通过比较可以发现,本发明的技术方案与现有技术的主要区别在于,使用点交叉的总线结构实现主、备处理器与其它单板上IO接口的连接,主、备处理器与本板中的IO接口在板内连接,通过选通装置导通或截止相应的连接以实现主、备处理器的选择。
这种技术方案上的区别,带来了较为明显的有益效果,即因为点交叉的总线是点对点直连的,没有分叉,所以改善了背板信号质量,特别是可以保证高速信号的质量,提高了背板带宽。
此外,因为点交叉的总线是两根独立的总线,所以不会因为主、备处理器或IO接口之间发生故障而使整个系统吊死,提高了系统的可靠性。
附图说明
图1是现有技术中传统的电子设备背板走线结构拓扑示意图;
图2是现有技术中传统的电子设备背板走线改进结构拓扑示意图;
图3是现有技术中普遍使用的电子设备背板走线结构拓扑示意图;
图4是根据图3的现有技术中电子设备背板走线的结构示意图;
图5是本发明中电子设备背板走线结构拓扑示意图;
图6是根据本发明一个较佳实施方式的电子设备背板走线的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明作进一步地详细描述。
本发明为一种电子设备,其拓扑结构如图5所示,包含输入输出接口IO1和IO 2以及互为主备关系的CPU A和CPU B。
其中CPU A和IO 1在第一单板中,CPU B和IO 2在第二单板中。CPUA与IO 2通过独立背板总线直连,与IO 1在第一单板内连接。同样,CPU B与IO 1也通过独立背板总线直连,与IO 2在第二单板内连接,均为点对点的直连。因为这种点对点直连的总线方式,没有分叉,改善了背板信号质量,特别是可以保证高速信号的质量,提高了背板带宽。
此外,因为点交叉的总线是两根独立的总线,所以不会因为主、备CPU或IO接口之间发生故障而使整个系统吊死,提高了系统的可靠性。
该设备还包含选通装置,用于根据主备选择信号使CPU A和CPU B与IO 1和IO 2之间的连接接通。选通装置的各个器件分散设置在CPU A和CPUB与IO 1和IO 2之间的各个连接上,在图5中没有表示出来。
本发明一个较佳实施方式的电子设备的背板走线的实现如图6所示,由于在主备系统中,只有一块单板是主用模式,另外一块单板是备用模式。假设图6中左边的单板由CPU A控制,为主用模式,此时左边单板的ms=0,/ms=1;右边单板由CPU B控制,为备用模式,此时右边单板的ms=1,/ms=0。
该电子设备的选通装置由三态门a1、b1、c1、a2、b2、c2以及其它辅助器件(如电阻)构成。
其中,b1是串接在CUP A与IO 1之间连接通路上的三态门驱动器,CPUA与IO 2之间的为c2,CPU B与IO 1之间的为c1,而CPU B与IO 2之间则为b2,并且,b1、c2与b2、c1使用相反的控制信号。另外,a1和a2的作用是将CPU A和CPU B内的数据驱动到背板。
对于左边单板,IO 1的数据可以通过驱动器b1驱动到CPU A内。由于左边单板的ms=0,/ms=1,左边单板的驱动器b1处于工作状态,驱动器c1则为关闭状态,因此只有CPU A可以控制左边单板内的IO 1,而CPU B则不能控制IO 1。
对于右边单板,CPU A的数据可以通过驱动器a1驱动到背板,然后进入右边单板的驱动器c2。由于右边单板的ms=1,/ms=0,驱动器b2是关闭状态,而c2则是工作状态,因此只有CPU A可以控制右边单板内的IO 2,而CPU B则不能控制IO 2。
因此,应用本发明的背板走线,同样使得在CPU A主用,CPU B备用状态下,IO 1和IO 2都只能由CPU A控制,而不能由CPU B控制。
当单板主备系统发生倒换时,左边单板变成备用,右边单板变成主用,原理同上所述,也是只有主用状态的单板可以同时控制两个单板内的IO接口,而备用单板则不能控制任一个IO接口。具体地说,CPU A为备用状态,CPU B为主用状态。在这种状态下,只有CPU B可以控制IO 1和IO 2,而CPU A不能控制IO 1和IO 2。
上述实施方式中以CPU为例进行说明,本领域的普通技术人员可以明白,CPU也可以用其它处理器替代,例如NP、DSP等。
虽然通过参照本发明的某些优选实施方式,已经对本发明进行了图示和描述,但本领域的普通技术人员应该明白,可以在形式上和细节上对其作各种改变,而不偏离本发明的精神和范围。

Claims (4)

1.一种电子设备,包含第一、第二输入输出接口以及互为主备关系的第一、第二处理器,其中第一处理器和第一输入输出接口在第一单板中,第二处理器和第二输入输出接口在第二单板中,其特征在于,第一处理器通过独立的第一背板总线与第二输入输出接口直连,第一处理器与第一输入输出接口在第一单板内连接;
第二处理器通过独立的第二背板总线与第一输入输出接口直连,第二处理器与第二输入输出接口在第二单板内连接;
所述设备还包含选通装置,用于根据主备选择信号使第一或第二处理器与第一和第二输入输出接口之间的连接接通;
所述选通装置至少包含:
串接在第一处理器与第二输入输出接口之间连接通路上的第一电子开关器件;
串接在第一处理器与第一输入输出接口之间连接通路上的第二电子开关器件;
串接在第二处理器与第一输入输出接口之间连接通路上的第三电子开关器件;
串接在第二处理器与第二输入输出接口之间连接通路上的第四电子开关器件;
当所述主备选择信号指示第一处理器工作时,第一、第二电子开关器件处于导通状态,第三、第四电子开关器件处于截止状态;
当所述主备选择信号指示第二处理器工作时,第一、第二电子开关器件处于截止状态,第三、第四电子开关器件处于导通状态。
2.根据权利要求1所述的电子设备,其特征在于,所述处理器是以下之一:
中央处理器、网络处理器、或数字信号处理器。
3.根据权利要求1所述的电子设备,其特征在于,所述电子开关器件为三态门。
4.根据权利要求3所述的电子设备,其特征在于,作为第一、第二电子开关器件的三态门与作为第三、第四电子开关器件的三态门使用相反的控制信号。
CNB2005101116129A 2005-12-16 2005-12-16 电子设备 Expired - Fee Related CN100478932C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005101116129A CN100478932C (zh) 2005-12-16 2005-12-16 电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101116129A CN100478932C (zh) 2005-12-16 2005-12-16 电子设备

Publications (2)

Publication Number Publication Date
CN1983229A CN1983229A (zh) 2007-06-20
CN100478932C true CN100478932C (zh) 2009-04-15

Family

ID=38165779

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101116129A Expired - Fee Related CN100478932C (zh) 2005-12-16 2005-12-16 电子设备

Country Status (1)

Country Link
CN (1) CN100478932C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101808091A (zh) * 2010-03-11 2010-08-18 中兴通讯股份有限公司 一种支持数据协议保护的控制方法和系统

Also Published As

Publication number Publication date
CN1983229A (zh) 2007-06-20

Similar Documents

Publication Publication Date Title
CN1909559B (zh) 基于快速外围组件互连的接口板及其切换主控板的方法
US7849182B2 (en) Blade server
CN105607694A (zh) 基于vpx总线的自适应可变冗余3u信号处理背板
EP3029884A1 (en) Commissioning method, master control board, and service board
CN101848154B (zh) 基于高级电信计算架构的系统
CN109446145B (zh) 一种服务器主板i2c通道扩展芯片、电路及控制方法
CN100421424C (zh) 一种基于PCI Express总线的集中式路由器
CN101895423A (zh) 以太网中的数据传输方法和系统
CN103729333A (zh) 多路时隙共享的背板总线结构及其实现方法
CN109995681B (zh) 一种单芯片实现双主控主备切换的装置及方法
US7596650B1 (en) Increasing availability of input/output (I/O) interconnections in a system
CN100478935C (zh) Pcie通道扩展装置、系统及其配置方法
CN100372253C (zh) 双主控系统中业务端口的切换方法及装置
CN109412920B (zh) 一种RapidIO总线可重配置的设计方法及系统
CN103941625A (zh) Can总线数据传输监控系统
CN100478932C (zh) 电子设备
US20100046365A1 (en) Multiple-protection system and control method in a communication device
CA2434899C (en) Fault tolerance
CN101192979B (zh) 一种dslam设备内主备控制板及其链路的倒换方法
CN104182307A (zh) 一种基于自主冗余服务器的串口冗余切换方法
CN114138354A (zh) 一种支持multihost的板载OCP网卡系统及服务器
CN114020669A (zh) 一种基于cpld的i2c链路系统及服务器
CN1606254A (zh) 一种主备倒换的接口信号处理方法和装置
US20030061326A1 (en) Managing one or more domains in a system
CN1172450C (zh) 网络设备中提供时钟的方法及其装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090415

Termination date: 20121216