CN106445865A - 一种冗余计算机背板总线连接方法 - Google Patents

一种冗余计算机背板总线连接方法 Download PDF

Info

Publication number
CN106445865A
CN106445865A CN201610898776.9A CN201610898776A CN106445865A CN 106445865 A CN106445865 A CN 106445865A CN 201610898776 A CN201610898776 A CN 201610898776A CN 106445865 A CN106445865 A CN 106445865A
Authority
CN
China
Prior art keywords
pcie
computer
backboard
chip
network card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201610898776.9A
Other languages
English (en)
Inventor
杜志军
钟豪
陈晖�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Hong Ji Mdt Infotech Ltd
Original Assignee
Shanghai Hong Ji Mdt Infotech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hong Ji Mdt Infotech Ltd filed Critical Shanghai Hong Ji Mdt Infotech Ltd
Priority to CN201610898776.9A priority Critical patent/CN106445865A/zh
Publication of CN106445865A publication Critical patent/CN106445865A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0024—Peripheral component interconnect [PCI]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明公开了一种冗余计算机背板总线连接方法，包括背板，所述背板上设有第一网卡芯片和第二网卡芯片，所述第一网卡芯片和第二网卡芯片间通过背板信号走线连通，所述背板上还设有第一PCIE插口与第二PCIE插口，所述第一PCIE插口与第二PCIE插口分别通过PCIE插槽连通于计算机node0和计算机node1。背板总线设计的作用就是用来连接两个或多个节点之间的数据通讯，以实现更高级别的集群高可用性和容错计算机系统。

Description

一种冗余计算机背板总线连接方法
技术领域
本发明涉及计算机技术领域，具体为一种冗余计算机背板总线连接方法。
背景技术
背板总线是负责CPU和机架上的模块(信号模块，功能模块)之间数据交换的。它包含P总线，K总线，还有电源供应。背板总线连接模块用的，总线连接之外给模块供电，只是模块还需要外供电(前联)才能构成信号采样。本发明提供一种冗余计算机主板间的背板总线连接方法，可用于两台计算机之间数据同步及心跳检测功能。实现各节点互相备援、容错与集群等工作模式，用于关键任务场合，低延迟性、高带宽性需求，以及高可用性、可靠性及维护性需求等。
发明内容
本发明的目的在于提供一种冗余计算机背板总线连接方法，包括背板，所述背板上设有第一网卡芯片和第二网卡芯片，所述第一网卡芯片和第二网卡芯片间通过背板信号走线连通，所述背板上还设有第一PCIE插口与第二PCIE插口，所述第一PCIE插口与第二PCIE插口分别通过PCIE插槽连通于计算机node0和计算机node1。
优选的，所述第一PCIE插口与第二PCIE插口与PCIE插槽间的连接为热插拔连接。
一种冗余计算机背板总线连接方法，该冗余计算机背板总线连接方法具体步骤如下：
S1：背板总线的结构设计，背板总线结构采用集成电路设计，内部高速芯片互连方案；其中背板与计算机主板内部通过金手指连接(PCIE3.0接口)，芯片与芯片之间通过开放互连接口相连，可以是封装多种形式的I/O芯片，可选10G以上速率的以太网芯片，InfiniBand芯片，或者Omni-Path架构的芯片；具体数据传输过程如下：
数据由CPU处理后通过第一PCIE插口到达背板总线电路，背板总线电路与第一网卡芯片引脚相连，经过第一网卡芯片的处理与转换数据到达背板通道，背板通道通过背板信号走线到达接收端第二网卡芯片，数据经过接收端第二网卡芯片的处理与转换再通过背板总线电路到达第二PCIE插口，第二PCIE插口与另一个计算机主板相连，数据通过第二PCIE插口到达另一个计算机主板的CPU，经过处理后进行数据同步，至此，两芯片进行数据交换完成；
S2：背板与计算机主板的连接，背板与计算机主板连接接口采用是标准的PCIE接口互连，计算机node0和node1主板上设计有PCIE连接器，外部表现名称为PCIE插槽，背板上也设计有PCIE插口可以与计算机主板上的PCIE插槽对接，就像传统的网卡插在PCIE接口上一样，形成一个可热插拔的连接通道，实现计算机node主板与背板间的互连，背板内部集成两组网络芯片分别透过PCIE总线与每个计算机主板连接，并通过计算机主板内部PCI总线连接到CPU中央处理器，最终实现两主板间通讯互连和数据实时交换。
与现有技术相比，本发明的有益效果是：传统冗余计算机集群或热备份系统必须通过外部网线、串口互连或者通过SAN交换机实现计算机之间的互连与数据共享，本设计可实现计算机主板之间硬连接总线直接通讯，主要优势如下：高带宽，集成intel Omni-Path高速芯片，可达到100G同步速率；低延迟，实测同步时延5μs以内，比传统技术提升10倍；高可用，总线连接故障率低，可避免传统网络连接异常；有别于传统的以太网外部线缆连接通信。背板总线设计的作用就是用来连接两个或多个节点之间的数据通讯，以实现更高级别的集群高可用性和容错计算机系统。
附图说明
图1为本发明背板与计算机主板连接关系图；
图2为本发明整体拓扑结构图；
图3为本发明背板总线卡的结构设计图。
图中：1第一网卡芯片、2第一PCIE插口、3第二网卡芯片、4第二PCIE插口、5背板、6计算机node0、7计算机node1、8 PCIE插槽。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合具体实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
实施例1
如图1-3所示，本发明的目的在于提供一种冗余计算机背板总线连接方法，包括背板5，所述背板5上设有第一网卡芯片1和第二网卡芯片3，所述第一网卡芯片1和第二网卡芯片3间通过背板信号走线连通，所述背板5上还设有第一PCIE插口2与第二PCIE插口4，所述第一PCIE插口2与第二PCIE插口4分别通过PCIE插槽8连通于计算机node0(6)和计算机node1(7)。
优选的，所述第一PCIE插口2与第二PCIE插口4与PCIE插槽8间的连接为热插拔连接。
一种冗余计算机背板总线连接方法，该冗余计算机背板总线连接方法具体步骤如下：
S1：背板总线的结构设计，背板总线结构采用集成电路设计，内部高速芯片互连方案，其中背板与计算机主板内部通过金手指连接(PCIE3.0接口)，芯片与芯片之间通过开放互连接口相连，可以是封装多种形式的I/O芯片，可选10G以上速率的以太网芯片，InfiniBand芯片，或者Omni-Path架构的芯片；具体数据传输过程如下：
数据由CPU处理后通过第一PCIE插口到达背板总线电路，背板总线电路与第一网卡芯片引脚相连，经过第一网卡芯片的处理与转换数据到达背板通道，背板通道通过背板信号走线到达接收端第二网卡芯片，数据经过接收端第二网卡芯片的处理与转换再通过背板总线电路到达第二PCIE插口，第二PCIE插口与另一个计算机主板相连，数据通过第二PCIE插口到达另一个计算机主板的CPU，经过处理后进行数据同步，至此，两芯片进行数据交换完成；
S2：背板与计算机主板的连接，背板与计算机主板连接接口采用是标准的PCIE接口互连，计算机node0和node1主板上设计有PCIE连接器，外部表现名称为PCIE插槽，背板上也设计有PCIE插口可以与计算机主板上的PCIE插槽对接，就像传统的网卡插在PCIE接口上一样，形成一个可热插拔的连接通道，实现计算机node主板与背板间的互连，背板内部集成两组网络芯片分别透过PCIE总线与每个计算机主板连接，并通过计算机主板内部PCI总线连接到CPU中央处理器，最终实现两主板间通讯互连和数据实时交换。
传统冗余计算机集群或热备份系统必须通过外部网线、串口互连或者通过SAN交换机实现计算机之间的互连与数据共享，本设计可实现计算机主板之间硬连接总线直接通讯，主要优势如下：高带宽，集成intel Omni-Path高速芯片，可达到100G同步速率；低延迟，实测同步时延5μs以内，比传统技术提升10倍；高可用，总线连接故障率低，可避免传统网络连接异常；有别于传统的以太网外部线缆连接通信。背板总线设计的作用就是用来连接两个或多个节点之间的数据通讯，以实现更高级别的集群高可用性和容错计算机系统。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (3)

1.一种冗余计算机背板总线连接方法，包括背板(5)，其特征在于：所述背板(5)上设有第一网卡芯片(1)和第二网卡芯片(3)，所述第一网卡芯片(1)和第二网卡芯片(3)间通过背板信号走线连通，所述背板(5)上还设有第一PCIE插口(2)与第二PCIE插口(4)，所述第一PCIE插口(2)与第二PCIE插口(4)分别通过PCIE插槽(8)连通于计算机node0(6)和计算机node1(7)。
2.根据权利要求1所述的一种冗余计算机背板总线连接方法，其特征在于：所述第一PCIE插口(2)与第二PCIE插口(4)与PCIE插槽(8)间的连接为热插拔连接。
3.根据权利要求1所述的一种冗余计算机背板总线连接方法，其特征在于：该冗余计算机背板总线连接方法具体步骤如下：
S1：背板总线的结构设计，背板总线结构采用集成电路设计，内部高速芯片互连方案；其中背板与计算机主板内部通过金手指连接(PCIE3.0接口)，第一网卡芯片与第二网卡芯片之间通过开放互连接口相连，可以是封装多种形式的I/O芯片，可选10G以上速率的以太网芯片，InfiniBand芯片，或者Omni-Path架构的芯片；具体数据传输过程如下：
数据由CPU处理后通过第一PCIE插口到达背板总线电路，背板总线电路与第一网卡芯片引脚相连，经过第一网卡芯片的处理与转换数据到达背板通道，背板通道通过背板信号走线到达接收端第二网卡芯片，数据经过接收端第二网卡芯片的处理与转换再通过背板总线电路到达第二PCIE插口，第二PCIE插口与另一个计算机主板相连，数据通过第二PCIE插口到达另一个计算机主板的CPU，经过处理后进行数据同步，至此，两芯片进行数据交换完成；
S2：背板与计算机主板的连接，背板与计算机主板连接接口采用是标准的PCIE接口互连，计算机node0和计算机node1主板上设计有PCIE连接器，外部表现名称为PCIE插槽，背板上也设计有PCIE插口可以与计算机主板上的PCIE插槽对接，就像传统的网卡插在PCIE接口上一样，形成一个可热插拔的连接通道，实现计算机node主板与背板间的互连，背板内部集成两组网络芯片分别透过PCIE总线与每个计算机主板连接，并通过计算机主板内部PCI总线连接到CPU中央处理器，最终实现两主板间通讯互连和数据实时交换。
CN201610898776.9A 2016-10-14 2016-10-14 一种冗余计算机背板总线连接方法 Withdrawn CN106445865A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610898776.9A CN106445865A (zh) 2016-10-14 2016-10-14 一种冗余计算机背板总线连接方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610898776.9A CN106445865A (zh) 2016-10-14 2016-10-14 一种冗余计算机背板总线连接方法

Publications (1)

Publication Number Publication Date
CN106445865A true CN106445865A (zh) 2017-02-22

Family

ID=58174730

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610898776.9A Withdrawn CN106445865A (zh) 2016-10-14 2016-10-14 一种冗余计算机背板总线连接方法

Country Status (1)

Country Link
CN (1) CN106445865A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107943729A (zh) * 2017-11-29 2018-04-20 郑州云海信息技术有限公司 一种双控主板间千兆以太网通信方法及系统
CN108052194A (zh) * 2017-11-13 2018-05-18 北京全路通信信号研究设计院集团有限公司 一种计算机背板、计算机平台及计算机融合系统
CN113609044A (zh) * 2021-06-25 2021-11-05 天津津航计算技术研究所 一种双pcie接口的多路接口转接卡实现系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101436963A (zh) * 2008-12-04 2009-05-20 中兴通讯股份有限公司 一种单板的网卡的切换方法、分布式系统及单板
CN102204185A (zh) * 2011-05-31 2011-09-28 华为技术有限公司 多核路由器
CN202049473U (zh) * 2011-01-06 2011-11-23 深圳市朗驰欣创科技有限公司 一种插卡式机器软件升级系统
US20120191887A1 (en) * 2011-01-11 2012-07-26 Hitachi, Ltd. Computer system and method for signal transmitting
CN104156037A (zh) * 2014-07-11 2014-11-19 中电科华云信息技术有限公司 基于云服务的高密度微服务器
CN104486130A (zh) * 2014-12-26 2015-04-01 浪潮电子信息产业股份有限公司 一种面向云服务器的多接口管理网络架构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101436963A (zh) * 2008-12-04 2009-05-20 中兴通讯股份有限公司 一种单板的网卡的切换方法、分布式系统及单板
CN202049473U (zh) * 2011-01-06 2011-11-23 深圳市朗驰欣创科技有限公司 一种插卡式机器软件升级系统
US20120191887A1 (en) * 2011-01-11 2012-07-26 Hitachi, Ltd. Computer system and method for signal transmitting
CN102204185A (zh) * 2011-05-31 2011-09-28 华为技术有限公司 多核路由器
CN104156037A (zh) * 2014-07-11 2014-11-19 中电科华云信息技术有限公司 基于云服务的高密度微服务器
CN104486130A (zh) * 2014-12-26 2015-04-01 浪潮电子信息产业股份有限公司 一种面向云服务器的多接口管理网络架构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108052194A (zh) * 2017-11-13 2018-05-18 北京全路通信信号研究设计院集团有限公司 一种计算机背板、计算机平台及计算机融合系统
CN107943729A (zh) * 2017-11-29 2018-04-20 郑州云海信息技术有限公司 一种双控主板间千兆以太网通信方法及系统
CN113609044A (zh) * 2021-06-25 2021-11-05 天津津航计算技术研究所 一种双pcie接口的多路接口转接卡实现系统

Similar Documents

Publication Publication Date Title
CN105335327B (zh) 基于Soc的可重构/双冗余VPX3U信号处理载板
TWI621022B (zh) 於多重電纜ｐｃｉ快捷ｉｏ互連中實施電纜故障切換
CN108255755B (zh) 基于fpga的pcie通用多功能通信接口模块
CN206820773U (zh) 一种支持RapidIO和网络双交换功能的板卡
EP3029884A1 (en) Commissioning method, master control board, and service board
CN106713184A (zh) 一种双冗余数据交换装置
KR101679333B1 (ko) 트랜잭션 계층 패킷의 싱글 엔드형 통신을 위한 방법, 장치 및 시스템
CN107861898A (zh) 一种基于OpenVPX架构的高速背板
CN106445865A (zh) 一种冗余计算机背板总线连接方法
CN210038633U (zh) 一种应用在GPU服务器中可灵活配置的Riser卡
CN108462529A (zh) 主备板卡切换方法、光传送网络设备及存储介质
US20220021139A1 (en) Card Edge Connector Including A Flipped Pin Foot Orientation
WO2013142294A1 (en) Micro-link high-bandwidth chip-to-chip bus
CA2025950C (en) Duplex structure signal transfer point system for common channel signalling system no. 7
CN111427809B (zh) 皮秒级高精度定时同步高速互联背板
CN112948316A (zh) 一种基于网络互联的ai边缘计算一体机架构
CN112069111A (zh) 一种兼容双向传输的Retimer转接卡电路设计
CN111897754A (zh) 外部多主机系统
CN114817111B (zh) 支持多卡并行的嵌入式智能计算装置
EP4060819A1 (en) A ball grid array card edge connector
US20160072605A1 (en) Time-Division Multiplexing Data Aggregation Over High Speed Serializer/Deserializer Lane
CN108199784A (zh) 多功能综合航电测试系统
CN107070547A (zh) 一种具有故障监控能力的cpci型千兆以太网装置
CN113688093A (zh) 一种基于以太网控制器的智能网卡
CN104321714B (zh) 至少部分地由晶片制成并且包括至少一个复制的集成电路的至少一个管芯

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20170222