CN111897754A - 外部多主机系统 - Google Patents

外部多主机系统 Download PDF

Info

Publication number
CN111897754A
CN111897754A CN202010371855.0A CN202010371855A CN111897754A CN 111897754 A CN111897754 A CN 111897754A CN 202010371855 A CN202010371855 A CN 202010371855A CN 111897754 A CN111897754 A CN 111897754A
Authority
CN
China
Prior art keywords
network
host
peripheral component
component bus
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010371855.0A
Other languages
English (en)
Inventor
亚伯拉罕·加诺
艾士如特·艾姆芭莎
雅艾尔·舍恩亥乌
塞缪尔·阿达利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mellanox Technologies Ltd
Original Assignee
Mellanox Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mellanox Technologies Ltd filed Critical Mellanox Technologies Ltd
Publication of CN111897754A publication Critical patent/CN111897754A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

在一个实施方式中，外部多主机系统包括：端接第一PCB连接器插头和第二PCB连接器插头的外部外围部件总线(PCB)线缆；包括第一处理器和用以接纳第一PCB连接器插头的第一PCB连接器插座的第一网络主机；以及包括第二处理器和多主机网络接口卡的第二网络主机，所述多主机网络接口卡包括：网络连接器插座，用以接纳端接网络线缆的第一网络连接器插头；第二PCB连接器插座，用以提供与第一网络主机的连接性和接纳第二PCB连接器插头；第一PCB边缘连接器，用以提供与第二处理器的连接性；以及处理电路，用以操作通过外部PCB线缆与第一网络主机的通信和经由第一PCB边缘连接器与第二处理器的通信，以及在网络主机与网络之间交换网络分组。

Description

外部多主机系统
技术领域
本发明涉及计算机网络设备，并且更具体地涉及但不限于多主机网络设备。
背景技术
安装在机架中的计算节点可以使用连接至架顶式(top of rack，TOR)交换机从而将机架与网络的其余部分相连的标准外围部件互连高速(Peripheral ComponentInterconnect Express，PCIe)
Figure BDA0002478611450000011
网络接口控制器(Network Interface Controller，NIC)来与分组通信网络进行通信。由于计算节点是独立实体并且照此得到服务，因此计算节点包含其自己的NIC并且直接连接至TOR交换机。在一些情况下，服务器壳体可能将若干个计算节点聚合成单一单元，从而实现某些资源在节点之间的共享。这样的资源共享一般包括电力、空间和热控制功能。
外围部件互连高速(PCIe)是一种计算机扩展总线标准，其用于将主机连接至诸如网络接口卡(Network Interface Card，NIC)和存储设备等外围设备。例如，在通过引用并入于此的PCI-express Base 4.0Specification,2017中规定了PCIe。
通过引用并入于此的，Shahar等人的美国专利公开2014/0129741(下文称为‘741公开)描述了一种方法，包括在外围设备中建立与相应的第一主机和第二主机的至少第一通信链路和第二通信链路。第一通信链路作为与外围设备的唯一通信链路呈现给第一主机，而第二通信链路作为与外围设备的唯一通信链路呈现给第二主机。外围设备通过相应的第一通信链路和第二通信链路同时服务于第一主机和第二主机。
’741公开描述了用于由多个主机通过诸如PCIe等接口操作外围设备的方法和系统。示例外围设备可以包括NIC或存储设备。PCIe接口在性质上是点对点、主机对设备的接口，其本身不适合于多主机操作。尽管如此，所公开的技术使得多个主机能够共享同一外围设备并从而减少不必要的硬件重复。
在‘741公开的一些实施方式中，外围设备设置与相应的主机的多个PCIe链路，但将每个链路作为与设备的唯一存在的链路呈现给对应的主机。因此，每个主机如同其是连接至外围设备的唯一主机那样操作。在外围设备侧，设备同时管理与多个主机的多个PCIe会话。多个PCIe链路还可被视为分成与相应的主机相连的多个较细链路的宽PCIe链路。
通常，外围设备单独地训练和操作PCIe链路。例如，设备可以独立于其他链路在操作状态(例如，活动/不活动状态和/或电源状态)之间转变每个链路。链路通常被各个主机分配不同组的标识符和配置参数，并且设备还管理针对每个链路的单独一组信用。通常，设备与相应的主机协商每个链路中的链路参数。然而，在一些实施方式中，设备可在稍后使用处于所有主机的能力之内的共同链路参数。
综上所述，‘741公开披露了使得多个主机能够以被认为对主机透明的方式使用PCIe来共享外围设备的技术。另外，多主机操作是在无PCIe交换且无需在主机之间进行协调的软件的情况下执行的。
发明内容
根据本公开实施方式提供了一种外部多主机系统，包括：外部外围部件总线线缆，其端接第一外围部件总线连接器插头和第二外围部件总线连接器插头；第一网络主机，其包括第一主机处理器和第一外围部件总线连接器插座，所述第一外围部件总线连接器插座被配置用于可逆地接纳端接所述外部外围部件总线线缆的所述第一外围部件总线连接器插头；以及第二网络主机，其包括第二主机处理器和多主机网络接口卡，所述多主机网络接口卡包括：网络连接器插座，其被配置用于提供与分组通信网络的连接性以及可逆地接纳端接网络线缆的第一网络连接器插头；第二外围部件总线连接器插座，其被配置用于提供与所述第一网络主机的连接性以及可逆地接纳端接所述外部外围部件总线线缆的所述第二外围部件总线连接器插头；第一外围部件总线边缘连接器，其被配置用于提供与所述第二主机处理器的连接性；以及处理电路，其被配置用于：设置和操作通过所述外部外围部件总线线缆与所述第一网络主机的通信和经由所述第一外围部件总线边缘连接器与所述第二主机处理器的通信；以及在所述网络主机与所述分组通信网络之间交换网络通信分组。
还根据本公开实施方式，所述系统包括封闭所述第一网络主机和第二网络主机的服务器壳体，所述多主机网络接口卡和所述第一外围部件总线连接器插座被配置成使得所述外部外围部件总线线缆将所述第二网络主机的所述多主机网络接口卡与所述服务器壳体外部的所述第一网络主机的所述第一外围部件总线连接器插座连接起来。
又根据本公开实施方式，所述外部外围部件总线线缆将所述第二网络主机的所述多主机网络接口卡与所述服务器壳体外部的所述第一网络主机的所述第一外围部件总线连接器插座连接起来。
此外，根据本公开实施方式，所述系统包括：封闭所述第一网络主机的第一服务器壳体；以及封闭所述第二网络主机的第二服务器壳体，所述多主机网络接口卡和所述第一外围部件总线连接器插座被配置成使得所述外部外围部件总线线缆将所述第二网络主机的所述多主机网络接口卡与所述第一服务器壳体和第二服务器壳体外部的所述第一网络主机的所述第一外围部件总线连接器插座连接起来。
另外，根据本公开实施方式，所述第二网络主机包括主板，所述主板包括所述第二主机处理器和外围部件总线插槽，所述外围部件总线插槽被配置用于提供与所述多主机网络接口卡的所述第一外围部件总线边缘连接器的连接性。
还根据本公开实施方式，所述第一外围部件总线边缘连接器和所述外围部件总线插槽机电相连。
又根据本公开实施方式，所述第一网络主机还包括：主板，其包括所述第一主机处理器和外围部件总线插槽；以及辅助卡，其包括所述第一外围部件总线连接器插座和第二外围部件总线边缘连接器，所述第二外围部件总线边缘连接器被配置用于提供与所述外围部件总线插槽的连接性。
此外，根据本公开实施方式，所述第二外围部件总线边缘连接器和所述外围部件总线插槽机电相连。
另外，根据本公开实施方式，所述辅助卡包括处理电路，所述处理电路耦合至所述第一外围部件总线连接器插座和所述第二外围部件总线边缘连接器，所述处理电路被配置用于对所述第一外围部件总线连接器插座与所述第二外围部件总线边缘连接器之间传输的信号进行重新定时。
还根据本公开实施方式，所述系统包括：机架，在其中安装有所述第一网络主机和第二网络主机；网络交换机设备；以及网络线缆，其中端接所述网络线缆的所述第一网络连接器插头插入到所述多主机网络接口卡的所述网络连接器插座中，所述网络线缆包括插入到所述网络交换机设备中的第二网络连接器插头。
又根据本公开实施方式，所述第一网络主机或所述第二网络主机包括下列各项之中的任何一项或多项：计算机处理节点；存储节点；以及图形处理单元节点。
根据本公开另一实施方式还提供了一种多主机网络接口卡装置，包括：网络连接器插座，其被配置用于提供与分组通信网络的连接性以及可逆地接纳端接网络线缆的第一网络连接器插头；外围部件总线连接器插座，其被配置用于提供与第一网络主机的连接性以及可逆地接纳端接外部外围部件总线线缆的外围部件总线连接器插头；外围部件总线边缘连接器，其被配置用于提供与第二网络主机的主机处理器的连接性；以及处理电路，其被配置用于：设置和操作通过所述外部外围部件总线线缆与所述第一网络主机的通信和经由所述外围部件总线边缘连接器与所述第二网络主机的主机处理器的通信；以及在所述网络主机与所述分组通信网络之间交换网络通信分组。
根据本公开又一实施方式还提供了一种外部多主机设置方法，包括：将外部外围部件总线线缆的第一外围部件总线连接器插头插入到第一网络主机的第一外围部件总线连接器插座中，所述第一网络主机包括第一主机处理器；将所述外部外围部件总线线缆的第二外围部件总线连接器插头插入到第二网络主机的多主机网络接口卡的第二外围部件总线连接器中，所述第二网络主机包括第二主机处理器；将端接网络线缆的第一网络连接器插头插入到所述多主机网络接口卡的网络连接器插座中；将端接所述网络线缆的第二网络连接器插头插入到提供与分组通信网络的连接性的网络交换机设备中，其中所述多主机网络接口卡包括：第一外围部件总线边缘连接器，其被配置用于提供与所述第二主机处理器的连接性；以及处理电路，其被配置用于：设置和操作通过所述外部外围部件总线线缆与所述第一网络主机的通信和经由所述第一外围部件总线边缘连接器与所述第二主机处理器的通信；以及在所述网络主机与所述分组通信网络之间交换网络通信分组。
此外，根据本公开实施方式，所述方法包括：将所述第一网络主机和第二网络主机安置在服务器壳体中；以及将所述第二网络主机的所述多主机网络接口卡和所述第一网络主机的所述第一外围部件总线连接器插座与所述服务器壳体外部的所述外部外围部件总线线缆连接起来。
另外，根据本公开实施方式，所述方法包括：将所述第一网络主机安置在第一服务器壳体中；将所述第二网络主机安置在第二服务器壳体中；将所述第二网络主机的所述多主机网络接口卡和所述第一网络主机的所述第一外围部件总线连接器插座与所述第一服务器壳体和第二服务器壳体外部的所述外部外围部件总线线缆连接起来。
还根据本公开实施方式，所述方法包括将所述多主机网络接口卡的所述第一外围部件总线边缘连接器插入到主板的外围部件总线插槽中，所述主板包括所述第二主机处理器。
又根据本公开实施方式，所述方法包括将包含所述第一外围部件总线连接器插座的辅助卡的第二外围部件总线边缘连接器插入到主板的外围部件总线插槽中，所述主板包括所述第一主机处理器。
此外，根据本公开实施方式，在所述系统中，所述第一网络主机和第二网络主机安装在机架中。
另外，根据本公开实施方式，所述第一网络主机或所述第二网络主机包括下列各项之中的任何一项或多项：计算机处理节点；存储节点；以及图形处理单元节点。
附图说明
从结合附图的以下详细描述中将会理解本发明；在附图中：
图1是根据本发明实施方式构建和操作的多主机系统的示意图；
图2是根据本发明第一备选实施方式构建和操作的另一多主机系统的示意图；
图3是根据本发明第二备选实施方式构建和操作的又一多主机系统的示意图；
图4是根据本发明实施方式构建和操作的多主机网络接口卡的示意图；
图5是图4的多主机网络接口卡的框图；
图6是根据本发明实施方式构建和操作的辅助卡的示意图；
图7是图6的辅助卡的框图；以及
图8是包含根据本发明实施方式的外部多主机设置方法中的示例性步骤的流程图。
具体实施方式
概述
许多现代服务器构建于包括四个网络主机(例如，计算节点)的2U机箱群集壳体内。这些服务器以及类似的实现可能非常密集，从而需要可能非常复杂的先进热解决方案。将另一网络接口卡(network interface card，NIC)集成到这样的服务器壳体中具有挑战性，特别是当应对产生更多热量的高性能、高功率NIC时尤为如此。此外，一些NIC，特别是高性能、高功率NIC的生产成本昂贵。
服务器壳体中的每个NIC一般具有与架顶式(top of rack，TOR)交换机的网络连接。随着计算节点数目的增加，通向交换机的线缆数目也会增加，因而使网络连接的安装和维护复杂化。此外，每个NIC需要TOR交换机中对应的端口。
本发明的实施方式通过提供由至少两个网络主机共享并且在网络主机与分组通信网络之间交换网络通信分组的多主机NIC来缓解这些困难。
多主机NIC安装在网络主机中，而辅助卡安装在一个或多个其他网络主机中的每一个中。在操作中，多主机NIC经由通向TOR交换机的网络线缆连接至分组通信网络。多主机NIC经由外围部件总线(例如，PCIe)线缆(例如，微型SAS HD线缆)连接至多个其他网络主机中的每一个(或一个主机)的辅助卡，所述线缆具有插入到多主机NIC的连接器插座中的插头和插入到辅助卡的连接器插座中的插头。
多主机NIC可以服务于使用上述布置的任何适当数目的网络主机。在一个示例中，多主机NIC可以服务于上述类型的2U机箱中的四个网络主机。
由多个网络主机共享多主机NIC提供了许多优点，包括降低硬件和安装成本、减少产热、降低功耗、降低噪声、减少从主机到TOR交换机的线缆数目，以及减少TOR交换机中所需的端口数目。
在一些实施方式中，外围部件总线线缆连接于多主机NIC与容纳网络主机的一个或多个服务器壳体外部的辅助卡之间。这样的连接布置相比于多主机NIC和辅助卡连接于服务器壳体内的情况提供了更大的灵活性。该连接布置支持网络主机作为独立单元的完全独立的可维修性，而同时获益于共享多主机NIC的资源。例如，如果需要为了维修或更换而移除网络主机中之一，则可以在移除该网络主机时拔出相关的外围部件总线线缆。在安装同一网络主机或新的网络主机之后，可以重新连接外围部件总线线缆。如果网络主机经由内部连接而与多主机网络卡相连，则移除和/或更换网络主机会十分耗时并且在技术上具有挑战性。
在大多数系统中，对网络资源的使用未在网络主机之间同步。然而，由于多个网络主机使用多主机NIC，因此多主机NIC可被实现为具有更高的带宽能力，并且因而网络主机中的每一个可以利用更高的网络带宽突发。此外，由于仅有一个TOR交换机端口由多个网络主机所使用，因此可以使用双端口NIC，从而再一次地支持更高的网络带宽。双端口NIC还可以用于提供跨两个不同交换机的高可用性(high-availability，HA)(多机箱链路聚合(multi-chassis link aggregation，LAG))，或者用于提高带宽。在一些实施方式中，通向任何服务器的聚合带宽上限取决于PCIe总线带宽。例如，对于四个网络节点，PCIe Gen3的上限为每秒32千兆传输(GT/s)。
系统描述
通过引用并入本文的文档应被视为本申请书的整体部分，除非这些并入的文档中任何术语的定义方式与本说明书中明示或暗示的定义相冲突，在此情况下应当仅考虑本说明书中的定义。
现在参考图1，其为根据本发明实施方式构建和操作的多主机系统10A的示意图。
多主机系统10A包括单个标记为12-1至12-4的多个网络主机12。网络主机12可以选自任何适当的网络主机类型，例如但不限于计算机处理节点、存储节点，或者图形处理单元节点。网络主机12可以是相同类型的网络主机或不同类型的网络主机。
网络主机12被示出为一个叠一个地成列安置。网络主机12可以安置成任何适当构造，例如，成行，或者在2U或其他单元中以两行两列的形式。网络主机12被示出为安置于安装在机架16中的单个服务器壳体14中。图中示出架顶式网络交换机18位于机架16上方。交换机18可以安置在适当位置。交换机18连接至分组通信网络20。
网络主机12中的每一个包括主板22，该主板22具有安置于其上的主机处理器24。如下文更详细描述，主板22可以包括外围部件总线插槽26(例如，PCIe扩展插槽)，用于接纳另一个卡的边缘连接器。主板22可以经由任何适当的外围部件总线链路28(例如，PCIe链路)以任何适当方式连接至其他卡。
网络主机12-1包括多主机网络接口卡30。多主机网络接口卡30包括网络连接器插座32，该网络连接器插座32被配置用于提供与分组通信网络20的连接性，以及用于可逆地接纳端接网络线缆36(例如，
Figure BDA0002478611450000081
线缆)的网络连接器插头34。图1示出了插入到多主机网络接口卡30的网络连接器插座32中的网络连接器插头34。网络线缆36端接插入到交换机18中的另一网络连接器插头38。
多主机网络接口卡30还包括外围部件总线连接器插座40，例如，PCIe连接器插座。每个外围部件总线连接器插座40被配置用于提供与网络主机12-2、网络主机12-3、网络主机12-4的连接性，以及用于可逆地接纳端接外部外围部件总线线缆44(例如，外部PCIe线缆，诸如微型SAS HD线缆)的外围部件总线连接器插头42。应当注意，引用了PCIe作为总线标准的一个示例，并且可以替代于PCIe使用任何适当的总线标准。为了简单起见，仅标记了一个外围部件总线连接器插头42。如下文更详细描述，线缆被描述为外部是因为其用于连接单个服务器壳体14外部的网络主机12。多主机网络接口卡30还包括外围部件总线边缘连接器46，例如，PCIe金手指边缘连接器，其被配置用于提供与网络主机12-1的主机处理器24的连接性。网络主机12-1的主板22的外围部件总线插槽26被配置用于在其内接纳外围部件总线边缘连接器46，以及提供与多主机网络接口卡30的外围部件总线边缘连接器46的连接性。图1示出了外围部件总线边缘连接器46和外围部件总线插槽26经由外围部件总线链路28而机电相连，这通常包括将外围部件总线边缘连接器46插入到外围部件总线插槽26中。在下文参考图4和图5更详细描述多主机网络接口卡30。
应当注意，所有主机处理器24全都经由多主机网络接口卡30连接至分组通信网络20。网络主机12-1的主机处理器24经由外围部件总线边缘连接器46连接，而网络主机12-2、网络主机12-3、网络主机12-4的主机处理器24经由相应的外部外围部件总线线缆44连接至相应的外围部件总线连接器插座40。
网络主机12-2、网络主机12-3、网络主机12-4中的每一个包括辅助卡48，该辅助卡48包括外围部件总线连接器插座50和外围部件总线边缘连接器52，例如，PCIe金手指边缘连接器。外围部件总线连接器插座50被配置用于可逆地接纳端接外部外围部件总线线缆44中之一的外围部件总线连接器插头54。
每个网络主机12-2、网络主机12-3、网络主机12-4的外围部件总线边缘连接器52被配置用于提供与该网络主机的外围部件总线插槽26的连接性。图1示出了每个网络主机12-2、网络主机12-3、网络主机12-4的外围部件总线边缘连接器52经由外围部件总线链路28与该网络主机的外围部件总线插槽26机电相连，这通常包括将外围部件总线边缘连接器52插入到外围部件总线插槽26中。
参考图6和图7更详细描述辅助卡48。
如上文所述，外部外围部件总线线缆44中的每一个端接外围部件总线连接器插头42和外围部件总线连接器插头54。外围部件总线连接器插头42插入到多主机网络接口卡30的外围部件总线连接器插座40中之一，并且外围部件总线连接器插头54插入到辅助卡48中之一的外围部件总线连接器插座50中之一，以便外部外围部件总线线缆44将多主机网络接口卡30与服务器壳体14外部的辅助卡48的外围部件总线连接器插座50连接起来。因此，多主机网络接口卡30和外围部件总线连接器插座50被配置成使得外部外围部件总线线缆44将网络主机12-1的多主机网络接口卡30与服务器壳体14外部的网络主机12-2、网络主机12-3、网络主机12-4的外围部件总线连接器插座50连接起来。
现在参考图2，其为根据本发明第一备选实施方式构建和操作的另一多主机系统10B的示意图。
多主机系统10B与多主机系统10A基本上相同，区别在于网络主机12中的每一个被封闭在其自己的服务器壳体14中。图2图示了多主机网络接口卡30可以服务于即使处于不同服务器壳体中的网络主机12。例如，多主机网络接口卡30可以在没有其他网络主机12或者一个或多个其他网络主机12经由外部外围部件总线线缆44连接至多主机网络接口卡30的情况下安置在其自己的服务器壳体14中。其他服务器壳体14中的每一个可以包括一个或多个网络主机12，所述一个或多个网络主机12各自经由外部外围部件总线线缆44中之一连接至多主机网络接口卡30。为此，多主机网络接口卡30可以包括任何适当数目的外围部件总线连接器插座40用于通向其他网络主机12的连接。
多主机网络接口卡30和相应的辅助卡48的相应的外围部件总线连接器插座50被配置成使得相应的外部外围部件总线线缆44将网络主机12-1的多主机网络接口卡30与服务器壳体14外部的网络主机12-2、网络主机12-3、网络主机12-4的相应的外围部件总线连接器插座50连接起来。
现在参考图3，其为根据本发明第二备选实施方式构建和操作的又一多主机系统10C的示意图。
图3示出了用于连接网络主机12的另一配置。在多主机系统10C中，网络主机12-1和网络主机12-3中的每一个包括多主机网络接口卡30，并且网络主机12-2、网络主机12-4中的每一个包括辅助卡48。网络主机12-1的多主机网络接口卡30经由网络线缆36-1连接至交换机18，并且经由外部外围部件总线线缆44中之一连接至网络主机12-2的辅助卡48。网络主机12-3的多主机网络接口卡30经由网络线缆36-2连接至交换机18，并且经由外部外围部件总线线缆44中之一连接至网络主机12-4的辅助卡48。因此，在该配置下，交换机18的交换机端口中的两个由四个网络主机12所使用。
现在参考图4，其为根据本发明实施方式构建和操作的多主机网络接口卡30的示意图。图4示出了网络连接器插座32、外围部件总线连接器插座40，以及外围部件总线边缘连接器46。多主机网络接口卡30还包括参考图5更详细描述的处理电路56。网络连接器插座32、外围部件总线连接器插座40和处理电路56安装在电路板58上，该电路板58包括处理电路56与包括网络连接器插座32、外围部件总线连接器插座40和外围部件总线边缘连接器46在内的其他元件之间的各个连接(图4中未示出)。多主机网络接口卡30包括面板60，在其中安置网络连接器插座32的开口和外围部件总线连接器插座40的开口，以便当多主机网络接口卡30安装在网络主机12-1(图1)中时，网络连接器插座32和外围部件总线连接器插座40面向一个或多个服务器壳体14(图1)之外，以便外部外围部件总线线缆44(图1)将多主机网络接口卡30与一个或多个服务器壳体14外部的辅助卡48(图1)连接起来。
现在参考图5，其为图4的多主机网络接口卡30的框图。还参考图1。
图5示出了安置在电路板58上处理电路56与包括网络连接器插座32、外围部件总线连接器插座40和外围部件总线边缘连接器46在内的其他元件之间的连接62。
处理电路56被配置用于设置和操作与网络主机12-2、网络主机12-3、网络主机12-4的主机处理器24经由外围部件总线连接器插座40在外部外围部件总线线缆44上的通信，以及与网络主机12-1的主机处理器24经由外围部件总线边缘连接器46的通信。处理电路56还被配置用于在网络主机12与分组通信网络20之间交换网络通信分组。
处理电路56的某些元件可以使用硬件来实现，诸如使用一个或多个专用集成电路(ASIC)或现场可编程门阵列(FPGA)。或者，处理电路56的一些元件可以以软件或者使用硬件和软件元件的组合来实现。在一些实施方式中，处理电路56的某些功能可以使用通用处理器来实现，该通用处理器以软件编程从而执行本文所述的功能。软件例如可以通过网络以电子形式下载到处理器，或者其可以备选地或替代地提供和/或储存在诸如磁、光或电子存储器等非暂时性有形介质上。
PCIe协议在性质上是点对点、主机对设备的协议，其不支持诸如任何种类的点对多点操作或多主机仲裁等特征。尽管如此，多主机网络接口卡30被配置成发挥同时服务于两个或更多个PCIe主机的单个PCIe外围设备的功能。多个主机亦称为根联合体(rootcomplex)。
通常，处理电路56设置和操作与网络主机12的PCIe链路，从而向每个主机12呈现不与其他主机12共享的通向多主机网络接口卡30的专属非交换PCIe链路。每个主机12因此不知晓其他主机12的存在，即，多主机操作对于主机12是透明的。多主机网络接口卡30的资源(处理资源、通信带宽)由处理电路56酌情分配给各个主机12。处理电路56能够以各种方式执行这样的多主机操作，并且下文描述了若干种示例技术。
在示例实施方式中，当设置PCIe链路时，处理电路56与每个主机12独立地协商链路参数(例如，通道数目、链路速度或最大净荷大小)。链路参数一般可以包括诸如各种物理层(PHY)、数据链路层和事务层参数等参数。由于不同主机12可能具有不同能力，因此处理电路56尝试优化每个链路的参数而不因不同主机12的限制而劣化一个链路。
然而，在一些实施方式中，在关于每个PCIe链路单独地协商链路参数之后，处理电路56可能实际使用由所有主机12支持的全局链路配置。例如，考虑相应地针对128、256、512和1024字节的最大净荷大小配置多主机网络接口卡30的一组四个主机12。在这样的场景中，当实际生成净荷时，处理电路56可以为所有四个链路生成128字节净荷，以便将所有主机12的能力与单一全局链路配置相匹配。
在一些实施方式中，处理电路56单独地向主机12呈现多主机网络接口卡30，并且因此从每个主机12接收单独且独立的标识符和配置参数。例如，处理电路56可以从每个主机12接收单独且独立的总线-设备-功能(Bus-Device-Function，BDF)标识符。每个主机12通常可以单独地枚举多主机网络接口卡30，并且单独地且独立地为每个PCIe链路设置参数，诸如PCIe基地址寄存器(Base Address Register，BAR)、其他配置报头参数、能力列表参数、MSIx表内容。处理电路56储存各个链路的单独标识符和配置参数，并且在每个链路上使用合适的标识符和配置参数。
通常，每个PCIe链路根据指定的状态机或状态模型来操作，所述状态机或状态模型包括多个操作状态和状态之间的转变条件。例如，操作状态可以包括各种活动/不活动状态和/或各种省电状态。
在一些实施方式中，处理电路56在每个PCIe链路上，即，针对每个主机12独立地操作该状态模型。换言之，处理电路56执行与每个主机12的独立通信会话。在这些场景中，处理电路56可以在任何期望的时间，独立于其他链路中的转变，将给定的PCIe链路从一个操作状态转变成另一操作状态。因此，一个链路中的状态转变不受其他链路的条件或状态的影响。
在一些实施方式中，处理电路56在PCIe链路上操作针对主机12的单独且独立的流控制机制。在示例实施方式中，处理电路56关于信用消耗和释放，管理针对每个PCIe链路的单独一组信用(例如，发布/非发布或者报头/数据)。
作为另一示例，处理电路56可以在PCIe链路上针对主机12操作单独且独立的分组序列编号机制。例如，PCIe规范定义了使用事务层分组(Transaction Layer Packet，TLP)序列编号的数据可靠性机制。因此，处理电路56可以在PCIe链路中的每一个上使用单独且独立的TLP序列号。
上述机制纯粹是为了概念清晰而选择的。在备选实施方式中，处理电路56能够以任何其他适当方式在每个PCIe链路上呈现和操作多主机网络接口卡30。
现在参考图6，其为根据本发明实施方式构建和操作的辅助卡48的示意图。还参考图7，其为图6的辅助卡48的框图。
辅助卡48包括安置在电路板66上的外围部件总线连接器插座50、外围部件总线边缘连接器52，以及处理电路64(图7)。
处理电路64经由连接器70(图7中所示)耦合至外围部件总线连接器插座50和外围部件总线边缘连接器52。处理电路64被配置用于对外围部件总线连接器插座50与外围部件总线边缘连接器52之间传输的信号进行重新定时，以及用于对在经过外围部件总线连接器插头54和外围部件总线连接器插座50(例如，HD-SAS连接器接口)时劣化的高速信号进行修整，并且还补偿外部外围部件总线线缆44中的铜损。处理电路64的功能性可以通过定制或现成的信号调理器IC(诸如Tx放大器，例如，Texas Instruments制造的DS80PCI402)来执行。
辅助卡48包括面板68，在该面板68中安置外围部件总线连接器插座50的开口，以便当辅助卡48安装在网络主机12-2、网络主机12-3、网络主机12-4(图1)中之一时，外围部件总线连接器插座50面向服务器壳体14(图1)之外，以便插入到外围部件总线连接器插座50中的外部外围部件总线线缆44(图1)将辅助卡48与一个或多个服务器壳体14外部的多主机网络接口卡30(图1)连接起来。
现在参考图8，其为包含根据本发明实施方式的外部多主机设置方法中的示例性步骤的流程图80。还参考图1。
该方法包括将网络主机12安置在单个服务器壳体14中(框82)。在一些实施方式中，将网络主机12安置在不同的服务器壳体14中，例如但不限于其中每一服务器壳体14一个或多个网络主机12。方法还包括将网络主机12(位于一个或多个服务器壳体14中)安装在机架16中(框84)。
方法包括将多主机网络接口卡30的外围部件总线边缘连接器46插入到网络主机12-1的主板22的外围部件总线插槽26中(框86)。方法包括对于网络主机12-2、网络主机12-3、网络主机12-4中的每一个，将辅助卡48的外围部件总线边缘连接器52插入到该网络主机12的主板22的外围部件总线插槽26中(框88)。框86和/或框88的步骤可以在框82和/或框84的步骤之前或之后执行。
方法还包括使用单个服务器壳体14(或者根据图2的多主机系统10B，多个服务器壳体14)外部的外部外围部件总线线缆44将网络主机12-1的多主机网络接口卡30连接至其他网络主机12-2、网络主机12-3、网络主机12-4中之一的辅助卡48的外围部件总线连接器插座50(框90)。
框90的步骤还包括框92和框94的子步骤。框92的子步骤包括将外部外围部件总线线缆44的外围部件总线连接器插头54插入到网络主机12-2、网络主机12-3、网络主机12-4中之一的辅助卡48的外围部件总线连接器插座50中。框94的子步骤包括将同一外部外围部件总线线缆44的外围部件总线连接器插头42插入到网络主机12-1的多主机网络接口卡30的外围部件总线连接器插座40中之一内。
针对将网络主机12-2、网络主机12-3、网络主机12-4中的每一个与多主机网络接口卡30相连接，重复进行框92和框94的子步骤。
方法还包括将网络线缆36的网络连接器插头34插入到多主机网络接口卡30的网络连接器插座32中(框96)，以及将端接网络线缆36的网络连接器插头38插入到网络交换机设备18中(框98)从而提供与分组通信网络20的连接性。
为清晰起见，在单独的实施方式的上下文中描述的本发明各个特征也可以组合在单一实施方式中提供。反之，为简洁起见，在单一实施方式的上下文中描述的本发明各个特征也可以单独地提供或以任何适当的子组合形式提供。
上述实施方式是作为示例引用的，且本发明不受上述的具体图示和描述的限制。相反，本发明的范围包括上述各个特征的组合和子组合，以及本领域技术人员在阅读以上描述时所想到的，且未在现有技术中公开的变化和修改。

Claims (19)

1.一种外部多主机系统，包括：
外部外围部件总线线缆，其端接第一外围部件总线连接器插头和第二外围部件总线连接器插头；
第一网络主机，其包括第一主机处理器和第一外围部件总线连接器插座，所述第一外围部件总线连接器插座被配置用于可逆地接纳端接所述外部外围部件总线线缆的所述第一外围部件总线连接器插头；以及
第二网络主机，其包括第二主机处理器和多主机网络接口卡，所述多主机网络接口卡包括：
网络连接器插座，其被配置用于提供与分组通信网络的连接性以及可逆地接纳端接网络线缆的第一网络连接器插头；
第二外围部件总线连接器插座，其被配置用于提供与所述第一网络主机的连接性以及可逆地接纳端接所述外部外围部件总线线缆的所述第二外围部件总线连接器插头；
第一外围部件总线边缘连接器，其被配置用于提供与所述第二主机处理器的连接性；以及
处理电路，其被配置用于：设置和操作通过所述外部外围部件总线线缆与所述第一网络主机的通信和经由所述第一外围部件总线边缘连接器与所述第二主机处理器的通信；以及在所述网络主机与所述分组通信网络之间交换网络通信分组。
2.根据权利要求1所述的系统，还包括封闭所述第一网络主机和第二网络主机的服务器壳体，所述多主机网络接口卡和所述第一外围部件总线连接器插座被配置成使得所述外部外围部件总线线缆将所述第二网络主机的所述多主机网络接口卡与所述服务器壳体外部的所述第一网络主机的所述第一外围部件总线连接器插座连接起来。
3.根据权利要求2所述的系统，其中所述外部外围部件总线线缆将所述第二网络主机的所述多主机网络接口卡与所述服务器壳体外部的所述第一网络主机的所述第一外围部件总线连接器插座连接起来。
4.根据权利要求1所述的系统，还包括：封闭所述第一网络主机的第一服务器壳体；以及封闭所述第二网络主机的第二服务器壳体，所述多主机网络接口卡和所述第一外围部件总线连接器插座被配置成使得所述外部外围部件总线线缆将所述第二网络主机的所述多主机网络接口卡与所述第一服务器壳体和第二服务器壳体外部的所述第一网络主机的所述第一外围部件总线连接器插座连接起来。
5.根据权利要求1所述的系统，其中所述第二网络主机包括主板，所述主板包括所述第二主机处理器和外围部件总线插槽，所述外围部件总线插槽被配置用于提供与所述多主机网络接口卡的所述第一外围部件总线边缘连接器的连接性。
6.根据权利要求5所述的系统，其中所述第一外围部件总线边缘连接器和所述外围部件总线插槽机电相连。
7.根据权利要求1所述的系统，其中所述第一网络主机还包括：
主板，其包括所述第一主机处理器和外围部件总线插槽；以及
辅助卡，其包括所述第一外围部件总线连接器插座和第二外围部件总线边缘连接器，所述第二外围部件总线边缘连接器被配置用于提供与所述外围部件总线插槽的连接性。
8.根据权利要求7所述的系统，其中所述第二外围部件总线边缘连接器和所述外围部件总线插槽机电相连。
9.根据权利要求7所述的系统，其中所述辅助卡包括处理电路，所述处理电路耦合至所述第一外围部件总线连接器插座和所述第二外围部件总线边缘连接器，所述处理电路被配置用于对所述第一外围部件总线连接器插座与所述第二外围部件总线边缘连接器之间传输的信号进行重新定时。
10.根据权利要求1所述的系统，还包括：机架，在其中安装有所述第一网络主机和第二网络主机；网络交换机设备；以及网络线缆，其中端接所述网络线缆的所述第一网络连接器插头插入到所述多主机网络接口卡的所述网络连接器插座中，所述网络线缆包括插入到所述网络交换机设备中的第二网络连接器插头。
11.根据权利要求1所述的系统，其中所述第一网络主机或所述第二网络主机包括下列各项之中的任何一项或多项：计算机处理节点；存储节点；以及图形处理单元节点。
12.一种多主机网络接口卡装置，包括：
网络连接器插座，其被配置用于提供与分组通信网络的连接性以及可逆地接纳端接网络线缆的第一网络连接器插头；
外围部件总线连接器插座，其被配置用于提供与第一网络主机的连接性以及可逆地接纳端接外部外围部件总线线缆的外围部件总线连接器插头；
外围部件总线边缘连接器，其被配置用于提供与第二网络主机的主机处理器的连接性；以及
处理电路，其被配置用于：设置和操作通过所述外部外围部件总线线缆与所述第一网络主机的通信和经由所述外围部件总线边缘连接器与所述第二网络主机的主机处理器的通信；以及在所述网络主机与所述分组通信网络之间交换网络通信分组。
13.一种外部多主机设置方法，包括：
将外部外围部件总线线缆的第一外围部件总线连接器插头插入到第一网络主机的第一外围部件总线连接器插座中，所述第一网络主机包括第一主机处理器；
将所述外部外围部件总线线缆的第二外围部件总线连接器插头插入到第二网络主机的多主机网络接口卡的第二外围部件总线连接器中，所述第二网络主机包括第二主机处理器；
将端接网络线缆的第一网络连接器插头插入到所述多主机网络接口卡的网络连接器插座中；
将端接所述网络线缆的第二网络连接器插头插入到提供与分组通信网络的连接性的网络交换机设备中，其中所述多主机网络接口卡包括：第一外围部件总线边缘连接器，其被配置用于提供与所述第二主机处理器的连接性；以及处理电路，其被配置用于：设置和操作通过所述外部外围部件总线线缆与所述第一网络主机的通信和经由所述第一外围部件总线边缘连接器与所述第二主机处理器的通信；以及在所述网络主机与所述分组通信网络之间交换网络通信分组。
14.根据权利要求13所述的方法，还包括：将所述第一网络主机和第二网络主机安置在服务器壳体中；以及将所述第二网络主机的所述多主机网络接口卡和所述第一网络主机的所述第一外围部件总线连接器插座与所述服务器壳体外部的所述外部外围部件总线线缆连接起来。
15.根据权利要求13所述的方法，还包括：将所述第一网络主机安置在第一服务器壳体中；将所述第二网络主机安置在第二服务器壳体中；将所述第二网络主机的所述多主机网络接口卡和所述第一网络主机的所述第一外围部件总线连接器插座与所述第一服务器壳体和第二服务器壳体外部的所述外部外围部件总线线缆连接起来。
16.根据权利要求13所述的方法，还包括将所述多主机网络接口卡的所述第一外围部件总线边缘连接器插入到主板的外围部件总线插槽中，所述主板包括所述第二主机处理器。
17.根据权利要求13所述的方法，还包括将包含所述第一外围部件总线连接器插座的辅助卡的第二外围部件总线边缘连接器插入到主板的外围部件总线插槽中，所述主板包括所述第一主机处理器。
18.根据权利要求1所述的系统，其中所述第一网络主机和第二网络主机安装在机架中。
19.根据权利要求1所述的系统，其中所述第一网络主机或所述第二网络主机包括下列各项之中的任何一项或多项：计算机处理节点；存储节点；以及图形处理单元节点。
CN202010371855.0A 2019-05-06 2020-05-06 外部多主机系统 Pending CN111897754A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
IN201941017979 2019-05-06
IN201941017979 2019-05-06
US16/446,632 US10831694B1 (en) 2019-05-06 2019-06-20 Multi-host network interface controller (NIC) with external peripheral component bus cable including plug termination management
US16/446,632 2019-06-20

Publications (1)

Publication Number Publication Date
CN111897754A true CN111897754A (zh) 2020-11-06

Family

ID=73046026

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010371855.0A Pending CN111897754A (zh) 2019-05-06 2020-05-06 外部多主机系统

Country Status (2)

Country Link
US (1) US10831694B1 (zh)
CN (1) CN111897754A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11693812B2 (en) 2021-02-24 2023-07-04 Mellanox Technologies, Ltd. Multi-host networking systems and methods
US11929934B2 (en) 2022-04-27 2024-03-12 Mellanox Technologies, Ltd. Reliable credit-based communication over long-haul links

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1835478A (zh) * 2005-03-14 2006-09-20 国际商业机器公司 用于重定向虚拟局域网网络业务的系统和方法
US20080239945A1 (en) * 2007-03-30 2008-10-02 International Business Machines Corporation Peripheral component switch having automatic link failover
US20080270599A1 (en) * 2007-04-30 2008-10-30 Eliezer Tamir Method and system for configuring a plurality of network interfaces that share a physical interface
US20090216920A1 (en) * 2007-06-21 2009-08-27 Seamicro Corp. Dis-Aggregated and Distributed Data-Center Architecture Using a Direct Interconnect Fabric
CN104025063A (zh) * 2012-08-24 2014-09-03 英特尔公司 用于共享网络接口控制器的方法和装置
US20150003004A1 (en) * 2013-06-26 2015-01-01 Ioi Technology Corporation Peripheral component interconnect express slot expansion system
US20150067229A1 (en) * 2013-08-30 2015-03-05 Patrick Connor Numa node peripheral switch
US20150254201A1 (en) * 2014-03-07 2015-09-10 Emilio Billi Standard pci express add-in card form factor multi ports network interface controller supporting multi dimensional network topologies
CN104954253A (zh) * 2014-03-31 2015-09-30 瞻博网络公司 用于数据中心覆盖网络的基于PCIe的主机网络加速器(HNA)
WO2015200313A1 (en) * 2014-06-23 2015-12-30 Liqid Inc. Modular switched fabric for data storage systems
US20160342547A1 (en) * 2015-05-18 2016-11-24 Mellanox Technologies Ltd. Host bus access by add-on devices via a network interface controller
US20170052916A1 (en) * 2015-08-17 2017-02-23 Brocade Communications Systems, Inc. PCI Express Connected Network Switch
CN107659518A (zh) * 2016-07-26 2018-02-02 三星电子株式会社 支持多路和/或多模式的网络架构上NVMe装置的系统和方法
US9916269B1 (en) * 2016-04-14 2018-03-13 Amazon Technologies, Inc. Packet queueing for network device
US20180232334A1 (en) * 2017-02-13 2018-08-16 Mellanox Technologies, Ltd. Multi-PCIe Socket NIC OS Interface
US20190034372A1 (en) * 2017-12-15 2019-01-31 Intel Corporation MULTIPLE DEVICE PERIPHERAL COMPONENT INTERCONNECT EXPRESS (PCIe) CARD

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8346884B2 (en) 2003-01-21 2013-01-01 Nextio Inc. Method and apparatus for a shared I/O network interface controller
US7457906B2 (en) 2003-01-21 2008-11-25 Nextio, Inc. Method and apparatus for shared I/O in a load/store fabric
US7664909B2 (en) 2003-04-18 2010-02-16 Nextio, Inc. Method and apparatus for a shared I/O serial ATA controller
US7046668B2 (en) 2003-01-21 2006-05-16 Pettey Christopher J Method and apparatus for shared I/O in a load/store fabric
US7493416B2 (en) 2003-01-21 2009-02-17 Nextio Inc. Fibre channel controller shareable by a plurality of operating system domains within a load-store architecture
US7103064B2 (en) 2003-01-21 2006-09-05 Nextio Inc. Method and apparatus for shared I/O in a load/store fabric
US8032659B2 (en) 2003-01-21 2011-10-04 Nextio Inc. Method and apparatus for a shared I/O network interface controller
US20140129741A1 (en) 2012-11-07 2014-05-08 Mellanox Technologies Ltd. Pci-express device serving multiple hosts
US9998359B2 (en) 2013-12-18 2018-06-12 Mellanox Technologies, Ltd. Simultaneous operation of remote management and link aggregation
US10148746B2 (en) 2014-01-28 2018-12-04 Mellanox Technologies, Ltd. Multi-host network interface controller with host management
US9985820B2 (en) 2015-02-22 2018-05-29 Mellanox Technologies, Ltd. Differentiating among multiple management control instances using addresses

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1835478A (zh) * 2005-03-14 2006-09-20 国际商业机器公司 用于重定向虚拟局域网网络业务的系统和方法
US20080239945A1 (en) * 2007-03-30 2008-10-02 International Business Machines Corporation Peripheral component switch having automatic link failover
US20080270599A1 (en) * 2007-04-30 2008-10-30 Eliezer Tamir Method and system for configuring a plurality of network interfaces that share a physical interface
US20090216920A1 (en) * 2007-06-21 2009-08-27 Seamicro Corp. Dis-Aggregated and Distributed Data-Center Architecture Using a Direct Interconnect Fabric
CN104025063A (zh) * 2012-08-24 2014-09-03 英特尔公司 用于共享网络接口控制器的方法和装置
US20150003004A1 (en) * 2013-06-26 2015-01-01 Ioi Technology Corporation Peripheral component interconnect express slot expansion system
US20150067229A1 (en) * 2013-08-30 2015-03-05 Patrick Connor Numa node peripheral switch
US20150254201A1 (en) * 2014-03-07 2015-09-10 Emilio Billi Standard pci express add-in card form factor multi ports network interface controller supporting multi dimensional network topologies
CN104954253A (zh) * 2014-03-31 2015-09-30 瞻博网络公司 用于数据中心覆盖网络的基于PCIe的主机网络加速器(HNA)
WO2015200313A1 (en) * 2014-06-23 2015-12-30 Liqid Inc. Modular switched fabric for data storage systems
US20160342547A1 (en) * 2015-05-18 2016-11-24 Mellanox Technologies Ltd. Host bus access by add-on devices via a network interface controller
US20170052916A1 (en) * 2015-08-17 2017-02-23 Brocade Communications Systems, Inc. PCI Express Connected Network Switch
US9916269B1 (en) * 2016-04-14 2018-03-13 Amazon Technologies, Inc. Packet queueing for network device
CN107659518A (zh) * 2016-07-26 2018-02-02 三星电子株式会社 支持多路和/或多模式的网络架构上NVMe装置的系统和方法
US20180232334A1 (en) * 2017-02-13 2018-08-16 Mellanox Technologies, Ltd. Multi-PCIe Socket NIC OS Interface
US20190034372A1 (en) * 2017-12-15 2019-01-31 Intel Corporation MULTIPLE DEVICE PERIPHERAL COMPONENT INTERCONNECT EXPRESS (PCIe) CARD

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
叶晓慧, 苏镇: "微型局域网可靠性分析", 电子器件, vol. 27, no. 03, pages 504 - 507 *
邹昀辛;吴楫捷;王伟;孙大东;张明庆;: "基于PCIE总线多主互连系统的设计与实现", 计算机工程与设计, vol. 38, no. 09, pages 2314 - 2318 *

Also Published As

Publication number Publication date
US20200356517A1 (en) 2020-11-12
US10831694B1 (en) 2020-11-10

Similar Documents

Publication Publication Date Title
US20180032463A1 (en) System architecture for supporting active pass-through board for multi-mode nmve over fabrics devices
US20060090025A1 (en) 9U payload module configurations
US6735660B1 (en) Sideband signal transmission between host and input/output adapter
US9858227B2 (en) Hybrid networking application switch
CN111897754A (zh) 外部多主机系统
JP4800607B2 (ja) コンピューティング・システムにおける周辺装置用ユニバーサル・コントローラ
US20040078506A1 (en) VME multi-service platform system and method
US7539183B2 (en) Multi-service platform system and method
WO2006006967A1 (en) Vxs payload module having a storage module and method
US20080207064A1 (en) RTM Alignment and Keying Mechanism
US6978332B1 (en) VXS multi-service platform system with external switched fabric link
WO2005111816A2 (en) Method and apparatus for switching on a vxs payload module
US7254039B2 (en) 3U payload module configurations
WO2005119464A1 (en) Full-span switched fabric carrier module and method
US6977925B2 (en) Folded fabric switching architecture
US20060036793A1 (en) Stacked 3U payload module unit
US20060062226A1 (en) Switched fabric rear transition module and method
US20060059288A1 (en) Reduced speed I/O from rear transition module
US7440450B2 (en) Payload module having a switched fabric enabled mezzanine card
US7443844B2 (en) Switched fabric mezzanine storage module
US7073009B2 (en) VXS payload module and method
US20060061960A1 (en) Switch module having one of 3U and 9U form factor
US20060062227A1 (en) Switched fabric payload module having an embedded central switching resource
US7532616B2 (en) Fabric enabled storage module
US7307987B2 (en) Multi-network modules with hot-swap capability

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination