CN112069111A - 一种兼容双向传输的Retimer转接卡电路设计 - Google Patents
一种兼容双向传输的Retimer转接卡电路设计 Download PDFInfo
- Publication number
- CN112069111A CN112069111A CN202010744478.0A CN202010744478A CN112069111A CN 112069111 A CN112069111 A CN 112069111A CN 202010744478 A CN202010744478 A CN 202010744478A CN 112069111 A CN112069111 A CN 112069111A
- Authority
- CN
- China
- Prior art keywords
- retimer
- chip
- circuit
- pcie
- retimer chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013461 design Methods 0.000 title claims abstract description 26
- 230000005540 biological transmission Effects 0.000 title claims abstract description 17
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 16
- 238000011144 upstream manufacturing Methods 0.000 claims description 17
- 230000005611 electricity Effects 0.000 claims description 5
- 238000012546 transfer Methods 0.000 claims description 4
- 238000011161 development Methods 0.000 abstract description 4
- 238000012827 research and development Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 102000042822 P family Human genes 0.000 description 1
- 108091082789 P family Proteins 0.000 description 1
- 241000607479 Yersinia pestis Species 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Credit Cards Or The Like (AREA)
Abstract
本发明公开了一种兼容双向传输的Retimer转接卡电路设计，包括Retimer芯片、供电电路、PCIe高速信号电路和Retimer芯片正常工作所需的其他信号电路，其特征在于：所述供电电路为Retimer芯片提供对于上电时序无特别要求的供电电源；所述Retimer芯片与PCIe高速信号电路无方向性要求的进行连接；所述Retimer芯片正常工作所需的其他信号电路采用Co－lay的方式与Retimer芯片连接；本发明板卡复用率高，可以满足不同服务器平台和不同客户的业务需求，提高了板卡性价比；本板卡可适用不同的应用场景，进一步的可以减少新板卡的开发需求，减少了研发人力的投入，节约了人力成本，减少了公司的资金投入。
Description
技术领域
本发明涉及一种兼容双向传输的Retimer转接卡电路设计，属于板卡设计技术领域。
背景技术
PCIe(peripheral component interconnect express)是由Intel在2001年提出的一种高性能，通用的高速串行总线标准。
PCIe协议规范中对不同速率下的PCIe链路拓扑的线损的要求如下表，考虑到IC内部的损耗和连接器自身的损耗，预留给PCB走线的线损余量已经非常非常小，这对于PCB走线提出了具大的挑战，在当前服务器的应用环境中，极大限制了PCIe高速线的链路长度。鉴于此种情况，Retimer以其高性能、强大的标准化和生态系统支持、全面的合规程序和开放的系统连接等优点，正成为主流解决方案。
Retimer就类似于一个PHY芯片，其信号在经过Retimer的时候，通过内部的时钟重构，使其信号传输能量增加，然后再继续传输。Retimer是内部具有CDR(数据时钟恢复)的IC，实现数据的恢复之后然后再次按照串行通道把信号发送出去，可以减轻信号的抖动。
目前在服务器的应用中，基于Retimer芯片设计的转接卡应用非常广泛，Retimer转接卡集成了标准接口A(PCIe X16GF)和标准接口B(2个Slimline X8连接器)，适用于上行Host接口为PCIe X16Slot，下行Device接口为2个Slimline X8连接器的应用场景。Retimer转接卡由标准接口A(PCIe x16GF)从上行Host端引入供电信号，PCIe高速信号和Retimer芯片正常工作所需的其他信号(包括REFCLK信号、Perst信号和I2C信号等)，经卡内Retimer芯片对信号进行重构和数据恢复的处理，再由与下行Device相连的标准接口B(2个SlimlineX8连接器)将高速信号发送出去，以实现增加PCIe高速信号传输距离的目的。
基于不同客户的业务需求和不同的服务器架构，上行Host的接口也可能为2个Slimline X8连接器，相应的，下行Device的接口为PCIe X16Slot，在这种应用场景下，Retimer转接卡可以通过标准接口B(2个Slimline X8连接器)与上行Host连接，引入PCIe高速信号，但是由于Retimer卡内电路设计的限制，无法从上行Host引入Retimer芯片正常工作所需的其他信号(REFCLK信号、Perst信号和I2C信号)，在这种连接方式下，Retimer芯片无法正常工作，即当前Retimer转接卡仅能实现高速PCIe信号由标准接口A(PCIe X16GF)到标准接口B(2个Slimeline X8连接器)单方向的信号增强。
现有技术的缺点主要有以下两点：
1、当前的Retimer转接卡仅能实现高速PCIe信号从标准接口A(PCIe X16GF)到标准接口B(2个Slimeline X8连接器)的信号增强和传输，变更不够灵活，一旦项目中期变更需求，则需要重新更换线路，会花费很大的人力成本，耽误研发周期。
2、适用范围窄，当前设计方案下，是单一方向的PCIe拓扑结构，对于相反方向传输的业务需求，当前的Retimer转接卡无法满足。
发明内容
针对上述存在的技术问题，本发明的目的是：提出了一种兼容双向传输的Retimer转接卡电路设计，实现了双向传输，提高了板卡性价比。
本发明的技术解决方案是这样实现的：一种兼容双向传输的Retimer转接卡电路设计，包括Retimer芯片、供电电路、PCIe高速信号电路和Retimer芯片正常工作所需的其他信号电路，所述供电电路为Retimer芯片提供对于上电时序无特别要求的供电电源；所述Retimer芯片与PCIe高速信号电路无方向性要求的进行连接；所述Retimer芯片正常工作所需的其他信号电路采用Co－lay的方式与Retimer芯片连接。
优选的，当所述Retimer芯片正常工作所需的其他信号电路的上行Host的接口为PCIe X16Slot时，Retimer芯片由标准接口A(PCIe X16GF)从上行Host引入信号电路，信号电路从标准接口A(PCIe X16GF)输入后经转换器转换为5路信号电路，其中4路信号电路连接标准接口B(2个Slimline X8连接器)，1路信号电路连接Retimer芯片。
优选的，当所述Retimer芯片正常工作所需的其他信号电路的上行Host的接口为两个Slimline X8连接器时，Retimer芯片由标准接口B(两个Slimline X8连接器)从上行Host引入信号电路；信号电路从标准接口B(两个Slimline X8连接器)输入后经转换器转换为2路信号电路，其中1路信号电路连接标准接口A(PCIe X16GF)，1路信号电路连接Retimer芯片。
优选的，所述Retimer芯片采用1.8V加0.9V双VR芯片。
优选的，所述Retimer芯片具有两个Port，用于接收和发射PCIe高速信号，并且每个Port既可以与上行链路相连，又可以与下行链路相连。
优选的，所述供电电路引入P12V电，并经Retimer芯片内的两个VR转成P1V8和P0V9给Retimer芯片供电。
优选的，所述Retimer芯片的两个标准接口不止局限于PCIe X16GF和两个Slimline X8连接器，也可以更换为其他标准接口。
由于上述技术方案的运用，本发明与现有技术相比具有下列优点：
本发明的一种兼容双向传输的Retimer转接卡电路设计，当上行Host为PCIeX16Slot，下行为两个Slimline X8连接器，或者上行Host为Slimline X8连接器，下行Device为PCIe X16Slot时，该Retimer转接卡均可使用，板卡复用率高，可以满足不同服务器平台和不同客户的业务需求，提高了板卡性价比；本板卡可适用不同的应用场景，进一步的可以减少新板卡的开发需求，减少了研发人力的投入，节约了人力成本，减少了公司的资金投入。
附图说明
下面结合附图对本发明技术方案作进一步说明：
附图1为本发明的一种兼容双向传输的Retimer转接卡电路设计的整体示意图；
附图2为本发明的一种兼容双向传输的Retimer转接卡电路设计的REFCLK信号正向电路图；
附图3为本发明的一种兼容双向传输的Retimer转接卡电路设计的REFCLK信号反向电路图。
具体实施方式
下面结合附图来说明本发明。
如附图1所示为本发明所述的一种兼容双向传输的Retimer转接卡电路设计，包括Retimer芯片、供电电路、PCIe高速信号电路和Retimer芯片正常工作所需的其他信号电路，所述供电电路为Retimer芯片提供对于上电时序无特别要求的供电电源；所述Retimer芯片与PCIe高速信号电路无方向性要求的进行连接；所述Retimer芯片正常工作所需的其他信号电路采用Co－lay的方式与Retimer芯片连接。
实施例，
供电电路部分，本方案采用的Retimer芯片为P家方案，所述Retimer芯片要求的供电为P1V8和P0V9，且对于上电时序无特别要求，由此，本方案由标准接口A(PCIe X16GF)引入P12V电，并经转接卡内的两个VR转成P1V8和P0V9给Retimer芯片供电。
PCIe高速信号电路部分，PCIe高速信号需经Retimer芯片的时钟重构和数据恢复，以达到增加PCIe高速信号传输距离的目的。本方案采用的Retimer芯片具有两个Port(Port1和Port2)，用于接收和发射PCIe高速信号，并且每个Port既可以与上行链路相连，又可以与下行链路相连，没有具体的方向性要求，Retimer芯片可以自行判断PCIe高速信号传输的方向性，基于此，电路设计时，Retimer芯片的两个Port与两个标准物理接口(PCIeX16GF和2个SlimlineX8连接器)的连接也没有特别的要求。
Retimer芯片正常工作所需的其他信号部分，Retimer芯片正常工作所需的其他信号包括REFCLK信号，Perst信号和I2C信号。需要根据上行Host的接口是PCIe X16Slot还是2个SlimlineX8连接器来决定这些信号是由Retimer转接卡的标准接口A(PCIe X16GF)或者标准接口B(2个SlimlineX8连接器)引入，以保证Retimer芯片的正常工作。为了达到无论是标准接口A(PCIe X16GF)还是标准接口B(2个SlimlineX8连接器)与上行Host相连时，均能保证Retimer芯片正常工作的目的，这些信号在电路设计中用到了Co－lay的方式。
图2、图3是REFCLK信号的电路图，以下具体说明两种情况下的电路设计方式。
1.当上行Host的接口为PCIe X16Slot时，
Retimer转接卡由标准接口A(PCIe X16GF)从上行Host引入REFCLK信号；REFCLK信号从标准接口A(PCIe X16GF)输入后经Clock Buffer转换为5路REFCLK信号，其中4路REFCLK信号给到了标准接口B(2个Slimline X8连接器)，1路REFCLK信号给到了Retimer芯片。
2.当上行Host的接口为两个Slimline X8连接器时，
Retimer转接卡由标准接口B(两个Slimline X8连接器)从上行Host引入REFCLK信号；REFCLK信号从标准接口B(两个Slimline X8连接器)输入后经Clock Buffer转换为2路REFCLK信号，其中1路REFCLK信号给到了标准接口A(PCIe X16GF)，1路REFCLK信号给到了Retimer芯片。
相应的，I2C信号和Perst信号的电路也是按照和REFCLK信号相同的方式设计的。以达到无论是标准接口A(PCIe X16GF)还是标准接口B(2个SlimlineX8连接器)与上行Host相连时，均能从Host端引入I2C信号和Perst信号，以保证Retimer芯片的正常工作的目的。
本发明的一种兼容双向传输的Retimer转接卡电路设计，当上行Host为PCIeX16Slot，下行为两个Slimline X8连接器，或者上行Host为Slimline X8连接器，下行Device为PCIe X16Slot时，该Retimer转接卡均可使用，板卡复用率高，可以满足不同服务器平台和不同客户的业务需求，提高了板卡性价比；本板卡可适用不同的应用场景，进一步的可以减少新板卡的开发需求，减少了研发人力的投入，节约了人力成本，减少了公司的资金投入。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并加以实施，并不能以此限制本发明的保护范围，凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围内。
Claims (7)
1.一种兼容双向传输的Retimer转接卡电路设计，包括Retimer芯片、供电电路、PCIe高速信号电路和Retimer芯片正常工作所需的其他信号电路，其特征在于：所述供电电路为Retimer芯片提供对于上电时序无特别要求的供电电源；所述Retimer芯片与PCIe高速信号电路无方向性要求的进行连接；所述Retimer芯片正常工作所需的其他信号电路采用Co－lay的方式与Retimer芯片连接。
2.如权利要求1所述的一种兼容双向传输的Retimer转接卡电路设计，其特征在于：当所述Retimer芯片正常工作所需的其他信号电路的上行Host的接口为PCIe X16Slot时，Retimer芯片由标准接口A(PCIe X16GF)从上行Host引入信号电路，信号电路从标准接口A(PCIe X16GF)输入后经转换器转换为5路信号电路，其中4路信号电路连接标准接口B(2个Slimline X8连接器)，1路信号电路连接Retimer芯片。
3.如权利要求1所述的一种兼容双向传输的Retimer转接卡电路设计，其特征在于：当所述Retimer芯片正常工作所需的其他信号电路的上行Host的接口为两个Slimline X8连接器时，Retimer芯片由标准接口B(两个Slimline X8连接器)从上行Host引入信号电路；信号电路从标准接口B(两个Slimline X8连接器)输入后经转换器转换为2路信号电路，其中1路信号电路连接标准接口A(PCIe X16GF)，1路信号电路连接Retimer芯片。
4.如权利要求1－3中任一所述的一种兼容双向传输的Retimer转接卡电路设计，其特征在于：所述Retimer芯片采用1.8V加0.9V双VR芯片。
5.如权利要求1－3中任一所述的一种兼容双向传输的Retimer转接卡电路设计，其特征在于：所述Retimer芯片具有两个Port，用于接收和发射PCIe高速信号，并且每个Port既可以与上行链路相连，又可以与下行链路相连。
6.如权利要求5所述的一种兼容双向传输的Retimer转接卡电路设计，其特征在于：所述供电电路引入P12V电，并经Retimer芯片内的两个VR转成P1V8和P0V9给Retimer芯片供电。
7.如权利要求1－3中任一所述的一种兼容双向传输的Retimer转接卡电路设计，其特征在于：所述Retimer芯片的两个标准接口不止局限于PCIe X16GF和两个Slimline X8连接器，也可以更换为其他标准接口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010744478.0A CN112069111B (zh) | 2020-07-29 | 2020-07-29 | 一种兼容双向传输的Retimer转接卡电路设计 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010744478.0A CN112069111B (zh) | 2020-07-29 | 2020-07-29 | 一种兼容双向传输的Retimer转接卡电路设计 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112069111A true CN112069111A (zh) | 2020-12-11 |
| CN112069111B CN112069111B (zh) | 2023-01-10 |
Family
ID=73656219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010744478.0A Active CN112069111B (zh) | 2020-07-29 | 2020-07-29 | 一种兼容双向传输的Retimer转接卡电路设计 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112069111B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113849445A (zh) * | 2021-11-29 | 2021-12-28 | 苏州浪潮智能科技有限公司 | 一种PCIe板卡及其应用方法、系统及相关装置 |
| CN117112477A (zh) * | 2023-08-02 | 2023-11-24 | 成都电科星拓科技有限公司 | 一种PCIe Retimer验证的归一化实现方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN204790995U (zh) * | 2015-07-29 | 2015-11-18 | 浪潮电子信息产业股份有限公司 | 一种支持线缆扩展的pcie转接卡 |
| CN107577628A (zh) * | 2017-08-21 | 2018-01-12 | 郑州云海信息技术有限公司 | 一种支持ocpa标准接口的转接卡及转接方法 |
| CN207133719U (zh) * | 2017-07-27 | 2018-03-23 | 郑州云海信息技术有限公司 | 一种应用于多路服务器的连接装置 |
-
2020
- 2020-07-29 CN CN202010744478.0A patent/CN112069111B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN204790995U (zh) * | 2015-07-29 | 2015-11-18 | 浪潮电子信息产业股份有限公司 | 一种支持线缆扩展的pcie转接卡 |
| CN207133719U (zh) * | 2017-07-27 | 2018-03-23 | 郑州云海信息技术有限公司 | 一种应用于多路服务器的连接装置 |
| CN107577628A (zh) * | 2017-08-21 | 2018-01-12 | 郑州云海信息技术有限公司 | 一种支持ocpa标准接口的转接卡及转接方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113849445A (zh) * | 2021-11-29 | 2021-12-28 | 苏州浪潮智能科技有限公司 | 一种PCIe板卡及其应用方法、系统及相关装置 |
| CN117112477A (zh) * | 2023-08-02 | 2023-11-24 | 成都电科星拓科技有限公司 | 一种PCIe Retimer验证的归一化实现方法 |
| CN117112477B (zh) * | 2023-08-02 | 2024-05-28 | 成都电科星拓科技有限公司 | 一种PCIe Retimer验证的归一化实现方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112069111B (zh) | 2023-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3411999A1 (en) | Unidirectional clock signaling in a high-speed serial link | |
| CN207408936U (zh) | 一种多接口pcie设备转接卡 | |
| EP2867745A1 (en) | A low power universal serial bus | |
| EP2867780A1 (en) | Device disconnect detection | |
| CN112069111B (zh) | 一种兼容双向传输的Retimer转接卡电路设计 | |
| US20180210857A1 (en) | Method, apparatus and system for configuring a protocol stack of an integrated circuit chip | |
| CN202564744U (zh) | 高速外设组件互连接口与usb3.0装置之间的桥接器 | |
| US20090063717A1 (en) | Rate Adaptation for Support of Full-Speed USB Transactions Over a High-Speed USB Interface | |
| WO2014004916A1 (en) | Device connect detection | |
| KR101679333B1 (ko) | 트랜잭션 계층 패킷의 싱글 엔드형 통신을 위한 방법, 장치 및 시스템 | |
| CN105786741B (zh) | 一种soc高速低功耗总线及转换方法 | |
| CN115296965A (zh) | 降低延时的Retimer均衡配置方法、系统及装置 | |
| CN110362058A (zh) | 用于多个接口进行测试的系统 | |
| CN107480085A (zh) | 多接口综合测试系统 | |
| CN114442514B (zh) | 一种基于fpga的usb3.0/3.1控制系统 | |
| CN101179340B (zh) | 低摆幅差分信号总线传输数字中频的方法和装置 | |
| CN208314763U (zh) | 一种用于PCIe信号机箱外部传输的Retimer板卡 | |
| CN205016791U (zh) | USB Type-C连接器模块 | |
| CN203366045U (zh) | 一种基于can总线的数字量输入输出装置 | |
| CN207503207U (zh) | 用于多接口的综合测试系统 | |
| CN213582152U (zh) | 台式机和服务器系统的pcie信号位宽自动切换装置 | |
| CN211046939U (zh) | 通信模块测试装置 | |
| CN201159878Y (zh) | 一种pcie卡槽转接器 | |
| CN206649379U (zh) | 一种多功能转接板 | |
| CN206892854U (zh) | 一种提高pcie数据通道使用率的主板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |