CN113849445A - 一种PCIe板卡及其应用方法、系统及相关装置 - Google Patents

一种PCIe板卡及其应用方法、系统及相关装置 Download PDF

Info

Publication number
CN113849445A
CN113849445A CN202111428478.0A CN202111428478A CN113849445A CN 113849445 A CN113849445 A CN 113849445A CN 202111428478 A CN202111428478 A CN 202111428478A CN 113849445 A CN113849445 A CN 113849445A
Authority
CN
China
Prior art keywords
pcie
application
port
chip
pt4161l
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111428478.0A
Other languages
English (en)
Other versions
CN113849445B (zh
Inventor
张宥骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202111428478.0A priority Critical patent/CN113849445B/zh
Publication of CN113849445A publication Critical patent/CN113849445A/zh
Application granted granted Critical
Publication of CN113849445B publication Critical patent/CN113849445B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)

Abstract

本申请提供一种PCIe板卡，包括：支持标准PCIe x16引脚的PCB主板；设于所述PCB主板上的PT4161L Re‑timer芯片；所述PT4161L Re‑timer芯片包含上行端口和下行端口；与所述PT4161L Re‑timer芯片相连，用于外连接的连接器。本申请提供的PCIe板卡，通过采用PT4161L Re‑timer芯片，即将智能复位时器应用于信号传输，降低信号传输时的衰减，提高信号传输指令，从而便于延伸PCIe信号，可以应用至包含标准x16 PCIe Slot的PCIe应用端。本申请还提供一种PCIe板卡的应用方法、应用系统、计算机可读存储介质和电子设备，具有上述有益效果。

Description

一种PCIe板卡及其应用方法、系统及相关装置
技术领域
本申请涉及电路设计领域，特别涉及一种PCIe板卡及其应用方法、应用系统、计算机可读存储介质和电子设备。
背景技术
PCI-SIG协会目前已推出了PCI Express第五代的版本， PCIe 5.0传输速率已达32GT/s，未来的PCIe 6.0甚至是将达64GT/s，传输速率越高时，传输接口内部信号会衰减得越严重。信号衰减的问题可通过缩短各单位间信号需传输的距离，但现有的PCB尺寸大小不变的状况下，只能采用更好的PCB材料，但成本较高，不利于实际应用。
发明内容
本申请的目的是提供一种PCIe板卡及其应用方法、应用系统、计算机可读存储介质和电子设备，能够降低PCIE信号衰减，提升PCIE信号传输质量。
为解决上述技术问题，本申请提供一种PCIe板卡，包括：
支持标准PCIe x16 引脚的PCB主板；
设于所述PCB主板上的PT4161L Re-timer芯片；所述PT4161L Re-timer芯片包含上行端口和下行端口；
与所述PT4161L Re-timer芯片相连，用于外连接的CDFP高速信号连接器或TE连接器；
与所述PT4161L Re-timer芯片通过第一预设引脚相连，2进4出的时钟芯片；
当所述第一预设引脚为低电平时，所述时钟芯片用于将输入端切换至母板上金手指进入的时钟信号，并将所述时钟信号输入至所述PT4161L Re-timer芯片和PCIe应用端的输入端。
可选的，当主端和应用端分别包含第一板卡和第二板卡时，包括：
所述第一板卡的电源通过所述连接器与预设针脚与两级MOSFET相连，所述两级MOSFET与传输至应用端的电源时序控制电路相连，所述两级MOSFET用于所述第一板卡启动时对启动电压隔离并降压接至所述电源时序控制电路。
本申请还提供一种PCIe板卡的应用方法，基于上文所述的PCIe板卡，其特征在于，所述PCIe板卡的PCIe x16插槽中的目标针脚一端接地，另一端与PT4161L Re-timer芯片的GPIO接口相连，应用方法包括：
当所述GPIO接收到高电位时，所述PT4161L Re-timer芯片从第一带电可擦可编程只读存储器读取韧体数据，并将第一端口设为上行端口，第二端口设为下行端口；
当所述GPIO接收到低电位时，所述PT4161L Re-timer芯片从第二带电可擦可编程只读存储器读取韧体数据，并将第一端口设为下行端口，第二端口设为上行端口。
可选的，若所述PCIe板卡包括2进4出的时钟芯片，还包括：
将所述目标针脚与所述时钟芯片的sel引脚相连；
当所述目标引脚为低电位时，主端中的所述时钟芯片将输入端切换至主板端的金手指进入的时钟信号，并输出所述时钟信号至所述PT4161L Re-timer芯片和应用端的时钟芯片的输入端；
所述应用端的时钟芯片输出的时钟信号作为所述应用端采用的时钟信号。
可选的，还包括：
当主端启动时，对所述主端的第一板卡启动时的启动电压进行电压隔离，并降压接至应用端的电源时序控制电路；所述电源时序控制电路用于控制所述应用端的电源控制单元。
本申请一种PCIe板卡的应用系统，基于上文所述的PCIe板卡，所述PCIe板卡的PCIe x16插槽中的目标针脚一端接地，另一端与PT4161L Re-timer芯片的GPIO接口相连，包括：
第一应用模块，用于当所述GPIO接收到高电位时，所述PT4161L Re-timer芯片从第一带电可擦可编程只读存储器读取韧体数据，并将第一端口设为上行端口，第二端口设为下行端口；
第二应用模块，用于当所述GPIO接收到低电位时，所述PT4161L Re-timer芯片从第二带电可擦可编程只读存储器读取韧体数据，并将第一端口设为下行端口，第二端口设为上行端口。
本申请还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如上所述的方法的步骤。
本申请还提供一种电子设备，包括存储器、处理器和所述PCIe板卡，所述存储器中存有计算机程序，所述处理器调用所述存储器中的计算机程序时实现如上所述的方法的步骤。
本申请提供一种PCIe板卡，包括：支持标准PCIe x16 引脚的PCB主板；设于所述PCB主板上的PT4161L Re-timer芯片；所述PT4161L Re-timer芯片包含上行端口和下行端口；与所述PT4161L Re-timer芯片相连，用于外连接的CDFP高速信号连接器或TE连接器；与所述PT4161L Re-timer芯片通过第一预设引脚相连，2进4出的时钟芯片； 当所述第一预设引脚为低电平时，所述时钟芯片用于将输入端切换至母板上金手指进入的时钟信号，并将所述时钟信号输入至所述PT4161L Re-timer芯片和PCIe应用端的输入端。
本申请提供的PCIe板卡，通过采用PT4161L Re-timer芯片，即将智能复位时器应用于信号传输，降低信号传输时的衰减，提高信号传输指令，从而便于延伸PCIe信号，可以应用至包含标准x16 PCIe Slot的PCIe应用端。
本申请还提供一种PCIe板卡的应用方法、应用系统、计算机可读存储介质和电子设备，具有上述有益效果，此处不再赘述。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例所提供的一种PCIe板卡的结构示意图；
图2为本申请实施例所提供的一种PCIe板卡的应用结构示意图；
图3为本申请实施例所提供的另一种PCIe板卡的应用结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
参见图1，图1为本申请实施例所提供的一种PCIe板卡的结构示意图，本申请提供一种PCIe板卡，其具体包括：
支持标准PCIe x16 引脚的PCB主板3；
设于所述PCB主板3上的PT4161L Re-timer芯片2；所述PT4161L Re-timer芯片包含上行端口和下行端口；
与所述PT4161L Re-timer芯片2相连，用于外连接的连接器1。
可以看出图1中的连接器1包含两部分，在实际应用时，可以采用为CDFP高速信号连接器或TE连接器，当然也可以采用其他连接器，在此不一一举例限定。连接器1通过PCIe总线与PT4161L Re-timer芯片2相连。PT4161L Re-timer芯片2为Astera Labs推出适用于PCIe 4.0与5.0的Re-timer产品组合，其也称为Re-timer芯片或者Re-timer card。
特别的，参见图2，图2为本申请实施例所提供的一种PCIe板卡的应用结构示意图，当主端和应用端分别包含第一板卡和第二板卡时，均可以采用本实施例公开的PCIe板卡，将其分别应用于主端和应用端。图2中，PT4161L Re-timer芯片与标准x16PCIe Slot、PT4161L Re-timer芯片与高速连接器之间均采用PCIe总线，高速连接器之间同时也采用PCIe总线。此时第一板卡的电源通过连接器与预设针脚与两级MOSFET相连，两级MOSFET与传输至应用端的电源时序控制电路相连，两级MOSFET用于第一板卡启动时对启动电压隔离并降压接至电源时序控制电路。同时为了区分主端和应用端，利用标准PCIe x16插槽中的针脚B17作为辨别位，在主端pull high 3.3V Aux，而在PCIe应用端的PCIe插槽针脚B17一样为接地不变，并将B17的金手指端接至PT4161L Re-timer芯片的GPIO，当GPIO接收到高电位时，PT4161L Re-timer芯片就会从EEPROM1抓取相应的韧体信号，并将A、B端口分别切换成上行端口和下行端口；当GPIO接收到低电位时，PT4161L Re-timer芯片会从EEPROM2抓取相应的韧体信号，并将A/B端口分别切换成下行端口和上行端口，即可完成端口的自动切换功能，从而使得本实施例公开的PCIe板卡可以自由应用于主端和应用端，甚至同时应用在两端。主端设备主要指CPU和内存等，而应用端设备包括显卡等设备。
此外，还可以包括与所述PT4161L Re-timer芯片通过第一预设引脚相连，2进4出的时钟芯片。当所述第一预设引脚为低电平时，所述时钟芯片用于将输入端切换至母板上金手指进入的时钟信号，并将所述时钟信号输入至所述PT4161L Re-timer芯片和PCIe应用端的输入端。具体的，可以将针脚B17接至时钟芯片的SEL pin。当B17为低电位时，时钟芯片将输入端切至主端的金手指进入的时钟信号，并将时钟信号输出给PT4161L Re-timer芯片与PCIe应用端中时钟芯片的输入端，PCIe应用端时钟芯片的输出再供给PT4161L Re-timer芯片与PCIe应用端的时钟信号，而这组供给PCIe应用端的时钟信号可以通过PCIe Slot的针脚A22与A23进行传输，这样即可实现在主端跟应用端共享同一时钟信号。
此外，还可以配置线路的重置功能，在重置线路的设计方面，为了两张PCIe板卡可以共享，并且Reset讯号可以同步，与时钟拓扑一样利用了针脚B17去判断目前插入的位置，进而去切换MOSFET的闸级开关，因此可以达成两张PCIe板卡同步重置的目的。
可见，本申请实施例提供的PCIe板卡，通过采用PT4161L Re-timer芯片，即将智能复位时器应用于信号传输，降低信号传输时的衰减，提高信号传输指令，从而便于延伸PCIe信号，可以应用至包含标准x16 PCIe Slot的PCIe应用端。
本申请还提供一种PCIe板卡的应用方法，基于上文所述的PCIe板卡，所述PCIe板卡的PCIe x16插槽中的目标针脚一端接地，另一端与PT4161L Re-timer芯片的GPIO接口相连，应用方法包括：
当所述GPIO接收到高电位时，所述PT4161L Re-timer芯片从第一带电可擦可编程只读存储器读取韧体数据，并将第一端口设为上行端口，第二端口设为下行端口；
当所述GPIO接收到低电位时，所述PT4161L Re-timer芯片从第二带电可擦可编程只读存储器读取韧体数据，并将第一端口设为下行端口，第二端口设为上行端口。
上述过程表明了PCIe板卡根据GPIO接收的电位高低设置上下行端口，即可以实现PCIe板卡在主端和应用端的不同的应用，同样引证了该PCIe板卡既可应用于主端设备，也可以应用于应用端。即该PCIe板卡可以应用在任何支持标准PCIe x16 Slot的母板，并可以延伸PCIe讯号。还可以依照使用情况去自动切换Re-timer的韧体，进而改变PCIe端口的上/下行位置，用户在无需知道相关知识的情况下也可以正确使用该PCIe板卡。
此外，若在主端和应用端分别采用该PCIe板卡，当主端启动时，对主端的第一板卡启动时的启动电压进行电压隔离，并降压接至应用端的电源时序控制电路；电源时序控制电路用于控制应用端的电源控制单元。
由于主端与PCIe应用端的中间是通过串接两张PCIe板卡来连接，而在主端的PCIe板卡与PCIe应用端的PCIe板卡其电源供应相互独立，所以两边的系统电源通常不同步。图3为本申请实施例所提供的另一种PCIe板卡的应用结构示意图，可以藉由将主端的电源通过CDFP连接器与标准PCIe插槽的针脚A8传输至PCIe应用端，并通过两级MOSFET去做电压隔离并降压接至电源控制单元，该电源控制单元可以是CPLD(可程序逻辑控制器)或MCU(微处理器)。通过此线路即可以达成主端与PCIe应用端的时序同步，当即在主端按下电源钮时，PCIe应用端也会随着启动。
在上述实施例的基础上，若所述PCIe板卡包括2进4出的时钟芯片，还可以实现时钟信号的同步过程，具体步骤如下：
第一步、将所述目标针脚与所述时钟芯片的sel引脚相连；
第二步、当所述目标引脚为低电位时，主端中的所述时钟芯片将输入端切换至主板端的金手指进入的时钟信号，并输出所述时钟信号至所述PT4161L Re-timer芯片和应用端的时钟芯片的输入端；
第三步、所述应用端的时钟芯片输出的时钟信号作为所述应用端采用的时钟信号。
具体过程与上文所述实施例过程相类似，在此不作重复描述。
下面对本申请实施例提供的一种PCIe板卡的应用系统进行介绍，下文描述的应用系统与上文描述的PCIe板卡的应用方法可相互对应参照。
本申请还提供一种PCIe板卡的应用系统，基于上文所述的PCIe板卡，所述PCIe板卡的PCIe x16插槽中的目标针脚一端接地，另一端与PT4161L Re-timer芯片的GPIO接口相连，包括：
第一应用模块，用于当所述GPIO接收到高电位时，所述PT4161L Re-timer芯片从第一带电可擦可编程只读存储器读取韧体数据，并将第一端口设为上行端口，第二端口设为下行端口；
第二应用模块，用于当所述GPIO接收到低电位时，所述PT4161L Re-timer芯片从第二带电可擦可编程只读存储器读取韧体数据，并将第一端口设为下行端口，第二端口设为上行端口。
本申请还提供了一种计算机可读存储介质，其上存有计算机程序，该计算机程序被执行时可以实现上述实施例所提供的步骤。该存储介质可以包括：U盘、移动硬盘、只读存储器（Read-Only Memory ，ROM）、随机存取存储器（Random Access Memory ，RAM）、磁碟或者光盘等各种可以存储程序代码的介质。
本申请还提供了一种电子设备，可以包括存储器、处理器和上述实施例描述的PCIe板卡，所述存储器中存有计算机程序，所述处理器调用所述存储器中的计算机程序时，可以实现上述实施例所提供的步骤。当然所述电子设备还可以包括各种网络接口，电源等组件。
说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例提供的系统而言，由于其与实施例提供的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (8)

1.一种PCIe板卡，其特征在于，包括：
支持标准PCIe x16 引脚的PCB主板；
设于所述PCB主板上的PT4161L Re-timer芯片；所述PT4161L Re-timer芯片包含上行端口和下行端口；
与所述PT4161L Re-timer芯片相连，用于外连接的CDFP高速信号连接器或TE连接器；
与所述PT4161L Re-timer芯片通过第一预设引脚相连，2进4出的时钟芯片；
当所述第一预设引脚为低电平时，所述时钟芯片用于将输入端切换至母板上金手指进入的时钟信号，并将所述时钟信号输入至所述PT4161L Re-timer芯片和PCIe应用端的输入端。
2.根据权利要求1所述的PCIe板卡，其特征在于，当主端和应用端分别包含第一板卡和第二板卡时，包括：
所述第一板卡的电源通过所述连接器与预设针脚与两级MOSFET相连，所述两级MOSFET与传输至应用端的电源时序控制电路相连，所述两级MOSFET用于所述第一板卡启动时对启动电压隔离并降压接至所述电源时序控制电路。
3.一种PCIe板卡的应用方法，基于权利要求1或2所述的PCIe板卡，其特征在于，所述PCIe板卡的PCIe x16插槽中的目标针脚一端接地，另一端与PT4161L Re-timer芯片的GPIO接口相连，应用方法包括：
当所述GPIO接收到高电位时，所述PT4161L Re-timer芯片从第一带电可擦可编程只读存储器读取韧体数据，并将第一端口设为上行端口，第二端口设为下行端口；
当所述GPIO接收到低电位时，所述PT4161L Re-timer芯片从第二带电可擦可编程只读存储器读取韧体数据，并将第一端口设为下行端口，第二端口设为上行端口。
4.根据权利要求3所述的应用方法，其特征在于，若所述PCIe板卡包括2进4出的时钟芯片，还包括：
将所述目标针脚与所述时钟芯片的sel引脚相连；
当所述目标引脚为低电位时，主端中的所述时钟芯片将输入端切换至主板端的金手指进入的时钟信号，并输出所述时钟信号至所述PT4161L Re-timer芯片和应用端的时钟芯片的输入端；
所述应用端的时钟芯片输出的时钟信号作为所述应用端采用的时钟信号。
5.根据权利要求3所述的应用方法，其特征在于，还包括：
当主端启动时，对所述主端的第一板卡启动时的启动电压进行电压隔离，并降压接至应用端的电源时序控制电路；所述电源时序控制电路用于控制所述应用端的电源控制单元。
6.一种PCIe板卡的应用系统，基于权利要求1或2任一项所述的板卡，其特征在于，所述PCIe板卡的PCIe x16插槽中的目标针脚一端接地，另一端与PT4161L Re-timer芯片的GPIO接口相连，包括：
第一应用模块，用于当所述GPIO接收到高电位时，所述PT4161L Re-timer芯片从第一带电可擦可编程只读存储器读取韧体数据，并将第一端口设为上行端口，第二端口设为下行端口；
第二应用模块，用于当所述GPIO接收到低电位时，所述PT4161L Re-timer芯片从第二带电可擦可编程只读存储器读取韧体数据，并将第一端口设为下行端口，第二端口设为上行端口。
7.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求3-5任一项所述的PCIe板卡的应用方法的步骤。
8.一种电子设备，其特征在于，包括存储器、处理器和所述PCIe板卡，所述存储器中存有计算机程序，所述处理器调用所述存储器中的计算机程序时实现如权利要求3-5任一项所述的PCIe板卡的应用方法的步骤。
CN202111428478.0A 2021-11-29 2021-11-29 一种PCIe板卡及其应用方法、系统及相关装置 Active CN113849445B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111428478.0A CN113849445B (zh) 2021-11-29 2021-11-29 一种PCIe板卡及其应用方法、系统及相关装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111428478.0A CN113849445B (zh) 2021-11-29 2021-11-29 一种PCIe板卡及其应用方法、系统及相关装置

Publications (2)

Publication Number Publication Date
CN113849445A true CN113849445A (zh) 2021-12-28
CN113849445B CN113849445B (zh) 2022-04-22

Family

ID=78982251

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111428478.0A Active CN113849445B (zh) 2021-11-29 2021-11-29 一种PCIe板卡及其应用方法、系统及相关装置

Country Status (1)

Country Link
CN (1) CN113849445B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107220196A (zh) * 2017-05-27 2017-09-29 郑州云海信息技术有限公司 一种支持Tri‑Mode的内置高端存储卡
CN109062859A (zh) * 2018-08-07 2018-12-21 郑州云海信息技术有限公司 一种切换主板传输速率的pcie组件结构及方法
CN109918329A (zh) * 2019-02-28 2019-06-21 苏州浪潮智能科技有限公司 一种配置Retimer芯片的通信系统以及通信方法
CN112069111A (zh) * 2020-07-29 2020-12-11 苏州浪潮智能科技有限公司 一种兼容双向传输的Retimer转接卡电路设计
CN112306940A (zh) * 2020-10-30 2021-02-02 苏州浪潮智能科技有限公司 一种电路中信号传输的控制方法、装置及电子设备
CN112836461A (zh) * 2020-07-17 2021-05-25 苏州浪潮智能科技有限公司 一种Retimer芯片的兼容性电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107220196A (zh) * 2017-05-27 2017-09-29 郑州云海信息技术有限公司 一种支持Tri‑Mode的内置高端存储卡
CN109062859A (zh) * 2018-08-07 2018-12-21 郑州云海信息技术有限公司 一种切换主板传输速率的pcie组件结构及方法
CN109918329A (zh) * 2019-02-28 2019-06-21 苏州浪潮智能科技有限公司 一种配置Retimer芯片的通信系统以及通信方法
CN112836461A (zh) * 2020-07-17 2021-05-25 苏州浪潮智能科技有限公司 一种Retimer芯片的兼容性电路
CN112069111A (zh) * 2020-07-29 2020-12-11 苏州浪潮智能科技有限公司 一种兼容双向传输的Retimer转接卡电路设计
CN112306940A (zh) * 2020-10-30 2021-02-02 苏州浪潮智能科技有限公司 一种电路中信号传输的控制方法、装置及电子设备

Also Published As

Publication number Publication date
CN113849445B (zh) 2022-04-22

Similar Documents

Publication Publication Date Title
CN110515788B (zh) 一种数据接口的测试装置
CN112463697B (zh) 一种时钟模式切换服务器系统
US20110066888A1 (en) System and method for testing sleep and wake functions of computer
CN108763124B (zh) 一种PCIE Riser卡
CN211427190U (zh) 一种基于飞腾处理器2000+的服务器电路和主板
US20130046502A1 (en) Motherboard test device
CN113849445B (zh) 一种PCIe板卡及其应用方法、系统及相关装置
CN111881074B (zh) 电子系统、主机端装置及控制方法
CN115269474A (zh) 一种服务器及其PCIe热插拔的控制方法、装置及介质
CN110554990A (zh) 兼容pcie与sata线路的主板电路
US6598109B1 (en) Method and apparatus for connecting between standard mini PCI component and non-standard mini PCI component based on selected signal lines and signal pins
US20100140354A1 (en) Debug device sharing a memory card slot with a card reader
CN116340230A (zh) 一种硬盘扩展装置及方法
CN217506431U (zh) 基于龙芯平台的bmc板卡
CN111124957B (zh) Usb通道切换装置
CN214176363U (zh) 系统级仿真加速器验证环境用pcie设备板卡扩展连接装置
TWI269958B (en) Setting the speed of clocked circuitry
CN209560532U (zh) 一种PCIE Redriver板卡
CN211856798U (zh) 一种系统板卡侦错装置
CN215494994U (zh) 一种用于c型接口功能的测试装置
CN217037336U (zh) 一种视频编解码核心板
CN115934605A (zh) 一种riser卡及其配置方法、装置及可读存储介质
CN109684216A (zh) 一种调试设备和电子设备
CN215117507U (zh) 一种车载显示屏接口电路系统及车载多媒体设备
CN210724804U (zh) 一种数据监控装置及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant