CN211856798U - 一种系统板卡侦错装置 - Google Patents
一种系统板卡侦错装置 Download PDFInfo
- Publication number
- CN211856798U CN211856798U CN201922025342.XU CN201922025342U CN211856798U CN 211856798 U CN211856798 U CN 211856798U CN 201922025342 U CN201922025342 U CN 201922025342U CN 211856798 U CN211856798 U CN 211856798U
- Authority
- CN
- China
- Prior art keywords
- debugging
- multiplexer
- chips
- system board
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013461 design Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
本实用新型公开一种系统板卡侦错装置，所述板卡上设置有多个芯片，还包括多任务器、任务选择开关和侦错连接器；每个芯片的侦错接口与多任务器输入端连接，多任务器的输出端与侦错连接器连接，任务选择开关与多任务器的选择脚位连接。本装置仅需保留一个侦错连接器即可实现多个芯片的侦错，大量释放板上空间，且多任务器、任务选择开关所占空间较小，成本较低，有效节省空间及成本。
Description
技术领域
本实用新型涉及板卡侦错领域，具体涉及一种系统板卡侦错装置。
背景技术
一般来说，要架构一组服务器,需有各式功能不同的板卡，不同的板卡通过连接器互相连接传递信号。板卡上则是搭载了各式不同功能的芯片，比方说网络芯片、存储芯片、处理器芯片等等。这些芯片虽然功能都不一样，但是却有一个相同的需求，就是需要保留侦错的接口，当系统板卡的功能出现异常或是用户想要修改芯片功能的时候，就可以通过侦错接口去诊断或调整芯片。通常侦错方式可以分成远程侦错以及近端侦错，远程侦错需要通过网络芯片或管理芯片对不同板卡上的芯片做监控及修改，由于远程侦测监控需要搭配软件的设计，需要花费一定的时间成本进行设计及验证测试，因此在产品开发初期，普遍的做法是使用近端侦错，直接在板卡上放置侦错连接器，视板上芯片及侦错接口的数量决定侦错连接器的数量。功能较为复杂的芯片往往会有两三个以上的侦错接口，因此所需的侦错连接器不一定等比芯片数量。一张板卡上有可能因为具备多个芯片而导致需要放置数量繁多的侦错连接器，极为耗费空间及成本。在现今的电路密度越来越高的情况下，过多的连接器会占据有限的空间，压缩到其他功能电路的走线与置件的空间。因此我们需要设法降低连接器的数量，释放出可用的布线及置件空间。
发明内容
为解决上述技术问题，本实用新型提供一种系统板卡侦错装置，降低连接器的数量，释放出可用的布线及置件空间。
本实用新型的技术方案是：一种系统板卡侦错装置，所述板卡上设置有多个芯片，还包括多任务器、任务选择开关和侦错连接器；
每个芯片的侦错接口与多任务器输入端连接，多任务器的输出端与侦错连接器连接，任务选择开关与多任务器的选择脚位连接。
进一步地，多任务器为MUX。
进一步地，任务选择开关为指拨开关。
进一步地，任务选择开关为连接器搭配跳帽。
进一步地，侦错接口包括I2C、UART、MDIO、JTAG接口。
进一步地，板卡上的芯片包括PCIe SW芯片、管理芯片、GPU芯片、PHY芯片。
本实用新型提供的系统板卡侦错装置，在板卡上搭载多任务器和任务选择开关，将各芯片的侦错接口连接至多任务器，多任务器连接任务选择开关和侦错连接器，需要侦错某个芯片时，将任务选择开关拨至相应位置接口，这样仅需保留一个侦错连接器即可实现多个芯片的侦错，大量释放板上空间，且多任务器、任务选择开关所占空间较小，成本较低，有效节省空间及成本。
附图说明
图1是具体实施例结构示意图。
图中，1-板卡，21、22、23、24-芯片，3-多任务器，4-任务选择开关，5-侦错连接器。
具体实施方式
下面结合附图并通过具体实施例对本实用新型进行详细阐述，以下实施例是对本实用新型的解释，而本实用新型并不局限于以下实施方式。
如图1所示，本实施例提供的系统板卡侦错装置，板卡1上设置多个芯片21、22、23、24，还包括多任务器3、任务选择开关4和侦错连接器5。
每个芯片21、22、23、24的侦错接口与多任务器3输入端连接，多任务器3的输出端与侦错连接器5连接，任务选择开关4与多任务器3的选择脚位连接。需要侦错某个芯片时，将任务选择开关4拨至相应位置接口，这样仅需保留一个侦错连接器5即可实现多个芯片的侦错。
多任务器3的选择可依所需使用的侦错接口数量而定，常见的多任务器3有一对二，一对四以及一对八。
具体的，多任务器3为MUX（即multiplexer，简称MUX，数据选择器），任务选择开关4为指拨开关，指拨开关决定MUX的哪个通道被启用。
另外，任务选择开关4还可为连接器搭配跳帽，取代指拨开关，但是灵活性就比较差，而且相对来说较占空间。指拨开关为较佳选择。
芯片21、22、23、24的侦错接口一般包括I2C、UART（Universal AsynchronousReceiver/Transmitter，通用异步收发传输）、MDIO（Management Data Input/Output，管理数据输入/输出）、JTAG（Joint Test Action Group，联合测试行动小组）接口。
如图1中说是，具体地，板上1芯片包括PCIe SW芯片（PCIe转换芯片）、ManagementChip芯片（管理芯片）、GPU（Graphics Processing Unit，图形处理器）芯片、PHY（PhysicalLayer，物理层）芯片，各芯片的侦错接口连接至MUX输入端，MUX输出端连接Debug header（调试接头），MUX的选择脚位连接DIP switch（拨码开关）。MUX选择一对八的MUX，八个信道的MUX有三根信号脚位来决定哪个通道被启用，所以DIP switch可以使用2×3对的格式。
以上公开的仅为本实用新型的优选实施方式，但本实用新型并非局限于此，任何本领域的技术人员能思之的没有创造性的变化，以及在不脱离本实用新型原理前提下所作的若干改进和润饰，都应落在本实用新型的保护范围内。
Claims (6)
1.一种系统板卡侦错装置，所述板卡上设置有多个芯片，其特征在于，还包括多任务器、任务选择开关和侦错连接器；
每个芯片的侦错接口与多任务器输入端连接，多任务器的输出端与侦错连接器连接，任务选择开关与多任务器的选择脚位连接。
2.根据权利要求1所述的系统板卡侦错装置，其特征在于，多任务器为MUX。
3.根据权利要求2所述的系统板卡侦错装置，其特征在于，任务选择开关为指拨开关。
4.根据权利要求2所述的系统板卡侦错装置，其特征在于，任务选择开关为连接器搭配跳帽。
5.根据权利要求1-4任一项所述的系统板卡侦错装置，其特征在于，侦错接口包括I2C、UART、MDIO、JTAG接口。
6.根据权利要求1-4任一项所述的系统板卡侦错装置，其特征在于，板卡上的芯片包括PCIe SW芯片、管理芯片、GPU芯片、PHY芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922025342.XU CN211856798U (zh) | 2019-11-21 | 2019-11-21 | 一种系统板卡侦错装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922025342.XU CN211856798U (zh) | 2019-11-21 | 2019-11-21 | 一种系统板卡侦错装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN211856798U true CN211856798U (zh) | 2020-11-03 |
Family
ID=73219062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201922025342.XU Active CN211856798U (zh) | 2019-11-21 | 2019-11-21 | 一种系统板卡侦错装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN211856798U (zh) |
-
2019
- 2019-11-21 CN CN201922025342.XU patent/CN211856798U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11041907B2 (en) | Method and system for acquisition of test data | |
| CN112463667B (zh) | 一种pcie插卡形式硬盘扩展装置及电子设备 | |
| CN211427190U (zh) | 一种基于飞腾处理器2000+的服务器电路和主板 | |
| US7577887B2 (en) | JTAG interface device of mobile terminal and method thereof | |
| CN102213743A (zh) | 信号测试装置 | |
| WO2008011326A1 (en) | Detecting and differentiating sata loopback modes | |
| US8797044B2 (en) | MXM interface test system and connection apparatus thereof | |
| US20100036990A1 (en) | Network device | |
| CN211856798U (zh) | 一种系统板卡侦错装置 | |
| CN102692525A (zh) | Pci卡辅助测试装置 | |
| CN107391321B (zh) | 电子计算机单板及服务器调试系统 | |
| CN115729872A (zh) | 一种计算设备及pcie线缆连接的检测方法 | |
| US11953550B2 (en) | Server JTAG component adaptive interconnection system and method | |
| CN211349344U (zh) | 一种主机板及服务器 | |
| CN107704417A (zh) | 与被测设备通信的方法及其通信系统 | |
| US20050283693A1 (en) | Multi-chip digital system signal identification method and apparatus | |
| CN106406154A (zh) | 侦错系统及其控制方法 | |
| CN201903876U (zh) | 支持外部自动测试设备的电路板 | |
| CN214586864U (zh) | 调试设备和调试系统 | |
| CN204650511U (zh) | 一种多功能主板诊断卡 | |
| CN216310776U (zh) | 接口板卡、用户设备及cpu的测试系统 | |
| CN110109006A (zh) | 一种jtag电平转接板、单板及单板调试系统 | |
| CN111077426A (zh) | 一种边界扫描适配器 | |
| CN115575792B (zh) | 一种多背板架构的ate测试设备 | |
| CN215006630U (zh) | 一种用于PCIe速率切换的时钟触发板、装置、系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |